JPH09200236A - 制御情報伝送方法 - Google Patents

Abstract

(57)【要約】 【課題】 一つの制御装置から複数の機能装置に対する
制御信号の伝送方法に関し、各機能装置が使用する制御
信号のチャネルを検出し、その決定したチャネルで制御
信号の送受を行うことを目的とする。 【解決手段】 制御装置から各機能装置にシリアル制御
信号を送信し、各機能装置においてそれぞれ自チャネル
の先頭のビットをそれぞれの機能装置の使用チャネル選
択のための認識用信号として使用し、制御装置から送出
される固定ビットを固定ビット検出部で検出し、残りの
７ビットを機能装置にアクセスする命令信号を載せたシ
リアル信号とし、シリアル−パラレル変換部でパラレル
信号に変換して制御情報送出部より命令信号を送出す
る。この時、取り出された固定ビットを反転させて該機
能装置へのシリアル制御信号の挿入を停止すると共に、
反転信号をドライバーゲート部に挿入し、次チャネル以
降のシリアル制御信号を次段機能装置へ送出するように
構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は一つの制御装置から
複数の機能装置に対する制御信号の伝送方法に関する。
交換機のシステムにおいて、実装条件などによりある制
御部装置と複数の同等機能装置を組合せて何枚かのパッ
ケージ基板の構成により、一つの機能を実現し動作する
装置構成を有する装置類、例えば電話機に接続するため
の回線系のＬＣパッケージ等の装置がある。

【０００２】これらの装置は、分割された装置間の制御
信号の送受を、各装置毎にシリアル形式の制御信号の固
定チャネルを使用して制御装置との間で信号を送受信す
る。制御装置からｎ個分（最大接続可能な機能装置の
数）のフリップフロップに保持されているパラレル信号
をシフトレジスタによりシリアル信号に変換して送出
し、複数の機能装置でシリアル信号をパラレル信号に変
換してそれぞれの機能装置に制御信号を認識させ、また
各機能装置の状態を制御装置に送る上りの信号も同様に
して返送し、制御情報の送受を行っている。

【０００３】

【従来の技術】従来の全体の装置構成例を図１２に示
す。図において、41は制御装置、42は機能装置（＃０〜
＃３）、43は下り信号線、44は上り信号線、45はＤＩＰ
−ＳＷを示す。制御装置41は機能装置＃０と下り／上り
信号線で接続し、機能装置＃０と＃１との間、＃１と＃
２との間、＃２と＃３との間も下り／上り信号線で接続
する。

【０００４】制御装置から４個分のフリップフロップに
保持されているパラレル信号の下り制御情報をシフトレ
ジスタによりシリアル信号に変換して送出し、機能装置
＃０で＃０チャネルを予め設定されたＤＩＰ−ＳＷで取
り出してシリアル信号をパラレル信号に変換して機能装
置＃０の制御情報を取り出す。

【０００５】同様に機能装置＃１で＃１チャネルをＤＩ
Ｐ−ＳＷで取り出してシリアル信号をパラレル信号に変
換して機能装置＃１の制御情報を取り出す。以下同様に
して機能装置毎に固定チャネルを予め設定されたＤＩＰ
−ＳＷで取り出して機能装置毎に制御情報を取り出すこ
とができる。

【０００６】また、各機能装置からフリップフロップに
保持されているパラレル信号の上り制御情報をシフトレ
ジスタによりシリアル信号に変換して送出し、各機能装
置毎に予め下り信号線で設定されているＤＩＰ−ＳＷで
固定チャネルを取り出して上り信号線により制御装置に
送出することができる。

【０００７】下り／上りの制御データのフォーマットを
図１３に示す。図において、は上り制御信号チャネル
構成、は下り制御信号チャネル構成、は下り制御デ
ータ（制御装置→各機能装置）、は上り制御データ
（各機能装置→制御装置）を示す。各機能装置とは＃
０，＃１，＃２，＃３機能装置を指す。

【０００８】下り制御データは制御装置から機能装置＃
０〜＃３への制御信号であり、１本の信号線を時分割す
ることによりそれぞれの装置に対し、ＳＤ０〜ＳＤ７の
制御信号を送出する。上り制御データは同様に機能装置
＃０〜＃３からのスキャン信号であり、各機能装置の状
態を制御装置に送出するためにＳＣＮ０〜ＳＣＮ７の制
御情報が出力される。

【０００９】図において、下り／上り制御信号チャネル
のＣＨ０は機能装置＃０に割り当てられ、ＣＨ１は機能
装置＃１に、ＣＨ２は機能装置＃２に、ＣＨ３は機能装
置＃３により割り当てられ、各ＣＨは機能装置毎に設け
られているＤＩＰ−ＳＷにより予め装置単位に固定され
ている。なお制御信号チャネルは１フレーム３２ＣＨに
より構成される。

【００１０】次にシリアル／パラレル変換機能図を図１
４に示す。図（ａ）はパラレル→シリアル変換、図
（ｂ）はシリアル→パラレル変換を示す。図は＃０機能
装置におけるパラレル信号／シリアル信号の変換例を示
す。

【００１１】図（ａ）のパラレル→シリアル変換におい
て、パラレル信号をシリアル信号に変換する為には、デ
ータを保持するＦＦ（フリップフロップ）とシフトレジ
スタ（パラレルイン−シリアルアウト）を接続し、ＦＦ
をデータに書き込むタイミング、シフトレジスタを動作
させるクロック等の設定により指定するチャネルに制御
信号を送信させることができる。

【００１２】逆に、図（ｂ）のシリアル→パラレル変換
において、シリアル信号をパラレル信号に変換する為に
は、シフトレジスタ（シリアルイン−パラレルアウト）
とＦＦ（フリップフロップ）を接続し、シフトレジスタ
のクロック、ＦＦのデータを保持する為のクロック等を
設定することによりそのチャネルのシリアル信号をパラ
レルデータの信号として取り出すことができる。

【００１３】

【発明が解決しようとする課題】従来の方法では、機能
装置を共通に使用するため各装置が使用する制御チャネ
ルの選択に、複数の機能装置の受信・送信クロックの該
当チャネル以外をＤＩＰ−ＳＷ等により、個別に設定す
ることにより強制的にマスク信号を作り出して使用チャ
ネルを固定していた。

【００１４】しかしこの方法では、複数（１〜ｎ）の機
能装置についてＤＩＰ−ＳＷの設定が必要であり、実装
位置などの条件があるので、誤設定による動作不良等も
考えられる。本発明ではＤＩＰ−ＳＷ等による工注設定
を行わずに使用チャネルを決定する為の方法を提供する
ことを目的とする。

【００１５】

【課題を解決するための手段】本発明の原理構成図を図
１に示す。図において、１は制御装置Ａ、２は機能装置
（＃０〜＃３）、３はシリアル−パラレル変換部、４は
固定ビット検出部、５は制御情報送出部、６はドライバ
ーゲート部、７はケーブル接続部、８はリセット信号、
９は反転器を示す。

【００１６】図は制御装置１から各機能装置２にシリア
ル制御信号を送信し、各機能装置２においてそれぞれ自
チャネルの先頭のビットをそれぞれの機能装置の使用チ
ャネル選択のための認識用信号として使用し、制御装置
１から送出される固定ビットを固定ビット検出部４で検
出し、残りの７ビットを機能装置にアクセスする命令信
号を載せたシリアル信号とし、シリアル−パラレル変換
部３でパラレル信号に変換して制御情報送出部５より命
令信号を送出する。

【００１７】シリアル−パラレル変換部３では、固定ビ
ットを検出した時だけパラレル信号に変換された信号を
ラッチしてパラレル信号として取り出すことができる。
この時、取り出された固定ビットを反転させて該機能装
置へのシリアル制御信号の挿入を停止すると共に、反転
信号をドライバーゲート部６に挿入し、次チャネル以降
のシリアル制御信号を次段機能装置へ送出する。

【００１８】次段機能装置では自チャネルの固定ビット
を認識することにより上記の内容を繰り返して多数の機
能装置に信号を送信することができる。そして、最大接
続可能な機能装置のチャネルが送信された後に全機能装
置のリセット信号８を一斉に検出し、次のフレームにお
いて上記内容を繰り返す。

【００１９】この様に、上記機能を各機能装置に追加す
ることにより、各機能装置の個別の工注設定が不要とな
る。なお、各機能装置からの命令信号を制御装置に返送
する場合も、同様に固定ビットを設けることによりシリ
アル制御信号チャネルを構成することが可能である。

【００２０】

【発明の実施の形態】本発明の実施例１の機能構成図
（下り制御例）を図２に示し、図２のタイムチャートを
図３に示す。実施例１は各チャネルの先頭ビットを固定
ビットにして制御装置と各機能装置間の制御信号の送受
信を行う方法である。

【００２１】図２の機能構成図において、11は制御装
置、12は機能装置、13はシフトレジスタ（ＳＲＥＧ
１）、14は固定ビット検出用フリップフロップ（ＦＦ−
Ａ）、15は固定ビットラッチ用フリップフロップ（ＦＦ
−Ｂ）、16は制御情報送出用フリップフロップ（ＦＦ−
Ｃ）、17は反転器（ＮＯＴ）、18はドライバーゲート
（ＤＲ１）を示す。

【００２２】図３のタイムチャートにおいて、はシリ
アル制御信号、’は＃１機能装置用制御信号、は制
御信号送信クロック、は固定ビット、は固定ビット
認識用クロック、は固定ビット認識信号、は固定ビ
ットラッチ用クロック、は制御情報ラッチ用信号、
は制御情報ラッチ用固定ビット、は固定ビット反転用
信号、”は＃２機能装置用制御信号を示す。

【００２３】図２の機能構成図と図３のタイムチャート
により実施例１を説明する。図は、制御装置より複数の
機能装置に制御信号を送信する場合について示す。シリ
アル制御信号が制御装置Ａから送信されるが、この各
チャネル（１チャネル８ビット構成）の先頭ビットはそ
れぞれの機能装置の使用チャネル選択のための認識用信
号として使用し、制御装置Ａからは固定ビット“ＨＬ
Ｖ”が出力される。

【００２４】また、残りの７ビットに対しては機能装置
へアクセスする命令信号を載せたシリアル信号が送信さ
れる。このシリアル制御信号を各機能装置に該当するチ
ャネルにおいてパラレル信号変換する為に固定ビットを
使用する方法についての流れを機能図とタイムチャート
で説明する。

【００２５】まずシリアル制御信号が制御装置Ａから
送信され、機能装置＃０に入力される。シフトレジスタ
ＳＲＥＧ１のＡ入力に接続され、制御信号送信クロック
がＣＬＫ端子に入力されている。ＳＲＥＧ１でシリア
ル−パラレル変換を行う時に最初のクロックの立ち上
がりにより、ＳＲＥＧ１のＱＡ端子には固定ビットが
取り込まれる。

【００２６】クロック信号は、固定ビットがＳＲＥ
Ｇ１に取り込まれる時にビットの有無を定期的に検出す
る固定ビット検出用フリップフロップ（ＦＦ−Ａ）の固
定ビット認識用クロックであり、固定ビットを認識す
ればＦＦ−ＡのＱ端子には固定ビット認識信号が出力
され、認識しなければ“ＬＬＶ”のままで固定ビット
以降の内容は無関係になる。

【００２７】固定ビットラッチ用フリップフロップ（Ｆ
Ｆ−Ｂ）では、固定ビットを検出した時だけ制御情報
送出用フリップフロップ（ＦＦ−Ｃ）でパラレル信号に
変換する為の機能を有し、制御情報ラッチ用信号によ
り制御情報ラッチ用固定ビットをラッチしてパラレル
信号として取り出す事が出来る。

【００２８】この時、ラッチされたＦＦ−ＣのＱ７端子
が固定ビットであるので当然“ＨＬＶ”になり、反転器
（ＮＯＴ）で反転させて、固定ビット反転用信号がＳ
ＲＥＧ１のＢ端子とドライバーゲート（ＤＲ１）に接続
される。ＳＲＥＧ１のＢ入力が“ＬＬＶ”になることに
より、ＡとＢのＡＮＤが入力されるのでの＃１以降の
シリアル制御信号が全て“ＬＬＶ”になる。

【００２９】＃１以降の固定ビットは＃０のＦＦ−Ａで
は認識しないのでＦＦ−Ｃでは＃０のデータがリセット
されるまで保持する。また同時に、ＤＲ１のゲートが開
くので＃１の信号が次段機能装置に送出され、次段機能
装置で＃１チャネルの固定ビットを認識する事により上
記の内容を繰り返して多数の装置に信号を送信すること
ができる。

【００３０】そして、最大接続可能な機能装置のチャネ
ルが送信された後に全機能装置のＦＦ−Ｃを一斉にリセ
ット信号を送ることにより、次々のフレームにおいて上
記の内容が繰り返される。この様にして、図２の接続構
成図と図３のタイムチャートによる機能を各機能装置に
付加することで、各機能装置個別の工注設定を無くして
自動的にチャネル設定することができる。

【００３１】本発明の実施例１の機能構成図（上り制御
例）を図４に示し、図４のタイムチャートを図５に示
す。図４の機能構成図において、19は各機能装置からの
情報をラッチするフリップフロップ（ＦＦ−Ｅ）、20は
上り制御信号線によりシリアル信号を制御装置Ａに送信
するシフトレジスタ（ＳＲＥＧ２）を示す。

【００３２】図５のタイムチャートにおいて、は下り
制御信号、’は上り制御信号、は制御信号受信クロ
ック、’は反転クロック、は固定ビット、はフレ
ームクロック、は固定ビット認識信号、は固定ビッ
ト認識反転信号、は上り制御信号を示す。

【００３３】図４の機能構成図と図５のタイムチャート
により実施例１を説明する。図は、複数の機能装置より
制御装置に制御信号を送信する場合について示す。フレ
ームクロック受信時に、各機能装置は一斉にシフトレ
ジスタにデータをロードする。フレームクロックは３２
チャネルの先頭の所が“ＬＬＶ”になる。

【００３４】固定ビット認識信号の反転が固定ビット
反転信号になり、それがパラレルイン−シリアルアウ
トのシフトレジスタ（ＳＲＥＧ２）のクロックインビッ
ト端子ＣＩに入力される。このピンは“ＨＬＶ”の時は
全ての動作が禁止状態なので、データやクロックが入力
されても動作は停止しているので、反転波形の間だけ
ＳＲＥＧ２がシフト動作を行う。

【００３５】これは上り制御信号の固定ビットの認識機
能を同様に利用しているので、上り下り同じチャネルを
使って制御データを同時に送受信することができる。し
たがって、各機能装置は下り固定ビットを受信時にパラ
レル信号をシリアル信号に変換し、上り制御信号線によ
り制御装置Ａにデータを送信することができる。

【００３６】フレームクロックで、各機能装置＃０〜
＃３までの上り制御信号をロードして、固定ビット反
転信号が“ＬＬＶ”の時のみ直列シフトを行う。反転
信号が“ＨＬＶ”のときは直列シフトは禁止されてい
る。即ちフレームクロックが“ＬＬＶ”の時の受信ク
ロックの立ち上がりでロードする。

【００３７】次に、本発明の実施例２の機能構成図（下
り制御例）を図６に示し、図６のタイムチャートを図７
に示す。実施例２は実施例１のように固定ビットにより
チャネルを設定するのではなく、チャネル幅信号を設定
することによりチャネルを設定する方法である。

【００３８】図６において、21は制御装置、22は機能装
置、23はチャネル幅設定用フリップフロップ（ＦＦ−
Ａ）、24はアンド回路（ＡＮＤ）、25はシフトレジス
タ、26は制御情報送出用フリップフロップ（ＦＦ−Ｃ）
を示す。機能装置22は＃０，＃１，＃２，＃３の４装置
からなるものとする。

【００３９】図７において、はシリアル制御信号、
はシフトクロック、はチャネル幅信号、は＃０チャ
ネル幅制御信号、は＃１チャネル幅制御信号、は＃
２チャネル幅制御信号、は＃３チャネル幅制御信号、
は制御信号送信クロック、は制御情報送出信号を示
す。

【００４０】図６の機能構成図と図７のタイムチャート
により実施例２を説明する。図は、制御装置より複数の
機能装置に制御信号を送信する場合について示す。上り
下りの制御信号とは別にチャネル決定のための信号線
と、各機能装置にチャネルシフト機能を設け、制御装置
Ｂから各機能装置に共通のシフトクロックと同時に１
チャネル幅分の信号を送信する。

【００４１】まず＃０の機能装置のフリップフロップＦ
Ｆ−Ａ０でシフトクロックとチャネル幅信号を受信
することによりの信号が１チャネルシフトされた状態
になり、ＦＦ−Ａ０の出力Ｑ０が次段装置へ送信され、
段々と基準のチャネル幅分だけシシフトしていく。
（，，，・・・）それと同時にＦＦ−Ａ０の出
力とクロック信号のＡＮＤ出力をシフトレジスタＢ
０のＣＫ端子に接続することにより、そのチャネル分だ
けしかクロックが入力されず、そのチャネル内のシリア
ルデータをパラレルデータに変換し、ＦＦ−Ａ０のＱ０
Ｎの立ち上がりでＦＦ−Ｃ０にラッチされる。

【００４２】これらを各機能装置が順番に行う事によ
り、制御情報の送信を各装置毎の工注がいらずに可能と
なる。上記は制御装置より複数の機能装置に各チャネル
幅分の制御信号を送信する場合を示したが、各機能装置
からのチャネル幅分の制御信号を制御装置で順次受信す
ることにより、制御情報の受信を自動的に行うことがで
きる。

【００４３】本発明の実施例２の機能構成図（上り制御
例）を図８に示し、図８のタイムチャートを図９に示
す。図８の機能構成図において、21は制御装置、22は機
能装置、23はチャネル幅設定用フリップフロップ（ＦＦ
−Ａ）、24はアンド回路（ＡＮＤ）、25はシフトレジス
タＡ、26は制御情報送出用フリップフロップ（ＦＦ−Ｃ
０）、27は反転回路、28は制御情報受信用フリップフロ
ップ（ＦＦ−Ｃ１）、29はシフトレジスタＢを示す。

【００４４】図９のタイムチャートにおいて、はシリ
アル制御信号、はシフトクロック、はチャネル幅信
号、は＃０チャネル幅制御信号、’は＃０チャネル
幅制御反転信号、”は＃１チャネル幅制御反転信号、
はフレームクロック、は制御信号送信クロック、
’は反転クロック、はパラレル信号、は上り制御
信号を示す。

【００４５】図８の機能構成図と図９のタイムチャート
において、＃０の機能装置が＃０のチャネル幅制御信号
を受信すると共に、の反転’の間だけシフトレジ
スタＢが動作するようになる。’が“ＬＬＶ”のとき
は動作し、“ＨＬＶ”のときは動作禁止になる。フレー
ムクロックで一斉に全機能装置データをロードし、
’が動作可能になるチャネルで上り制御信号を制御装
置Ｂへ送信する。

【００４６】各機能装置全体のロードはフレームクロッ
クが“ＬＬＶ”の時の反転クロック’の立ち上がり
で一斉に行われる（太枠の位置）。そしてチャネル幅制
御信号’（の反転）が入力され、直列シフトを行
う。“ＨＬＶ”の時は直列シフト禁止状態になる。制御
装置からの下り制御信号（ＳＤ信号）を受け取るのと同
じチャネルで、各機能装置からの上りの信号（ＳＣＮ信
号）を制御装置に送信している。

【００４７】上記実施例１と実施例２ではチャネル設定
にチャネル先頭の固定ビットとチャネル幅分の設定とに
より、制御装置からのシリアル制御信号から各機能装置
毎の制御信号を取り出す方法について述べたが、この応
用例１としてチャネル先頭の固定ビットからチャネル幅
をカウントする方法と、応用例２として先頭チャネルの
使用チャネル幅から使用チャネル決定のカウントを行う
方法とを述べる。

【００４８】応用例１の機能構成図を図１０に示す。図
１０において、31はカウンタＡ、32はカウンタＢ、33は
フリップフロップＦＦ１、34はタイミング作成部、35は
シフトレジスタ、36はフリップフロップＦＦ２、37はア
ンド回路ＡＮＤを示す。

【００４９】カウンタＢで、１フレーム内の先頭ビット
の“１”の数を数える。ＣＫ１は、各チャネルの先頭ビ
ットを取り込むためのクロックであり、１フレーム内の
カウンタＢの値が決定後、クロックＣＫ２でＦＦ１にそ
の値を保持する。ＣＫ２は１フレーム毎にデータを設定
する。ＣＫ０はデータの各ビット毎のクロックで、この
クロックを基にカウンタＡを動かす。（１フレーム分） タイミング作成部34は、カウンタＡによる各ビット対応
のカウンタ値によりデータＡ，Ｂ・・を保持するタイミ
ング、先頭ビットを“Ｌ”に固定するタイミング、ＳＣ
Ｎのためのデータを送出するタイミング等を出力する。
そして、それぞれの出力はカウンタＢの値により使用す
るチャネルの先頭ビットを“Ｌ”に変化させる。

【００５０】例えば、フレーム内の先頭ビットが全て
“１”で送られてきている時には、チャネル０でデータ
を取り込むと共にチャネル０の先頭ビットのみ“Ｌ”に
マスクする。この時次段のカウンタでは、最初に制御装
置から送信した値より“−１”をカウントしその数値に
より使用チャネルを認識し、同時に先頭ビットを“Ｌ”
にマスクして次段へ送出する。

【００５１】機能構成図のタイミング作成は例えばＲＯ
Ｍ等を用いてアドレスに対するデータを設定しておくこ
とで可能である。以上の方法により、機能装置を順に接
続することによりそれぞれの装置個別に設定を行わなく
てもシリアルで送られる制御データのどのチャネルを使
用して制御信号の送受をするのかが決定される。

【００５２】応用例２の機能構成図を図１１に示す。図
１１において、31はカウンタＡ、33はフリップフロップ
ＦＦ１、34はタイミング作成部、35はシフトレジスタ、
36はフリップフロップＦＦ２、37はアンド回路ＡＮＤ、
38はオア回路ＯＲを示す。

【００５３】各フレームの先頭に使用チャネル決定の為
のチャネルを設け、電源投入後ある一定の時間は送受信
チャネルの位置を決定する為にデータの書き込み／読み
出しを禁止させておく。そして、その間にどのチャネル
を使用するかを決定する為に先頭チャネルのｂ０〜ｂ７
を全て“０”が制御装置より送出され、機能装置＃０に
入り、先頭チャネルのデータをシリアル−パラレル変換
してデータが揃った時点でＦＦ−１にＣＫ２で保持させ
る。

【００５４】＃０装置では全て“０”が保持され、それ
がタイミング作成するＲＯＭのアドレスになり、次の装
置には次のフレームの先頭チャネルに“１”のデータを
セットして送出し、＃１装置で先頭チャネルのデータ
“１”を認識して次の装置にはその次のフレームの先頭
チャネルに“２”という具合に次段装置には入力されて
きたデータに１を加算して送出し、その値が各機能装置
のタイミング作成ＲＯＭのアドレスになり、どのチャネ
ルでＦＦ２にデータを保持すればよいかを判断するよう
に設定する。

【００５５】最大接続可能なフレーム数の時間が経過し
た後に各機能装置で認識したチャネルを使用して書き込
み／読み出しを行うことで個々の設定が要らずに制御信
号を送受信可能にする。

【００５６】

【発明の効果】制御装置から複数の機能装置それぞれに
信号を伝送する場合の方法において、従来では、各機能
装置の使用チャネルを工注設定等により強制的に指定さ
せていたが、搭載条件や工注設定の誤設定なども考えら
れ、これらの手間を省くと同時に機能装置の増設などを
行う時にも容易に接続できるようになり、本発明の方法
が有効になる。

【図面の簡単な説明】

【図１】 本発明の原理構成図

【図２】 実施例１の機能構成図（下り制御例）

【図３】 実施例１の機能構成図（下り制御例）のタイ
ムチャート

【図４】 実施例１の機能構成図（上り制御例）

【図５】 実施例１の機能構成図（上り制御例）のタイ
ムチャート

【図６】 実施例２の機能構成図（下り制御例）

【図７】 実施例２の機能構成図（下り制御例）のタイ
ムチャート

【図８】 実施例２の機能構成図（上り制御例）

【図９】 実施例２の機能構成図（上り制御例）のタイ
ムチャート

【図１０】 応用例１の機能構成図

【図１１】 応用例２の機能構成図

【図１２】 従来の全体の装置構成例

【図１３】 下り／上りの制御データのフォーマット

【図１４】 シリアル／パラレル変換機能図

【符号の説明】

１，11，21，41 制御装置 ２，12，22，42 機能装置 ３ シリアル−パラレル変換部 ４ 固定ビット検出部 ５ 制御情報送出部 ６ ドライバーゲート部 ７ ケーブル接続部 ８ リセット信号 ９，17，27 反転器 13，20，25，29，35 シフトレジスタ 14，15，16，19，23，26，28，33，36 フリップフロッ
プ 18 ドライバーゲート 24，37 アンド回路 31，32 カウンタ 34 タイミング作成部 38 オア回路 43 下り信号線 44 上り信号線 45 ＤＩＰ−ＳＷ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 一つの制御装置から複数の機能装置に対
   して制御信号を伝送する交換機のシステムにおいて、 制御装置から各機能装置にシリアル制御信号を送信し、
   各機能装置においてそれぞれ自チャネルの先頭のビット
   をそれぞれの機能装置の使用チャネル選択のための認識
   用信号として使用し、制御装置から送出される固定ビッ
   トを検出し、残りの７ビットを機能装置にアクセスする
   命令信号を載せたシリアル信号とし、パラレル信号に変
   換して命令信号を送出することにより、 固定ビットを検出した時だけパラレル信号に変換された
   信号をラッチしてパラレル信号として取り出し、該取り
   出された固定ビットを反転させて該機能装置へのシリア
   ル制御信号の挿入を停止すると共に、該反転信号により
   次チャネル以降のシリアル制御信号を次段機能装置へ送
   出することを特徴とする制御情報伝送方法。
2. 【請求項２】 一つの制御装置から複数の機能装置に対
   して制御信号を伝送する交換機のシステムにおいて、 制御装置より複数の機能装置に制御信号を送信する制御
   信号線とは別にチャネル決定のための信号線と、各機能
   装置にチャネルシフト機能を設け、制御装置から各機能
   装置に共通のシフトクロックと同時に１チャネル幅分の
   信号を送信し、 第１の機能装置のフリップフロップでシフトクロックと
   チャネル幅信号を受信することによりチャネル幅信号を
   １チャネルシフトされた状態にし、該フリップフロップ
   の出力が次段装置へ送信され、段々と基準のチャネル幅
   分だけシフトしていき、 この信号が送信されてきた時のみ各機能装置のシフトレ
   ジスタのクロックを動作させ、そのチャネルの制御情報
   だけを保持させて制御信号の送出を行うことを特徴とす
   る制御情報伝送方法。
3. 【請求項３】 前記交換機のシステムにおいて、 制御信号の各チャネルの先頭の固定ビットの数をカウン
   トしてどのチャネルのデータを取り込むかを判断し、各
   機能装置のカウンタで認識した値により各種タイミング
   を作成し、制御信号の送受を行うことを特徴とする請求
   項１記載の制御情報伝送方法。
4. 【請求項４】 前記交換機のシステムにおいて、 各フレームの先頭に使用チャネル決定の為のチャネルを
   設け、制御信号の各フレームの先頭チャネルのデータに
   より使用チャネルを決定すると共に、次段には先頭チャ
   ネルに入力データに１を加算したデータを送信し、各機
   能装置のカウンタにより認識した値により各種タイミン
   グを作成し、制御信号の送受を行うことを特徴とする請
   求項２記載の制御情報伝送方法。