JPH09199725A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH09199725A JPH09199725A JP2337096A JP2337096A JPH09199725A JP H09199725 A JPH09199725 A JP H09199725A JP 2337096 A JP2337096 A JP 2337096A JP 2337096 A JP2337096 A JP 2337096A JP H09199725 A JPH09199725 A JP H09199725A
- Authority
- JP
- Japan
- Prior art keywords
- region
- phosphorus
- contact
- source
- arsenic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 コンタクト抵抗とリーク電流を抑えながら、
フィールド間距離を狭める。 【解決手段】 素子分離用フィールド酸化膜６、Ｎ型ソ
ース・ドレイン２、層間絶縁膜４、層間絶縁膜４に開け
られたコンタクトホール８の形成後、そのコンタクトホ
ール８を通して砒素とリンがイオン注入され、熱処理に
より活性化される。拡散領域１０は主として砒素による
高濃度拡散領域であり、その外側にはリンによる低濃度
拡散領域１２が広がって２重構造になっている。
フィールド間距離を狭める。 【解決手段】 素子分離用フィールド酸化膜６、Ｎ型ソ
ース・ドレイン２、層間絶縁膜４、層間絶縁膜４に開け
られたコンタクトホール８の形成後、そのコンタクトホ
ール８を通して砒素とリンがイオン注入され、熱処理に
より活性化される。拡散領域１０は主として砒素による
高濃度拡散領域であり、その外側にはリンによる低濃度
拡散領域１２が広がって２重構造になっている。
Description
【０００１】
【発明の属する技術分野】本発明はＭＯＳトランジスタ
とその製造方法に関し、特にソース・ドレイン領域とメ
タル配線とのコンタクト領域に特徴をもつＭＯＳトラン
ジスタとその製造方法に関するものである。
とその製造方法に関し、特にソース・ドレイン領域とメ
タル配線とのコンタクト領域に特徴をもつＭＯＳトラン
ジスタとその製造方法に関するものである。
【０００２】
【従来の技術】ＭＯＳトランジスタ形成時に、コンタク
トホール開口後、コンタクトホールからソース・ドレイ
ン領域にソース・ドレインと同じ導電型の不純物を追加
注入するプラグ注入技術がＳＡＣ（Self-Align Contact
-Plug Implantation）として知られている。ＳＡＣ技術
によれば、Ｐ型又はＮ型拡散層によるコンタクト領域が
コンタクトホールにより自己整合的に形成できるため、
アライメントずれによる基板へのリーク電流を抑えるこ
とができる。その結果、デザインルール上、アライメン
トずれを無視できるため、コンタクトホールと素子分離
領域間の距離を大幅に短縮でき、ハーフミクロン以降と
称される高集積化技術として注目されている。ＳＡＣ技
術を用いる他の利点として、コンタクト部分に不純物を
追加注入し、かつ再び熱処理を加えるため、コンタクト
抵抗を低減できるという効果も生まれる。
トホール開口後、コンタクトホールからソース・ドレイ
ン領域にソース・ドレインと同じ導電型の不純物を追加
注入するプラグ注入技術がＳＡＣ（Self-Align Contact
-Plug Implantation）として知られている。ＳＡＣ技術
によれば、Ｐ型又はＮ型拡散層によるコンタクト領域が
コンタクトホールにより自己整合的に形成できるため、
アライメントずれによる基板へのリーク電流を抑えるこ
とができる。その結果、デザインルール上、アライメン
トずれを無視できるため、コンタクトホールと素子分離
領域間の距離を大幅に短縮でき、ハーフミクロン以降と
称される高集積化技術として注目されている。ＳＡＣ技
術を用いる他の利点として、コンタクト部分に不純物を
追加注入し、かつ再び熱処理を加えるため、コンタクト
抵抗を低減できるという効果も生まれる。
【０００３】ここで、Ｎ型ソース・ドレイン領域におけ
るＳＡＣプロセスの適用を考える。Ｎ型ソース・ドレイ
ン領域自体の形成には、通常、砒素イオン注入が適用さ
れる。これに対し、ＳＡＣにおけるプラグ注入ではリン
イオンが使われている。これは、砒素イオン注入の場
合、高温熱処理を加えなければ残留欠陥が発生し、接合
リークの問題が発生するためである。プラグ注入部の活
性化の場合、層間膜への影響やＰ型ソース・ドレイン領
域再拡散防止の必要性から低温処理を行なう必要があ
る。リンイオン注入の場合、低温活性化でも欠陥起因の
リーク電流は生じない。また、砒素イオン注入層の場
合、イオン活性化では殆ど熱拡散が生じず、アライメン
トずれに対するリーク防止効果が弱いのに対し、リンイ
オン注入層は低温処理でも拡散が大きく、リーク防止効
果が高い。
るＳＡＣプロセスの適用を考える。Ｎ型ソース・ドレイ
ン領域自体の形成には、通常、砒素イオン注入が適用さ
れる。これに対し、ＳＡＣにおけるプラグ注入ではリン
イオンが使われている。これは、砒素イオン注入の場
合、高温熱処理を加えなければ残留欠陥が発生し、接合
リークの問題が発生するためである。プラグ注入部の活
性化の場合、層間膜への影響やＰ型ソース・ドレイン領
域再拡散防止の必要性から低温処理を行なう必要があ
る。リンイオン注入の場合、低温活性化でも欠陥起因の
リーク電流は生じない。また、砒素イオン注入層の場
合、イオン活性化では殆ど熱拡散が生じず、アライメン
トずれに対するリーク防止効果が弱いのに対し、リンイ
オン注入層は低温処理でも拡散が大きく、リーク防止効
果が高い。
【０００４】素子の微細化が進むと、リンの熱拡散が問
題になる一例として、リンのプラグ注入をその典型的な
条件である注入エネルギー１０ＫｅＶ以上、ドーズ量３
×１０15／ｃｍ2以上で形成するとした場合、その接合
深さは０.４μｍ以上となる。すなわち、横方向にもこ
の程度の拡散が生じる。
題になる一例として、リンのプラグ注入をその典型的な
条件である注入エネルギー１０ＫｅＶ以上、ドーズ量３
×１０15／ｃｍ2以上で形成するとした場合、その接合
深さは０.４μｍ以上となる。すなわち、横方向にもこ
の程度の拡散が生じる。
【０００５】図１はＳＡＣ技術によりリンを注入し、活
性化を施した状態を示したものである。２はＮ型ソース
・ドレイン、４は層間絶縁膜、６は素子分離用フィール
ド酸化膜であり、層間絶縁膜４に設けられたコンタクト
ホール８を通してリンが注入され、活性化により熱拡散
を起こして形成されたＮ型拡散領域９が形成されてい
る。このリンの注入エネルギーを１０ＫｅＶでドーズ量
３×１０15／ｃｍ2とした場合には、拡散距離が０.４μ
ｍとなるため、フィールド酸化膜６の下では両側から合
わせて０.８μｍの拡散が生じていることになる。その
ため、フィールド酸化膜６の寸法を０.８μｍ以下に狭
くすることはできず、当初のＳＡＣプロセスの目的であ
る微細化に反する結果となる。
性化を施した状態を示したものである。２はＮ型ソース
・ドレイン、４は層間絶縁膜、６は素子分離用フィール
ド酸化膜であり、層間絶縁膜４に設けられたコンタクト
ホール８を通してリンが注入され、活性化により熱拡散
を起こして形成されたＮ型拡散領域９が形成されてい
る。このリンの注入エネルギーを１０ＫｅＶでドーズ量
３×１０15／ｃｍ2とした場合には、拡散距離が０.４μ
ｍとなるため、フィールド酸化膜６の下では両側から合
わせて０.８μｍの拡散が生じていることになる。その
ため、フィールド酸化膜６の寸法を０.８μｍ以下に狭
くすることはできず、当初のＳＡＣプロセスの目的であ
る微細化に反する結果となる。
【０００６】リンの拡散は低温でも大きく、Ｐ型ソース
・ドレイン領域でのＰ型不純物によるプラグ注入層の活
性化と両立できる温度範囲でこの問題を解決することは
困難である。熱拡散を防止するためには砒素注入を適用
すればよいが、この場合は先に示したとおりアライメン
トずれに対する防止効果が弱いだけでなく、この注入起
因の欠陥によるリーク発生も懸念され、かえって悪い結
果となる場合がありうる。
・ドレイン領域でのＰ型不純物によるプラグ注入層の活
性化と両立できる温度範囲でこの問題を解決することは
困難である。熱拡散を防止するためには砒素注入を適用
すればよいが、この場合は先に示したとおりアライメン
トずれに対する防止効果が弱いだけでなく、この注入起
因の欠陥によるリーク発生も懸念され、かえって悪い結
果となる場合がありうる。
【０００７】ＳＡＣ技術の改良としてＰ型のコンタクト
領域形成に関するものであるが、同一不純物のボロンイ
オンを低濃度と高濃度の２回に分けて注入することが提
案されている（特開平６−４５５９７号公報参照）。そ
の提案では、高濃度の注入は低エネルギー（２０〜３０
ＫｅＶ）で行ない、低濃度の注入は高エネルギー（１０
０〜２００ＫｅＶ）で行なっている。
領域形成に関するものであるが、同一不純物のボロンイ
オンを低濃度と高濃度の２回に分けて注入することが提
案されている（特開平６−４５５９７号公報参照）。そ
の提案では、高濃度の注入は低エネルギー（２０〜３０
ＫｅＶ）で行ない、低濃度の注入は高エネルギー（１０
０〜２００ＫｅＶ）で行なっている。
【０００８】
【発明が解決しようとする課題】引例の提案された方法
では、低濃度の注入を１００〜２００ＫｅＶの高エネル
ギーで行なっているので、そのような高エネルギーによ
る注入では横方向の拡散が大きくなり、本発明で問題と
しているフィールド酸化膜寸法の縮小に関しては通常の
ＳＡＣ技術である高濃度注入のみの場合に比べてかえっ
て悪い結果となる。また、その提案はＰ型コンタクトを
対象とし、耐圧向上を目的としたものであり、リーク電
流の抑制やデザインルール縮小を目的としたものではな
い。本発明はデザインルール縮小とコンタクト起因のリ
ーク電流抑制に寄与するＮ型コンタクトをもつＭＯＳト
ランジスタとその製造方法を提供することを目的とする
ものである。
では、低濃度の注入を１００〜２００ＫｅＶの高エネル
ギーで行なっているので、そのような高エネルギーによ
る注入では横方向の拡散が大きくなり、本発明で問題と
しているフィールド酸化膜寸法の縮小に関しては通常の
ＳＡＣ技術である高濃度注入のみの場合に比べてかえっ
て悪い結果となる。また、その提案はＰ型コンタクトを
対象とし、耐圧向上を目的としたものであり、リーク電
流の抑制やデザインルール縮小を目的としたものではな
い。本発明はデザインルール縮小とコンタクト起因のリ
ーク電流抑制に寄与するＮ型コンタクトをもつＭＯＳト
ランジスタとその製造方法を提供することを目的とする
ものである。
【０００９】
【課題を解決するための手段】本発明では、ＭＯＳトラ
ンジスタのＮ型不純物拡散層によるソース・ドレインと
メタル配線との基板側コンタクト領域が、主として砒素
による高濃度拡散領域と、その外側に広がるリンによる
低濃度拡散領域の二重構造になっている。 ＭＯＳトラ
ンジスタがＣＭＯＳである場合には、Ｎ型不純物拡散層
によるソース・ドレインとメタル配線との基板側コンタ
クト領域が上記のようになっており、Ｐ型不純物拡散層
によるソース・ドレインとメタル配線との基板側コンタ
クト領域にはＰ型不純物による拡散領域が形成されてい
ることが好ましい。
ンジスタのＮ型不純物拡散層によるソース・ドレインと
メタル配線との基板側コンタクト領域が、主として砒素
による高濃度拡散領域と、その外側に広がるリンによる
低濃度拡散領域の二重構造になっている。 ＭＯＳトラ
ンジスタがＣＭＯＳである場合には、Ｎ型不純物拡散層
によるソース・ドレインとメタル配線との基板側コンタ
クト領域が上記のようになっており、Ｐ型不純物拡散層
によるソース・ドレインとメタル配線との基板側コンタ
クト領域にはＰ型不純物による拡散領域が形成されてい
ることが好ましい。
【００１０】本発明の製造方法では、ＭＯＳトランジス
タのソース・ドレイン領域形成後、層間絶縁膜を形成
し、その層間絶縁膜にコンタクトホールを開けた後、そ
のコンタクトホールを介してソース・ドレイン領域にメ
タル配線を接続する前に、Ｎ型拡散層によるソース・ド
レイン領域にはそのコンタクトホールを通して以下の
（Ａ），（Ｂ）２つのイオン注入工程をいずれが先でも
よいが連続して行ない、その後、活性化のための熱処理
を施してコンタクト領域を形成する。（Ａ）注入エネル
ギーが５０ＫｅＶ以下、ドーズ量が１×１０14／ｃｍ2
以下の条件でのリンのイオン注入、（Ｂ）注入エネルギ
ーが５０ＫｅＶ以下、ドーズ量がリンのドーズ量より１
桁以上多い条件での砒素のイオン注入。
タのソース・ドレイン領域形成後、層間絶縁膜を形成
し、その層間絶縁膜にコンタクトホールを開けた後、そ
のコンタクトホールを介してソース・ドレイン領域にメ
タル配線を接続する前に、Ｎ型拡散層によるソース・ド
レイン領域にはそのコンタクトホールを通して以下の
（Ａ），（Ｂ）２つのイオン注入工程をいずれが先でも
よいが連続して行ない、その後、活性化のための熱処理
を施してコンタクト領域を形成する。（Ａ）注入エネル
ギーが５０ＫｅＶ以下、ドーズ量が１×１０14／ｃｍ2
以下の条件でのリンのイオン注入、（Ｂ）注入エネルギ
ーが５０ＫｅＶ以下、ドーズ量がリンのドーズ量より１
桁以上多い条件での砒素のイオン注入。
【００１１】砒素のイオン注入条件は、注入エネルギー
がリンの注入エネルギーと同等又はそれ以下、ドーズ量
が１×１０15／ｃｍ2以上であることが好ましい。ＭＯ
ＳトランジスタがＣＭＯＳである場合には、Ｎ型拡散層
によるソース・ドレイン領域には上記のようにコンタク
ト領域のためのイオン注入を行ない、Ｐ型拡散層による
ソース・ドレイン領域にはコンタクトホールを通してボ
ロンイオン又はＢＦ2イオンを注入することによりコン
タクト領域のためのイオン注入を行ない、両導電型のコ
ンタクト領域のためのイオン注入後に活性化のための熱
処理を施すことが好ましい。
がリンの注入エネルギーと同等又はそれ以下、ドーズ量
が１×１０15／ｃｍ2以上であることが好ましい。ＭＯ
ＳトランジスタがＣＭＯＳである場合には、Ｎ型拡散層
によるソース・ドレイン領域には上記のようにコンタク
ト領域のためのイオン注入を行ない、Ｐ型拡散層による
ソース・ドレイン領域にはコンタクトホールを通してボ
ロンイオン又はＢＦ2イオンを注入することによりコン
タクト領域のためのイオン注入を行ない、両導電型のコ
ンタクト領域のためのイオン注入後に活性化のための熱
処理を施すことが好ましい。
【００１２】コンタクト領域形成のために注入したイオ
ンの活性化のための熱処理は８００〜８５０℃で行なう
のが好ましい。本発明ではリンの熱拡散による素子分離
領域の下への拡散を防止するために、注入ドーズ量を大
幅に減らし、熱処理による横方向への必要以上の拡散を
防止している。また、コンタクトの低抵抗を確保するた
めに、リンの拡散層よりも広がらない条件にて砒素を高
濃度で注入している。
ンの活性化のための熱処理は８００〜８５０℃で行なう
のが好ましい。本発明ではリンの熱拡散による素子分離
領域の下への拡散を防止するために、注入ドーズ量を大
幅に減らし、熱処理による横方向への必要以上の拡散を
防止している。また、コンタクトの低抵抗を確保するた
めに、リンの拡散層よりも広がらない条件にて砒素を高
濃度で注入している。
【００１３】
【発明の実施の形態】図２は本発明によりＮ型ソース・
ドレイン領域へのコンタクトのための拡散層を形成した
状態を表わしたものである。素子分離用フィールド酸化
膜６、Ｎ型ソース・ドレイン２、層間絶縁膜４、層間絶
縁膜４に開けられたコンタクトホール８の形成後、その
コンタクトホール８を通して砒素とリンがイオン注入さ
れ、熱処理により活性化された状態である。拡散領域１
０は主として砒素による高濃度拡散領域であり、その外
側にはリンによる低濃度拡散領域１２が広がって２重構
造になっている。
ドレイン領域へのコンタクトのための拡散層を形成した
状態を表わしたものである。素子分離用フィールド酸化
膜６、Ｎ型ソース・ドレイン２、層間絶縁膜４、層間絶
縁膜４に開けられたコンタクトホール８の形成後、その
コンタクトホール８を通して砒素とリンがイオン注入さ
れ、熱処理により活性化された状態である。拡散領域１
０は主として砒素による高濃度拡散領域であり、その外
側にはリンによる低濃度拡散領域１２が広がって２重構
造になっている。
【００１４】リン注入に関しては注入ドーズ量を１０13
／ｃｍ2オーダーにすることにより、熱拡散による不純
物分布の広がりを必要最小限に抑えている。この場合、
単に濃度が下がるだけてなく、リン高濃度注入層の熱拡
散時に見られる特異な増速拡散も発生しなくなるため、
拡散防止効果は高い。ただし、熱履歴を８００〜８５０
℃とすれば全く拡散しないわけではないので、アライメ
ントずれに対するリーク防止効果は十分に確保できる。
注入条件にもよるが、具体的には高濃度（１０15／ｃｍ
2オーダー）注入時の半分以下の０.１〜０.２μｍの拡
散に抑えることができ、その分、素子分離領域の寸法、
すなわちフィールド間距離を狭めることができるように
なる。
／ｃｍ2オーダーにすることにより、熱拡散による不純
物分布の広がりを必要最小限に抑えている。この場合、
単に濃度が下がるだけてなく、リン高濃度注入層の熱拡
散時に見られる特異な増速拡散も発生しなくなるため、
拡散防止効果は高い。ただし、熱履歴を８００〜８５０
℃とすれば全く拡散しないわけではないので、アライメ
ントずれに対するリーク防止効果は十分に確保できる。
注入条件にもよるが、具体的には高濃度（１０15／ｃｍ
2オーダー）注入時の半分以下の０.１〜０.２μｍの拡
散に抑えることができ、その分、素子分離領域の寸法、
すなわちフィールド間距離を狭めることができるように
なる。
【００１５】リン注入のみでは表面濃度が低いためにコ
ンタクト抵抗が上昇してしまう場合がある。そこで、砒
素注入も合わせて行なう。この場合、先に注入を行なう
のは砒素とリンのどちらでもよい。砒素注入はコンタク
ト抵抗の低減を目的とするものであり、具体的には表面
付近の濃度を上げるために行なう。先に述べたとおり、
砒素注入のみの場合は欠陥発生によりリーク電流発生に
つながるが、砒素により形成されるＮ型領域、すなわち
欠陥発生領域の外側をリン注入による低濃度Ｎ型領域で
被うことにより、この低濃度Ｎ型層がバリアとなり、基
板へのリーク電流の発性を防いでいる。すなわち、砒素
注入による高濃度Ｎ型領域よりもリン注入による低濃度
Ｎ型領域の方がより拡散するような条件を設定する必要
がある。そのため、砒素注入のエネルギーは５０ＫｅＶ
以下の低エネルギーにて行なう。ただし、８００〜８５
０℃の活性化では、砒素原子は殆ど拡散しないので、こ
の条件設定は容易である。実際の値は、リン、砒素それ
ぞれのエネルギー、ドーズ量の組み合わせで異なってく
るが、目安としては砒素の注入エネルギーがリンの注入
エネルギーと同等又はそれよりも低い値とすればよい。
ただし、ドーズ量の組み合わせによっては注入エネルギ
ーはそれに限られるものではない。
ンタクト抵抗が上昇してしまう場合がある。そこで、砒
素注入も合わせて行なう。この場合、先に注入を行なう
のは砒素とリンのどちらでもよい。砒素注入はコンタク
ト抵抗の低減を目的とするものであり、具体的には表面
付近の濃度を上げるために行なう。先に述べたとおり、
砒素注入のみの場合は欠陥発生によりリーク電流発生に
つながるが、砒素により形成されるＮ型領域、すなわち
欠陥発生領域の外側をリン注入による低濃度Ｎ型領域で
被うことにより、この低濃度Ｎ型層がバリアとなり、基
板へのリーク電流の発性を防いでいる。すなわち、砒素
注入による高濃度Ｎ型領域よりもリン注入による低濃度
Ｎ型領域の方がより拡散するような条件を設定する必要
がある。そのため、砒素注入のエネルギーは５０ＫｅＶ
以下の低エネルギーにて行なう。ただし、８００〜８５
０℃の活性化では、砒素原子は殆ど拡散しないので、こ
の条件設定は容易である。実際の値は、リン、砒素それ
ぞれのエネルギー、ドーズ量の組み合わせで異なってく
るが、目安としては砒素の注入エネルギーがリンの注入
エネルギーと同等又はそれよりも低い値とすればよい。
ただし、ドーズ量の組み合わせによっては注入エネルギ
ーはそれに限られるものではない。
【００１６】本発明の熱履歴は従来ＳＡＣ活性化に用い
られている値と変わらないので、本発明によるＮ型プラ
グ注入層形成前又は後に、Ｐ型プラグ注入層を従来通り
形成することができる。先に述べたリン拡散に相当する
問題はＢＦ2やＢを用いるＰ型層形成では注入エネルギ
ーを従来行なわれている２０〜５０ＫｅＶとすれば問題
になることはなく、特に対策をとる必要はない。
られている値と変わらないので、本発明によるＮ型プラ
グ注入層形成前又は後に、Ｐ型プラグ注入層を従来通り
形成することができる。先に述べたリン拡散に相当する
問題はＢＦ2やＢを用いるＰ型層形成では注入エネルギ
ーを従来行なわれている２０〜５０ＫｅＶとすれば問題
になることはなく、特に対策をとる必要はない。
【００１７】
【実施例】図３と図４を参照して製造方法の一実施例を
説明する。 （Ａ）シリコン基板２０にＰウエル２２とＮウエル２４
を形成し、素子分離用フィールド酸化膜２６を形成し、
ゲート酸化膜を形成した後、Ｎ型ソース・ドレイン領域
２８とＰ型ソース・ドレイン領域３０を形成する。その
後、層間絶縁膜３２を堆積し、コンタクトホール３４を
開ける。
説明する。 （Ａ）シリコン基板２０にＰウエル２２とＮウエル２４
を形成し、素子分離用フィールド酸化膜２６を形成し、
ゲート酸化膜を形成した後、Ｎ型ソース・ドレイン領域
２８とＰ型ソース・ドレイン領域３０を形成する。その
後、層間絶縁膜３２を堆積し、コンタクトホール３４を
開ける。
【００１８】（Ｂ）写真製版工程を経てＮ型ＭＯＳトラ
ンジスタを形成する領域全域をレジスト３６で被う。 （Ｃ）Ｐ型ＭＯＳトランジスタ形成領域に対し、コンタ
クトホール３４からＢＦ2イオンを注入エネルギー５０
ＫｅＶ、ドーズ量１×１０15／ｃｍ2で注入する。３８
はそのＢＦ2イオン注入により形成されたＰ型プラグ注
入領域である。
ンジスタを形成する領域全域をレジスト３６で被う。 （Ｃ）Ｐ型ＭＯＳトランジスタ形成領域に対し、コンタ
クトホール３４からＢＦ2イオンを注入エネルギー５０
ＫｅＶ、ドーズ量１×１０15／ｃｍ2で注入する。３８
はそのＢＦ2イオン注入により形成されたＰ型プラグ注
入領域である。
【００１９】（Ｄ）アッシングによりレジスト３６を除
去した後、再び写真工程を経て、今度はＰ型ＭＯＳトラ
ンジスタ形成領域をレジスト４０で被う。 （Ｅ）Ｎ型トランジスタ形成領域に対し、コンタクトホ
ール３４を通してリンイオンを、注入エネルギー３０Ｋ
ｅＶ、ドーズ量３×１０13／ｃｍ2で注入して、リン拡
散領域１２を形成する。
去した後、再び写真工程を経て、今度はＰ型ＭＯＳトラ
ンジスタ形成領域をレジスト４０で被う。 （Ｅ）Ｎ型トランジスタ形成領域に対し、コンタクトホ
ール３４を通してリンイオンを、注入エネルギー３０Ｋ
ｅＶ、ドーズ量３×１０13／ｃｍ2で注入して、リン拡
散領域１２を形成する。
【００２０】（Ｆ）続けて同コンタクトホール３４から
砒素を注入エネルギー３０ＫｅＶ、ドーズ量３×１０15
／ｃｍ2で注入て、砒素拡散領域１０を形成する。 （Ｇ）アッシングによりレジスト４０を除去した後、炉
体アニールにて８００℃で３０分のアニール処理を行な
い、コンタクト領域を形成する。 以上の工程を経て作成すれば、コンタクト部からのＮ型
拡散は０.１５μｍ程度になり、フィールド酸化膜との
距離の短縮を行なえると同時に、低抵抗かつ低リークの
コンタクトを得ることができる。
砒素を注入エネルギー３０ＫｅＶ、ドーズ量３×１０15
／ｃｍ2で注入て、砒素拡散領域１０を形成する。 （Ｇ）アッシングによりレジスト４０を除去した後、炉
体アニールにて８００℃で３０分のアニール処理を行な
い、コンタクト領域を形成する。 以上の工程を経て作成すれば、コンタクト部からのＮ型
拡散は０.１５μｍ程度になり、フィールド酸化膜との
距離の短縮を行なえると同時に、低抵抗かつ低リークの
コンタクトを得ることができる。
【００２１】表１にこのプロセスで作成したＭＯＳトラ
ンジスタ（本発明）と、従来技術によるプラグ注入を適
用して作成したトランジスタの特性比較を示す。
ンジスタ（本発明）と、従来技術によるプラグ注入を適
用して作成したトランジスタの特性比較を示す。
【表１】 コンタクトホールは０.４μｍ径、は図１で拡散領域１
０のフィールド酸化膜６下の横方向への両側の拡散距離
の合計を示している。従来はリンイオンを３０ＫｅＶ
で５×１０15／ｃｍ2注入した場合（一般的に用いられ
ている条件）、従来は砒素イオンを３０ＫｅＶで３×
１０15／ｃｍ2注入した場合、従来はリンイオンを３
０ＫｅＶで３×１０13／ｃｍ2注入した場合を表わして
いる。表１の結果から、コンタクト抵抗及びリーク電流
を抑えつつ、フィールド間距離を狭めるには本発明が有
効であることがわかる。
０のフィールド酸化膜６下の横方向への両側の拡散距離
の合計を示している。従来はリンイオンを３０ＫｅＶ
で５×１０15／ｃｍ2注入した場合（一般的に用いられ
ている条件）、従来は砒素イオンを３０ＫｅＶで３×
１０15／ｃｍ2注入した場合、従来はリンイオンを３
０ＫｅＶで３×１０13／ｃｍ2注入した場合を表わして
いる。表１の結果から、コンタクト抵抗及びリーク電流
を抑えつつ、フィールド間距離を狭めるには本発明が有
効であることがわかる。
【００２２】
【発明の効果】本発明では、ＮＭＯＳトランジスタのコ
ンタクト領域を、主として砒素による高濃度拡散領域
と、その外側に広がるリンによる低濃度拡散領域の二重
構造としたので、コンタクト抵抗とリーク電流を抑えな
がら、フィールド間距離を狭めることができ、デザイン
ルールを縮小することができる。ＣＭＯＳの場合にはＰ
ＭＯＳトランジスタのＰ型プラグ注入によるコンタクト
領域と併存させることができる。本発明の製造方法で
は、リンのイオン注入を注入エネルギーが５０ＫｅＶ以
下、ドーズ量が１×１０14／ｃｍ2以下の条件で行な
い、砒素のイオン注入を注入エネルギーが５０ＫｅＶ以
下、ドーズ量がリンのドーズ量より１桁以上多い条件で
行なうことにより、コンタクト抵抗とリーク電流を抑え
ながら、フィールド間距離を狭めることができる。
ンタクト領域を、主として砒素による高濃度拡散領域
と、その外側に広がるリンによる低濃度拡散領域の二重
構造としたので、コンタクト抵抗とリーク電流を抑えな
がら、フィールド間距離を狭めることができ、デザイン
ルールを縮小することができる。ＣＭＯＳの場合にはＰ
ＭＯＳトランジスタのＰ型プラグ注入によるコンタクト
領域と併存させることができる。本発明の製造方法で
は、リンのイオン注入を注入エネルギーが５０ＫｅＶ以
下、ドーズ量が１×１０14／ｃｍ2以下の条件で行な
い、砒素のイオン注入を注入エネルギーが５０ＫｅＶ以
下、ドーズ量がリンのドーズ量より１桁以上多い条件で
行なうことにより、コンタクト抵抗とリーク電流を抑え
ながら、フィールド間距離を狭めることができる。
【図１】従来のコンタクトを示す要部断面図である。
【図２】本発明のコンタクトを示す要部断面図である。
【図３】本発明の製造方法の実施例の工程の前半部を示
す工程断面図である。
す工程断面図である。
【図４】本発明の製造方法の実施例の工程の後半部を示
す工程断面図である。
す工程断面図である。
２ Ｎ型ソース・ドレイン ４ 層間絶縁膜 ６ フィールド酸化膜 ８ コンタクトホール １０ 主として砒素による高濃度拡散領域 １２ リンによる低濃度拡散領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ３０１Ｆ
Claims (6)
- 【請求項１】 ＭＯＳトランジスタのＮ型不純物拡散層
によるソース・ドレインとメタル配線との基板側コンタ
クト領域が、主として砒素による高濃度拡散領域と、そ
の外側に広がるリンによる低濃度拡散領域の二重構造に
なっていることを特徴とする半導体装置。 - 【請求項２】 ＭＯＳトランジスタがＣＭＯＳであり、
Ｐ型不純物拡散層によるソース・ドレインとメタル配線
との基板側コンタクト領域にはＰ型不純物による拡散領
域が形成されている請求項１に記載の半導体装置。 - 【請求項３】 ＭＯＳトランジスタのソース・ドレイン
領域形成後、層間絶縁膜を形成し、その層間絶縁膜にコ
ンタクトホールを開けた後、そのコンタクトホールを介
してソース・ドレイン領域にメタル配線を接続する前
に、Ｎ型拡散層によるソース・ドレイン領域にはそのコ
ンタクトホールを通して以下の（Ａ），（Ｂ）２つのイ
オン注入工程をいずれが先でもよいが連続して行ない、
その後、活性化のための熱処理を施してコンタクト領域
を形成することを特徴とする半導体装置の製造方法。 （Ａ）注入エネルギーが５０ＫｅＶ以下、ドーズ量が１
×１０14／ｃｍ2以下の条件でのリンのイオン注入、 （Ｂ）注入エネルギーが５０ＫｅＶ以下、ドーズ量がリ
ンのドーズ量より１桁以上多い条件での砒素のイオン注
入。 - 【請求項４】 砒素のイオン注入条件は、注入エネルギ
ーがリンの注入エネルギーと同等又はそれ以下、ドーズ
量が１×１０15／ｃｍ2以上である請求項３に記載の半
導体装置の製造方法。 - 【請求項５】 ＭＯＳトランジスタがＣＭＯＳであり、
Ｐ型拡散層によるソース・ドレイン領域にはコンタクト
ホールを通してコンタクト領域のためのボロンイオン又
はＢＦ2イオンを注入し、両導電型のコンタクト領域の
ためのイオン注入後に活性化のための熱処理を施す請求
項３又は４に記載の半導体装置の製造方法。 - 【請求項６】 コンタクト領域形成のために注入したイ
オンの活性化のための熱処理を８００〜８５０℃で行な
う請求項３，４又は５に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2337096A JPH09199725A (ja) | 1996-01-16 | 1996-01-16 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2337096A JPH09199725A (ja) | 1996-01-16 | 1996-01-16 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09199725A true JPH09199725A (ja) | 1997-07-31 |
Family
ID=12108674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2337096A Pending JPH09199725A (ja) | 1996-01-16 | 1996-01-16 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09199725A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101159115B1 (ko) * | 2005-12-29 | 2012-06-25 | 매그나칩 반도체 유한회사 | 고전압 트랜지스터 및 그 제조방법 |
-
1996
- 1996-01-16 JP JP2337096A patent/JPH09199725A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101159115B1 (ko) * | 2005-12-29 | 2012-06-25 | 매그나칩 반도체 유한회사 | 고전압 트랜지스터 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0137625B1 (ko) | 매립 채널형 mos 트랜지스터 및 그 제조방법 | |
| JPH08139315A (ja) | Ｍｏｓトランジスタ、半導体装置及びそれらの製造方法 | |
| KR100223992B1 (ko) | 상보형 mos 전계효과 트랜지스터 및 그 제조방법 | |
| JPH07263694A (ja) | 浅い接合金属酸化物半導体電界効果トランジスタの製造方法 | |
| JP4458442B2 (ja) | Ｃｍｏｓトランジスタ及びその製造方法 | |
| JP2802263B2 (ja) | 半導体素子の製造方法 | |
| US5504024A (en) | Method for fabricating MOS transistors | |
| US6245603B1 (en) | Manufacturing method for semiconductor device | |
| JP4477197B2 (ja) | 半導体装置の製造方法 | |
| JP3431909B2 (ja) | Ｌｄｍｏｓトランジスタの製造方法 | |
| US6323077B1 (en) | Inverse source/drain process using disposable sidewall spacer | |
| JP2797798B2 (ja) | 突き抜け防止のための埋込コンタクトを有する半導体装置とその製造方法 | |
| JPH01259560A (ja) | 半導体集積回路装置 | |
| US6489209B1 (en) | Manufacturing method of LDD-type MOSFET | |
| JP3371875B2 (ja) | 半導体装置の製造方法 | |
| JPH09199725A (ja) | 半導体装置とその製造方法 | |
| JPH0330470A (ja) | 半導体装置 | |
| JP4186247B2 (ja) | 半導体装置の製造方法および導電性シリコン膜の形成方法 | |
| JP2845186B2 (ja) | 半導体装置とその製造方法 | |
| JPH07263690A (ja) | サリサイド構造を有する半導体装置とその製造方法 | |
| JP3714757B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP2544806B2 (ja) | 半導体装置の製造方法 | |
| JP2808620B2 (ja) | 半導体装置の製造方法 | |
| KR100732774B1 (ko) | 반도체소자의 듀얼게이트 형성방법 | |
| JPS6074663A (ja) | 相補型半導体装置の製造方法 |