JPH09191659A - 半導体装置および半導体モジュール - Google Patents

半導体装置および半導体モジュール

Info

Publication number
JPH09191659A
JPH09191659A JP8001581A JP158196A JPH09191659A JP H09191659 A JPH09191659 A JP H09191659A JP 8001581 A JP8001581 A JP 8001581A JP 158196 A JP158196 A JP 158196A JP H09191659 A JPH09191659 A JP H09191659A
Authority
JP
Japan
Prior art keywords
power supply
terminals
terminal
semiconductor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8001581A
Other languages
English (en)
Other versions
JP3394377B2 (ja
Inventor
Majiyumudaaru Goorabu
マジュムダール ゴーラブ
Satoshi Mori
敏 森
Sukehisa Noda
祐久 野田
Toru Iwagami
徹 岩上
Yoshio Takagi
義夫 高木
Hisashi Kawato
寿 川藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP00158196A priority Critical patent/JP3394377B2/ja
Priority to US08/663,407 priority patent/US5773883A/en
Priority to EP96111212A priority patent/EP0784376B1/en
Priority to DE69628902T priority patent/DE69628902T2/de
Publication of JPH09191659A publication Critical patent/JPH09191659A/ja
Application granted granted Critical
Publication of JP3394377B2 publication Critical patent/JP3394377B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

(57)【要約】 【課題】 装置を小型化する。 【解決手段】 インバータとして構成される装置１０１
において、制御回路３１〜３３に備わる浮遊電源ピンＶ
Ｓに接続される端子は、出力端子Ｕ，Ｖ，Ｗに限られて
いる。そして、浮遊電源ピンＶＤ，ＶＳの間の電圧を保
持するために、装置１０１の周辺に設けられる容量素子
５１〜５３は、出力端子Ｕ，Ｖ，Ｗに接続されている。
このように、浮遊電源ピンＶＳに接続される端子が出力
端子Ｕ，Ｖ，Ｗと共用とされるので、端子と配線パター
ンとが節減される。その結果、装置１０１の小型化がも
たらされる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、互いに直列に接
続された一対のスイッチング半導体素子を備え、それら
が交互に導通および遮断する半導体装置、およびこの半
導体装置が回路基板に組み込まれて成る半導体モジュー
ルに関し、特に、半導体装置を小型化するための改良に
関する。
【０００２】
【従来の技術】図８は、この発明の背景となる従来の半
導体装置の構成を示す回路図である。この装置１５０
は、三相インバータとして構成されている。装置１５０
には、パワースイッチング素子としてのＩＧＢＴ１１〜
１６が備わっている。そして、外部のパワー直流電源が
接続されるパワー電源端子Ｐ，Ｎの間に、ＩＧＢＴ１
１，１４の直列回路、ＩＧＢＴ１２，１５の直列回路、
および、ＩＧＢＴ１３，１５の直列回路が、互いに並列
となるように介挿されている。ただし、ＩＧＢＴ１４〜
１６のエミッタ電極とパワー電源端子Ｎとの間には、微
小な抵抗値を有する電流センシング用の抵抗素子２７が
介挿されている。
【０００３】各直列回路を構成する２個のＩＧＢＴの接
続点は、外部の三相負荷へとつながる出力端子Ｕ，Ｖ，
Ｗへ、それぞれ接続されている。なお、ＩＧＢＴ１１〜
３１には、ＩＧＢＴ１１〜３１を逆電流に起因する破損
から保護するためのフリーホイールダイオード２１〜２
６が、それぞれ並列に接続されている。
【０００４】Ｐ側のＩＧＢＴ１１〜１３には、制御回路
３１〜３３がそれぞれ接続されている。同様に、Ｎ側の
ＩＧＢＴ１４〜１６には、制御回路３４が接続されてい
る。これらの制御回路３１〜３４は、装置１５０に備わ
る６個の信号入力端子ＵＰ，ＶＰ，ＷＰ，ＵＮ，ＶＮ，
ＷＮに個別に入力される外部信号を信号入力ピンＩＮで
受信し、この信号に応答して、信号出力ピンＯＵＴから
ＩＧＢＴ１１〜１６を駆動する電圧信号を出力する。ま
た、制御回路３４は、センス信号ピンＣＩＮに入力され
る抵抗素子２７の電圧降下にもとづいて、過大な負荷電
流が流れたときにＩＧＢＴ１４〜１６を遮断する機能を
も果たしている。
【０００５】外部信号は、３個の直列回路のそれぞれに
属する２個のＩＧＢＴを交互にオン（導通）およびオフ
（遮断）するように入力される。その結果、出力端子
Ｕ，Ｖ，Ｗの電位は、パワー電源端子Ｐに供給される高
電位とパワー電源端子Ｎに供給される低電位との間を遷
移する。また、出力端子Ｕ，Ｖ，Ｗの間で、位相が１２
０゜ずつずれるように、外部信号が入力される。その結
果、出力端子Ｕ，Ｖ，Ｗには三相の電圧および電流が出
力される。
【０００６】制御回路３１〜３４は、高電位側の電源ピ
ンＶｃｃと低電位側の電源ピンＣＯＭ，ＧＮＤとの間に
供給される電力によって動作する。装置１５０には、制
御回路３１〜３４の電源ピンＶｃｃにそれぞれ直結する
４個の制御用電源端子Ｖｃｃと、４個の電源ピンＣＯ
Ｍ，ＧＮＤに共通に接続される１個の制御用端子ＧＮＤ
とが、さらに備わっている。そして、４個の制御用電源
端子Ｖｃｃと制御用端子ＧＮＤとに外部の直流電源が接
続される。
【０００７】制御回路３１〜３３は、出力端子Ｕ，Ｖ，
Ｗの電位を基準とした電圧信号をＩＧＢＴ１１〜１３の
ゲート電極へ送出する必要があるために、もう一対の電
源ピンである浮遊（floating）電源ピンＶＤ，ＶＳをさ
らに備えている。３個の浮遊電源ピンＶＳは、出力端子
Ｕ，Ｖ，Ｗにそれぞれ接続されている。そして、装置１
５０には、これら３対の浮遊電源ピンＶＤ，ＶＳにそれ
ぞれ接続される３対の浮遊電源端子ＶＤ、ＶＳが、さら
に備わっている。
【０００８】３個の浮遊電源端子ＶＤは、装置１５０の
外部に設けられるダイオード素子６１〜６３とそれらに
直列に接続される抵抗素子５５とをそれぞれ介して、制
御用電源端子Ｖｃｃへと接続されている。また、３対の
浮遊電源端子ＶＤと浮遊電源端子ＶＳの間には、装置１
５０の外部において容量素子５１〜５３がそれぞれ介挿
されている。これらの容量素子５１〜５３は、出力端子
Ｕ，Ｖ，Ｗの電位がパワー電源端子Ｎの電位へと降下し
たときに、ダイオード素子６１〜６３がそれぞれ導通す
ることによって、それぞれ充電される。そして、容量素
子５１〜５３は、つぎの充電時期までの期間にわたっ
て、制御回路３１〜３３の浮遊電源ピンＶＤ，ＶＳの間
の電圧を、所定値以上の値に保持する働きをなす。
【０００９】
【発明が解決しようとする課題】以上に述べたように、
従来装置１５０では、３個の浮遊電源端子ＶＳは、出力
端子Ｕ，Ｖ，Ｗとそれぞれ同電位であるにもかかわら
ず、出力端子Ｕ，Ｖ，Ｗとは別個に設けられていた。そ
して、装置１５０の内部の配線パターンを通じて、３個
の浮遊電源端子ＶＳと出力端子Ｕ，Ｖ，Ｗとがそれぞれ
接続されていた。
【００１０】これらの浮遊電源端子ＶＳと配線パターン
とを設けるのに必要な装置内の面積が無視できない大き
さであるために、従来装置１５０では装置の寸法が大き
くなるという問題点があった。特に、端子および配線パ
ターンを構成するリードフレームに各種素子を固着し、
これらを樹脂で封止したタイプの装置では、リードフレ
ームの面積が装置の面積を直ちに規定するために、この
問題点が顕著に現れていた。
【００１１】この発明は、従来の装置における上記した
問題点を解消するためになされたもので、配線パターン
を簡素化することによって小型化が達成された半導体装
置、および、この半導体装置が組み込まれて成る半導体
モジュールを提供することを目的とする。
【００１２】
【課題を解決するための手段】第１の発明の装置は、互
いに直列に接続された第１および第２スイッチング半導
体素子と、それらを個別に駆動する第１および第２駆動
回路とを備え、前記第１駆動回路に備わる一対の電源電
極の一方は、前記第１スイッチング半導体素子と前記第
２スイッチング半導体素子の接続部に接続されている半
導体装置において、外部装置が接続可能な複数の端子
を、さらに備えており、当該複数の端子は、前記一対の
電源電極の他方に接続される第１端子と、前記接続部に
接続される第２端子とを含んでおり、しかも当該第２端
子以外には前記電源電極の前記一方に接続される端子を
含まないことを特徴とする。
【００１３】第２の発明の装置は、複数の単位半導体装
置を有する半導体装置において、前記複数の単位半導体
装置の各１は、互いに直列に接続された第１および第２
スイッチング半導体素子と、それらを個別に駆動する第
１および第２駆動回路と、外部装置が接続可能な複数の
端子と、を備え、前記第１駆動回路に備わる一対の電源
電極の一方は、前記第１スイッチング半導体素子と前記
第２スイッチング半導体素子の接続部に接続されてお
り、前記複数の端子は、前記一対の電源電極の他方に接
続される第１端子と、前記接続部に接続される第２端子
とを含んでおり、しかも当該第２端子以外には前記電源
電極の前記一方に接続される端子を含んでおらず、前記
複数の単位半導体装置の間で、前記接続部を除く前記第
１および第２スイッチング半導体素子の主電極が、互い
に並列に接続されていることを特徴とする。
【００１４】第３の発明の装置は、第１または第２の発
明の半導体装置において、パターン形状を有する板状で
あって、前記第１および第２スイッチング半導体素子な
らびに前記第１および第２駆動回路が固定され、前記複
数の端子を周辺部において一部として含む電気良導性の
リードフレームと、前記複数の端子が露出するように、
前記第１および第２スイッチング半導体素子ならびに前
記第１および第２駆動回路を、前記リードフレームとと
もに封止する電気絶縁性の封止体と、をさらに備えるこ
とを特徴とする。
【００１５】第４の発明の装置は、第１ないし第３のい
ずれかの発明の半導体装置において、前記第１および第
２スイッチング半導体素子が、いずれも絶縁ゲート型ス
イッチング半導体素子であることを特徴とする。
【００１６】第５の発明のモジュールは、半導体装置
と、配線パターンを有し前記半導体装置が搭載された回
路基板と、当該回路基板にさらに搭載される複数の回路
素子と、を有する半導体モジュールにおいて、前記半導
体装置は、互いに直列に接続された第１および第２スイ
ッチング半導体素子と、それらを個別に駆動する第１お
よび第２駆動回路と、外部装置が接続可能な複数の端子
と、を備え、前記第１駆動回路に備わる一対の電源電極
の一方は、前記第１スイッチング半導体素子と前記第２
スイッチング半導体素子の接続部に接続されており、前
記複数の端子は、前記一対の電源電極の他方に接続され
る第１端子と、前記接続部に接続される第２端子とを含
んでおり、しかも当該第２端子以外には前記電源電極の
前記一方に接続される端子を含んでおらず、前記複数の
端子は、前記第２駆動回路に備わる一対の電源電極にそ
れぞれ接続される第３および第４端子を、さらに含んで
おり、前記複数の回路素子は、前記第１端子と前記第２
端子との間に介挿される容量素子と、前記第３端子と前
記第１端子との間に、順方向電流が前記容量素子を充電
する向きに介挿されるダイオード素子と、を含むことを
特徴とする。
【００１７】第６の発明のモジュールは、第５の発明の
半導体モジュールにおいて、前記複数の回路素子が、前
記ダイオード素子に直列に接続される抵抗素子を、さら
に含むことを特徴とする。
【００１８】
【発明の実施の形態】
＜実施の形態１＞図１は、実施の形態１の半導体装置の
構成を示す回路図である。この装置１０１は、三相イン
バータとして構成されている。また、図１には、装置１
０１に接続されるべき周辺回路の主要部も、同時に描か
れている。これらの周辺回路と装置１０１とは、後に詳
述する半導体モジュール１０２を構成している。
【００１９】図１に示すように、装置１０１には、パワ
ースイッチング素子としてのＩＧＢＴ１１〜１６が備わ
っている。そして、ＩＧＢＴ１１とＩＧＢＴ１４とが、
第１の直列回路を構成しており、同様に、ＩＧＢＴ１２
とＩＧＢＴ１５、および、ＩＧＢＴ１３とＩＧＢＴ１６
によって、それぞれ第２、第３の直列回路が構成されて
いる。
【００２０】これらの第１〜第３の直列回路は、互いに
並列に接続されており、しかも、外部の直流パワー電源
に接続される一対のパワー電源端子Ｐ，Ｎの間に介挿さ
れている。すなわち、Ｐ側のＩＧＢＴ１１〜１３のコレ
クタ電極は、高電位側のパワー電源端子Ｐに接続され、
Ｎ側のＩＧＢＴ１４〜１６のエミッタ電極は、低電位側
のパワー電源端子Ｎに結合している。ただし、ＩＧＢＴ
１４〜１６のエミッタ電極とパワー電源端子Ｎとの間に
は、センシング用の抵抗素子２７が介挿されている。こ
の抵抗素子２７の抵抗値は、抵抗素子２７に発生する電
圧降下が、パワー電源端子Ｐ，Ｎの間の直流電圧に比べ
て無視できるほどに小さくなるように、十分低い値に設
定される。
【００２１】そして、第１の直列回路を構成する２個の
ＩＧＢＴの接続点、すなわちＩＧＢＴ１１のエミッタ電
極とＩＧＢＴ１４のコレクタ電極との接続点は、出力端
子Ｕへ接続されている。同様に、第２および第３の直列
回路を構成する各２個のＩＧＢＴの接続点は、それぞ
れ、出力端子Ｖ，Ｗへと接続されている。すなわち、第
１〜第３の直列回路は、三相の中の一相をそれぞれ担当
しており、パワー電源端子Ｐ，Ｎに供給される直流パワ
ー電流を個別にスイッチングして、それぞれ出力端子
Ｕ，Ｖ，Ｗへと出力する役割を果たしている。出力端子
Ｕ，Ｖ，Ｗには、例えば三相モータなどの外部の三相負
荷が接続される。
【００２２】なお、ＩＧＢＴ１１〜１６には、それぞれ
フリーホイールダイオード２１〜２６が並列に接続され
ている。これらのフリーホイールダイオード２１〜２６
は、それぞれＩＧＢＴ１１〜１６を、逆電流による破壊
から保護する役割を果たしている。
【００２３】Ｐ側のＩＧＢＴ１１〜１３には、制御回路
３１〜３３がそれぞれ接続されている。同様に、Ｎ側の
ＩＧＢＴ１４〜１６には、制御回路３４が接続されてい
る。これらの制御回路３１〜３４は、装置１０１に備わ
る６個の信号入力端子ＵＰ，ＶＰ，ＷＰ，ＵＮ，ＶＮ，
ＷＮに個別に入力される外部信号に応答して、ＩＧＢＴ
１１〜１６を個別に駆動する役割を果たしている。
【００２４】すなわち、制御回路３１〜３４は、信号入
力端子ＵＰ，ＶＰ，ＷＰ，ＵＮ，ＶＮ，ＷＮを中継して
信号入力ピンＩＮへと入力される外部信号に応答して、
ＩＧＢＴ１１〜１６をオンまたはオフするためのゲート
電圧を、信号出力ピンＯＵＴから出力する。これらの信
号出力ピンＯＵＴには、ＩＧＢＴ１１〜１６のゲート電
極が接続されている。
【００２５】外部信号は、第１〜第３の直列回路のそれ
ぞれに属する２個のＩＧＢＴを交互にオンおよびオフす
るように入力される。それにともなって、出力端子Ｕ，
Ｖ，Ｗの電位は、パワー電源端子Ｐとパワー電源端子Ｎ
の電位の間を遷移する。また、出力端子Ｕ，Ｖ，Ｗの間
で、位相が１２０゜ずつずれるように、外部信号が入力
される。その結果、出力端子Ｕ，Ｖ，Ｗには三相の電圧
および電流が出力される。
【００２６】装置１０１には、外部のパワー電源が接続
されるパワー電源端子Ｐ，Ｎとは別個に、４個の高電位
側の制御用電源端子Ｖｃｃと、これらと対を構成する低
電位側の制御用端子ＧＮＤが、さらに備わっている。一
方の４個の制御用電源端子Ｖｃｃは、４個の制御回路３
１〜３４の高電位側の電源ピンＶｃｃへ、それぞれ個別
に接続されており、他方の制御用端子ＧＮＤは、制御回
路３１〜３４の低電位側の電源ピンＣＯＭ，ＧＮＤに共
通に接続されている。
【００２７】４個の制御用電源端子Ｖｃｃは、周辺回路
の一部をなす配線パターンを介して、互いに接続され
る。そして、これらの制御用電源端子Ｖｃｃと制御用端
子ＧＮＤとには、外部の直流電源が接続される。その結
果、この直流電源が出力する電圧および電流は、制御回
路３１〜３４に直接に供給される。
【００２８】制御回路３１〜３４のそれぞれの電源ピン
Ｖｃｃと電源ピンＣＯＭ，ＧＮＤとの間には、電圧の変
動を抑えるための容量素子４１〜４４が、それぞれ接続
されている。４個の制御回路３１〜３４の中で、Ｐ側の
ＩＧＢＴ１１〜１３の制御を行う制御回路３１〜３３に
は、一対の電源ピンＶｃｃ，ＣＯＭの他に、もう一対の
浮遊電源ピン（電源電極）ＶＤ，ＶＳが備わっている。
すなわち、制御回路３１〜３３の各１は、２系統の電源
を必要としている。
【００２９】そして、装置１０１には、制御回路３１〜
３３の浮遊電源ピンＶＤにそれぞれ直結する３個の浮遊
電源端子ＶＤが、さらに備わっている。これら３個の浮
遊電源端子ＶＤは、周辺回路に含まれるダイオード素子
６１〜６３とそれらに直列に接続される抵抗素子５５と
をそれぞれ介して、制御用電源端子Ｖｃｃへと接続され
ると同時に、周辺回路に含まれる容量素子５１〜５３を
それぞれ介して、出力端子Ｕ，Ｖ，Ｗへとそれぞれ接続
されている。また、制御回路３１〜３３の浮遊電源ピン
ＶＳは、装置１０１の内部において、それぞれ出力端子
Ｕ，Ｖ，Ｗへと直結されている。
【００３０】図２は、制御回路３１〜３３を代表して制
御回路３１の内部構成を示す回路図である。制御回路３
１は、１個の半導体チップで構成されており、この半導
体チップには、電源ピンＣＯＭ，ＧＮＤを通じて供給さ
れる電力によって作動するパルス発生回路３５と、浮遊
電源ピンＶＤ，ＶＳを通じて供給される電力によって作
動する駆動回路３７と、これらを中継するレベルシフタ
３６と、駆動回路３７の出力に接続されるゲート抵抗素
子３８とが、作り込まれている。
【００３１】パルス発生回路３５は、信号入力端子ＵＰ
に直結する信号入力ピンＩＮに入力される外部信号に応
答して、電源ピンＶｃｃ，ＣＯＭの電位を基準としたレ
ベルのパルス信号を出力する。このパルス信号は、レベ
ルシフタ３６によってレベルシフトされた上で、駆動回
路３７へと入力される。そして、駆動回路３７は、この
パルス信号に応答して、浮遊電源ピンＶＳの電位を基準
としたゲート電圧を出力する。このゲート電圧は、ゲー
ト抵抗素子３８を介して信号出力ピンＯＵＴへと送出さ
れる。
【００３２】前述したように出力端子Ｕ，Ｖ，Ｗの電位
は、ＩＧＢＴ１１〜１６のオン・オフ動作にともなって
変動する。そして、制御回路３１〜３３の浮遊電源ピン
ＶＳは出力端子Ｕ，Ｖ，Ｗにそれぞれ接続されているの
で、駆動回路３７が基準とする電位は、パルス発生回路
３５が基準とする電位に対して変動する。このため、パ
ルス発生回路３５と駆動回路３７とは、一つの半導体チ
ップの中で、互いに電気的に絶縁された二つの島に、分
離して作り込まれている。また、駆動回路３７の基準電
位が変動するために、パルス発生回路３５と駆動回路３
７との間に、レベル調整のためのレベルシフタ３６が介
挿される。
【００３３】図１に戻って、ＩＧＢＴ１１がオフしＩＧ
ＢＴ１４がオンすることによって、出力端子Ｕの電位が
パワー電源端子Ｎの電位へと降下したときに、ダイオー
ド素子６１が導通する。このとき、抵抗素子５５によっ
て制限された電流が容量素子５１へと流れ込み、その結
果、容量素子５１の充電が行われる。他の容量素子５
２，５３も、同様に、出力端子Ｖ，Ｗが、それぞれパワ
ー電源端子Ｎの電位へと降下したときに充電される。
【００３４】容量素子５１〜５３は、つぎの充電時期ま
での期間にわたって、制御回路３１〜３３の浮遊電源ピ
ンＶＤ，ＶＳの間の電圧を、所定値以上の値に保持する
働きをなす。その結果、制御回路３１〜３３は、常に正
常な動作を維持することが可能となる。
【００３５】Ｎ側のＩＧＢＴ１４〜１６を駆動するため
の制御回路３４には、３個のセンス信号ピンＣＩＮが備
わっている。これらのセンス信号ピンＣＩＮには、ＩＧ
ＢＴ１４〜１６と抵抗素子２７との接続点が接続されて
いる。
【００３６】図３は、この制御回路３４の内部構成を示
す回路図である。この制御回路３４も、一個の半導体チ
ップで構成されている。この半導体チップには、３個の
ＩＧＢＴ１４〜１６をそれぞれ個別に駆動する３個の回
路部分７１〜７３が作り込まれている。代表として回路
部分７１を例にとると、回路部分７１には、制御回路３
１と同一構成の部分に加えて、過電流保護回路３９がさ
らに備わっている。
【００３７】過電流保護回路３９は、センス信号ピンＣ
ＩＮに入力される電位と電源ピンＧＮＤの電位との間の
電位差が、ある基準値を超えると、駆動回路３７の出力
とは無関係に、信号出力ピンＯＵＴの出力電圧すなわち
ＩＧＢＴ１４のゲート電圧をゼロないし負の値へと引き
下げる。その結果、信号入力端子ＵＮに入力される外部
信号の値とは無関係に、ＩＧＢＴ１４がオフする。
【００３８】センス信号ピンＣＩＮと電源ピンＧＮＤと
の間の電位差は、抵抗素子２７に発生する電圧降下の大
きさに一致する。抵抗素子２７に発生する電圧降下は、
抵抗素子２７を流れる電流の大きさ、すなわち負荷を流
れる電流の大きさに比例する。したがって、過電流保護
回路３９は、負荷電流がある基準値を超えて過大となっ
たときに、ＩＧＢＴ１４〜１６を遮断することによっ
て、ＩＧＢＴ１１〜１６の破損を防止する役割、すなわ
ち、装置１０１を過負荷電流による破損から保護する役
割を果たしている。
【００３９】再び図１に戻って、上述したように、容量
素子５１〜５３は、制御回路３１〜３３の浮遊電源端子
ＶＤと出力端子Ｕ，Ｖ，Ｗとの間に介挿されており、従
来装置１５０に設けられていた浮遊電源端子ＶＳは、取
り除かれている。言い替えると、装置１０１では、３個
の浮遊電源端子ＶＳと出力端子Ｕ，Ｖ，Ｗとが、それぞ
れ共用となっている。それにともなって、従来装置１５
０において配設されていた３個の浮遊電源端子ＶＳと出
力端子Ｕ，Ｖ，Ｗとをそれぞれ接続する配線パターンも
除去されている。その結果、これらの配線パターンと浮
遊電源端子ＶＳとに要する装置内の面積が縮小されるの
で、装置１０１は従来装置１５０に比べて小型化され
る。
【００４０】図４は、装置１０１の構造の一例を示す正
面断面図である。この例では、装置１０１は、いわゆる
ＤＩＰ型の装置として構成されている。装置１０１で
は、所定のパターン形状を有する銅製の板状のリードフ
レーム３の上の複数の部位に、ＩＧＢＴ１１〜１６、制
御回路３１〜３４等の回路素子がハンダ付けされてい
る。
【００４１】それらの素子は、さらに、例えばアルミニ
ウム製のボンディングワイヤ１７、金製のボンディング
ワイヤ１８等を介して、リードフレーム３の別の部位に
それぞれ接続されている。図４には、これらの中のＩＧ
ＢＴ１１と制御回路３１とが現れている。リードフレー
ム３は、装置１０１の配線パターンを構成するととも
に、外部へ突出する端子をも構成している。
【００４２】この装置１０１には、さらに、リードフレ
ーム３の素子載置面とは反対側の主面に空隙をもって対
向するように、板状のヒートシンク１が設けられてい
る。そして、電気絶縁性の封止樹脂２によって、リード
フレーム３の端子を除く部分、その上に搭載される各種
素子、および、ヒートシンク１が封止されている。封止
樹脂２は、さらに、リードフレーム３とヒートシンク１
との間の空隙を充填することによって、それらを互いに
熱的に結合するとともに電気的に絶縁する役割をも果た
している。
【００４３】上述したように、浮遊電源端子ＶＳが除去
され、浮遊電源端子ＶＳと出力端子Ｕ，Ｖ，Ｗとを接続
する配線パターンが除去されるために、これらの浮遊電
源端子ＶＳと配線パターンとをリードフレーム３で形成
する必要がない。その分、リードフレーム３の面積が縮
小される。その結果、装置１０１が小型化される。装置
１０１では、リードフレーム３の面積が装置全体の大き
さを直接に規定するので、装置の寸法を縮小する効果が
特に顕著に現れる。
【００４４】＜実施の形態２＞つぎに、装置１０１が回
路基板に組み込まれて成る半導体モジュール１０２につ
いて説明する。図５および図６は、それぞれ、モジュー
ル１０２の断面図、および、配線図である。図５は、図
６のＡ−Ａ切断線に沿った断面図に相当する。
【００４５】これらの図に示すように、モジュール１０
２には回路基板８０が備わっており、装置１０１は、こ
の回路基板８０の所定の部位に固定されている。そし
て、装置１０１には、アルミニウムなどの熱良導性の材
料で構成される放熱フィン９１が、ヒートシンク１に接
触するように固定されている。ＩＧＢＴ１１〜１６等で
発生した損失熱は、ヒートシンク１から放熱フィン９１
へと伝わることによって、外部へと効率よく放散され
る。
【００４６】装置１０１および放熱フィン９１が取り付
けられる側とは反対側の回路基板８０の主面には、図１
で説明した装置１０１の周辺回路に含まれる各種の回路
素子が搭載されている。回路基板８０の両主面には、配
線パターンが配設されており、この配線パターンは、回
路基板８０に搭載される各種回路素子のピン、および、
リードフレーム３で構成される装置１０１の各種端子
を、適宜接続している。図６では、回路基板８０に配設
される配線パターンを実線で模式的に描いている。
【００４７】回路基板８０には、さらに、外部装置と装
置１０１とを中継する外部端子８１〜８９，ＴＰ，Ｔ
Ｎ，ＴＵ，ＴＶ，ＴＷが設けられている。これらの中
で、外部端子８１〜８３，８５〜８７は、外部の信号入
力装置と信号入力端子ＵＰ，ＶＰ，ＷＰ，ＵＮ，ＶＮ，
ＷＮとを中継する役割を果たしている。また、外部端子
８４，８９は、外部の制御用電源と制御用電源端子Ｖｃ
ｃ，ＧＮＤとを中継する役割を果たしている。さらに、
外部端子ＴＰ，ＴＮは、例えば図６に示すコンバータ９
３などの外部のパワー直流電源とパワー電源端子Ｐ，Ｎ
とを中継するために設けられている。また、外部端子Ｔ
Ｕ，ＴＶ，ＴＷは、外部の負荷９４と出力端子Ｕ，Ｖ，
Ｗとを中継する機能を果たしている。
【００４８】なお、コンバータ９３は、ダイオードＤ１
〜Ｄ６を備えており、三相交流電源９２を入力側に接続
することによって、三相の全波整流電圧を出力する。こ
のため、回路基板８０には、外部端子ＴＰ，ＴＮの間に
介挿される平滑用の容量素子５６が、さらに搭載され
る。また、好ましくは、外部端子８４，８９の間にも、
平滑用の容量素子５７が介挿される。
【００４９】図６の配線図からも明らかなように、容量
素子５１〜５３は、３個の浮遊電源端子ＶＤと出力端子
Ｕ，Ｖ，Ｗとに、配線パターンを介してそれぞれ接続さ
れている。この事情は、従来装置１５０を用いた場合に
も同様である。すなわち、従来装置１５０を用いた場合
においても、容量素子５１〜５３は、３個の浮遊電源端
子ＶＤと３個の浮遊電源端子ＶＳとに、それぞれ配線パ
ターンを介して接続される。
【００５０】したがって、従来装置１５０を装置１０１
に置き換えても、容量素子５１〜５３および配線パター
ンを設けるために、回路基板８０の面積を拡張する必要
はない。しかも、装置１０１の端子が少なくなったのに
ともなって、装置１０１が占める面積が縮小された分、
回路基板８０の面積も縮小することが可能である。この
ように、装置１０１は、装置１０１それ自体だけでな
く、それが取り付けられるモジュール１０２をも小型化
するという効果を奏する。
【００５１】＜実施の形態３＞実施の形態１の装置１０
１は、三相インバータとして構成されていた。しかしな
がら、浮遊電源ピンＶＳを出力端子と共用とし、それら
の間の内部配線を除去した特徴ある構成は、三相インバ
ータに限らず、多相インバータ一般、あるいは、単相イ
ンバータにも実施可能である。これらは、図１に示した
三相インバータの各相に対応した回路部分の個数を、適
宜増減することによって構成される。
【００５２】また、インバータに限らず、交互にオン・
オフする直列接続された一対のスイッチング素子を備え
た、いわゆるブリッジ回路に対しても、同様に実施が可
能である。ここでは、このブリッジ回路を例示する。
【００５３】図７の回路図に示す半導体装置１０３は、
ブリッジ回路として構成されている。なお、図７におい
て、図１に示した装置および周辺回路と同一部分につい
ては、同一符号を付してその詳細な説明を略する。この
装置１０３では、パワー電源端子Ｐとパワー電源端子Ｎ
の間に、直列接続された一対のＩＧＢＴ１１、１４が介
挿されている。ＩＧＢＴ１４のエミッタ電極とパワー電
源端子Ｎとの間には、センシング用の抵抗素子２７が介
挿されている。
【００５４】装置１０３には、さらに、ＩＧＢＴ１１を
駆動する制御回路３１、および、ＩＧＢＴ１４を駆動す
る制御回路４６が備わっている。制御回路４６は、図３
の回路図における回路部分７１〜７３の中の一つ、例え
ば回路部分７１と同等である。すなわち、装置１０３
は、三相インバータとしての装置１０１の一相分の回路
に相当している。
【００５５】そして、この装置１０３においても、従来
装置１５０に備わっていた浮遊電源ピンＶＳは除去され
ており、浮遊電源ピンＶＳと出力端子Ｕとを接続する配
線パターンも取り除かれている。そして、周辺回路に含
まれる容量素子５１は、浮遊電源端子ＶＤと出力端子Ｕ
とに接続されている。このため、装置１０１と同様に装
置の小型化が実現する。また、モジュール１０２に対応
する、装置１０３とその周辺回路とを組み合わせて成る
半導体モジュール（図示を略する）においても、モジュ
ール１０２と同様に小型化が実現する。
【００５６】＜変形例＞以上の実施の形態では、スイッ
チング半導体素子としてＩＧＢＴが用いられたが、ＩＧ
ＢＴに限らず、ＭＯＳＦＥＴ等をも含む一般の絶縁ゲー
ト型スイッチング半導体素子を用いてもよい。また、絶
縁ゲート型に限定することなく、例えばバイポーラ型ト
ランジスタなど、さらに広範なスイッチング半導体素子
を用いてもよい。これらの中で、電圧駆動型である絶縁
ゲート型スイッチング半導体素子を用いた装置では、容
量素子５１〜５３の容量を低く抑えることができるとと
もに、駆動回路の構成を簡単化し得るという利点が得ら
れる。
【００５７】
【発明の効果】第１の発明の装置では、第１駆動回路の
一対の電源電極の一方と外部装置とを中継する端子は、
第１および第２スイッチング半導体素子の接続部に接続
される第２端子で共用されている。このため、従来装置
に比べて端子が節減され、それにともなって内部の配線
パターンも節減される。このため、装置の小型化が実現
する。
【００５８】第２の発明の装置は、第１の発明の装置と
同一構成の単位半導体装置を複数個備えており、しかも
それらに属する第１および第２スイッチング半導体素子
の直列回路が、互いに並列に接続されているので、単相
あるいは多相のインバータとして動作する。しかも、第
１の発明と同様に、装置の小型化が実現する。
【００５９】第３の発明の装置では、パターン形状を有
するリードフレームに各種素子および各種回路が固定さ
れ、しかも、このリードフレームが複数の端子を構成し
ているので、端子および配線パターンの節減はリードフ
レームの面積の縮小化をもたらす。そして、リードフレ
ームの面積は装置のサイズを直接に規定するので、装置
の小型化が顕著に現れる。
【００６０】第４の発明の装置では、第１および第２ス
イッチング半導体素子が、電圧制御型の絶縁ゲート型ス
イッチング半導体素子であるので、第１および第２駆動
回路の構成が簡単化される。しかも、これらの駆動回路
の消費電流が低く抑えられるので、特に第１駆動回路の
一対の電源電極に接続される外部の容量素子の容量を低
く抑えることができる。
【００６１】第５の発明のモジュールは、第１の発明の
半導体装置を備えており、しかも、この装置には第３お
よび第４端子がさらに備わっているので、これらの第３
および第４端子に直流電源を接続することによって、第
１駆動回路の電源電圧が常時維持される。また、装置が
搭載される回路基板には、第１端子と第２端子の間に介
挿される容量素子がさらに搭載されており、さらに、第
３端子と第１端子との間にダイオード素子が介挿されて
いる。
【００６２】このため、第１および第２スイッチング半
導体素子がオン・オフ動作を行うのにともなって、第２
端子の電位が変化するときに、ダイオードが導通するこ
とによって容量素子が充電される。そして、この容量素
子によって一定期間にわたって第１駆動回路の電源電圧
が維持される。したがって、容量素子の容量の大きさを
適切に設定することによって、第１駆動回路の電源電圧
が必要な高さに常時保持される。すなわち、第１駆動回
路と第２駆動回路の動作が常に正常に維持される。
【００６３】また、半導体装置では、第１駆動装置の一
対の電源電極の一方につながる端子は第２端子のみであ
り、回路基板に搭載される容量素子の一端は、この第２
端子に接続される。第２端子とは別個に端子が設けられ
容量素子の一端がこの端子に接続される場合に比べて、
容量素子とこれにつながる配線パターンのために回路基
板の面積を広くする必要はない。したがって、半導体装
置のサイズが縮小化されるのにともなって、回路基板の
面積もそのまま縮小される。すなわち、モジュールの小
型化も実現する。
【００６４】第６の発明のモジュールでは、ダイオード
素子に抵抗素子が直列に接続されているので、ダイオー
ド素子が導通するときの電流が過大となるのを防止する
ことができる。すなわち、ダイオード素子および容量素
子を、過大電流に起因する破損および寿命の短縮から保
護することができる。
【図面の簡単な説明】
【図１】 実施の形態１の半導体装置の回路図である。
【図２】 図１の制御回路の回路図である。
【図３】 図１のもう一つの制御回路の回路図である。
【図４】 図１の装置の正面断面図である。
【図５】 実施の形態２の半導体モジュールの正面断面
図である。
【図６】 図５のモジュールの配線図である。
【図７】 実施の形態３の半導体装置の回路図である。
【図８】 従来の半導体装置の回路図である。
【符号の説明】
２ 封止体、３ リードフレーム、１１〜１３ ＩＧＢ
Ｔ（第１スイッチング半導体素子）、１４〜１６ ＩＧ
ＢＴ（第２スイッチング半導体素子）、３７駆動回路
（第１，第２駆動回路）、５１〜５３ 容量素子、５５
抵抗素子、６１〜６３ ダイオード素子、９１ 放熱
フィン（放熱手段）、ＶＤ，ＶＳ 浮遊電源ピン（電源
電極）、ＶＤ 浮遊電源端子（第１端子）、Ｕ，Ｖ，Ｗ
出力端子（第２端子）、Ｖｃｃ 制御用電源端子（第
３端子）、ＧＮＤ 制御用電源端子（第４端子）、１０
１ １０３ 半導体装置、１０２ 半導体モジュール。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩上 徹 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 高木 義夫 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 川藤 寿 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 互いに直列に接続された第１および第２
    スイッチング半導体素子と、それらを個別に駆動する第
    １および第２駆動回路とを備え、前記第１駆動回路に備
    わる一対の電源電極の一方は、前記第１スイッチング半
    導体素子と前記第２スイッチング半導体素子の接続部に
    接続されている半導体装置において、 外部装置が接続可能な複数の端子を、さらに備えてお
    り、 当該複数の端子は、前記一対の電源電極の他方に接続さ
    れる第１端子と、前記接続部に接続される第２端子とを
    含んでおり、しかも当該第２端子以外には前記電源電極
    の前記一方に接続される端子を含まないことを特徴とす
    る半導体装置。
  2. 【請求項２】 複数の単位半導体装置を有する半導体装
    置において、 前記複数の単位半導体装置の各１は、 互いに直列に接続された第１および第２スイッチング半
    導体素子と、 それらを個別に駆動する第１および第２駆動回路と、 外部装置が接続可能な複数の端子と、を備え、 前記第１駆動回路に備わる一対の電源電極の一方は、前
    記第１スイッチング半導体素子と前記第２スイッチング
    半導体素子の接続部に接続されており、 前記複数の端子は、前記一対の電源電極の他方に接続さ
    れる第１端子と、前記接続部に接続される第２端子とを
    含んでおり、しかも当該第２端子以外には前記電源電極
    の前記一方に接続される端子を含んでおらず、 前記複数の単位半導体装置の間で、前記接続部を除く前
    記第１および第２スイッチング半導体素子の主電極が、
    互いに並列に接続されていることを特徴とする半導体装
    置。
  3. 【請求項３】 請求項１または請求項２に記載の半導体
    装置において、 パターン形状を有する板状であって、前記第１および第
    ２スイッチング半導体素子ならびに前記第１および第２
    駆動回路が固定され、前記複数の端子を周辺部において
    一部として含む電気良導性のリードフレームと、 前記複数の端子が露出するように、前記第１および第２
    スイッチング半導体素子ならびに前記第１および第２駆
    動回路を、前記リードフレームとともに封止する電気絶
    縁性の封止体と、 をさらに備えることを特徴とする半導体装置。
  4. 【請求項４】 請求項１ないし請求項３のいずれかに記
    載の半導体装置において、 前記第１および第２スイッチング半導体素子が、いずれ
    も絶縁ゲート型スイッチング半導体素子であることを特
    徴とする半導体装置。
  5. 【請求項５】 半導体装置と、配線パターンを有し前記
    半導体装置が搭載された回路基板と、当該回路基板にさ
    らに搭載される複数の回路素子と、を有する半導体モジ
    ュールにおいて、 前記半導体装置は、 互いに直列に接続された第１および第２スイッチング半
    導体素子と、 それらを個別に駆動する第１および第２駆動回路と、 外部装置が接続可能な複数の端子と、を備え、 前記第１駆動回路に備わる一対の電源電極の一方は、前
    記第１スイッチング半導体素子と前記第２スイッチング
    半導体素子の接続部に接続されており、 前記複数の端子は、前記一対の電源電極の他方に接続さ
    れる第１端子と、前記接続部に接続される第２端子とを
    含んでおり、しかも当該第２端子以外には前記電源電極
    の前記一方に接続される端子を含んでおらず、 前記複数の端子は、前記第２駆動回路に備わる一対の電
    源電極にそれぞれ接続される第３および第４端子を、さ
    らに含んでおり、 前記複数の回路素子は、 前記第１端子と前記第２端子との間に介挿される容量素
    子と、 前記第３端子と前記第１端子との間に、順方向電流が前
    記容量素子を充電する向きに介挿されるダイオード素子
    と、 を含むことを特徴とする半導体モジュール。
  6. 【請求項６】 請求項５に記載の半導体モジュールにお
    いて、 前記複数の回路素子が、 前記ダイオード素子に直列に接続される抵抗素子を、さ
    らに含むことを特徴とする半導体モジュール。
JP00158196A 1996-01-09 1996-01-09 半導体装置および半導体モジュール Expired - Lifetime JP3394377B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP00158196A JP3394377B2 (ja) 1996-01-09 1996-01-09 半導体装置および半導体モジュール
US08/663,407 US5773883A (en) 1996-01-09 1996-06-13 Semiconductor device and semiconductor module
EP96111212A EP0784376B1 (en) 1996-01-09 1996-07-11 Semiconductor device and semiconductor module
DE69628902T DE69628902T2 (de) 1996-01-09 1996-07-11 Halbleitervorrichtung und Halbleitermodul

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00158196A JP3394377B2 (ja) 1996-01-09 1996-01-09 半導体装置および半導体モジュール

Publications (2)

Publication Number Publication Date
JPH09191659A true JPH09191659A (ja) 1997-07-22
JP3394377B2 JP3394377B2 (ja) 2003-04-07

Family

ID=11505490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00158196A Expired - Lifetime JP3394377B2 (ja) 1996-01-09 1996-01-09 半導体装置および半導体モジュール

Country Status (4)

Country Link
US (1) US5773883A (ja)
EP (1) EP0784376B1 (ja)
JP (1) JP3394377B2 (ja)
DE (1) DE69628902T2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002325467A (ja) * 2001-04-25 2002-11-08 Yaskawa Electric Corp インバータ装置
JP2009005462A (ja) * 2007-06-20 2009-01-08 Hitachi Ltd 電力変換装置
WO2014045734A1 (ja) * 2012-09-20 2014-03-27 富士電機株式会社 半導体モジュール
JP2014195045A (ja) * 2013-03-07 2014-10-09 Internatl Rectifier Corp シングルシャントインバータ回路に含まれるパワー・カッド・フラット・ノーリード（ｐｑｆｎ）パッケージ
WO2014203678A1 (ja) * 2013-06-20 2014-12-24 富士電機株式会社 半導体モジュール
US9659845B2 (en) 2010-12-13 2017-05-23 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
JP2022525854A (ja) * 2019-03-19 2022-05-20 広東美的制冷設備有限公司 パワーデバイス及び電気機器

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
JP4450530B2 (ja) * 2001-07-03 2010-04-14 三菱電機株式会社 インバータモジュール
KR101321361B1 (ko) * 2005-09-05 2013-10-22 페어차일드코리아반도체 주식회사 모터구동용 인버터 모듈 및 이를 구비한 모터구동장치와인버터 집적회로 패키지
US7920369B2 (en) * 2006-10-18 2011-04-05 Metascape, LLC. Apparatus and method for nano plasma deposition
DE102008049673B4 (de) 2008-09-30 2011-04-28 Infineon Technologies Ag Schaltungsanordnung mit einem Leistungshalbleitermodul und einer außerhalb dessen angeordneten Steuerschaltung
DE102008049677B4 (de) 2008-09-30 2014-09-18 Infineon Technologies Ag Spannungsversorgung in einer Schaltungsanordnung mit einem Halbleiterschaltelement
DE102009045052B4 (de) 2008-09-30 2013-04-04 Infineon Technologies Ag Bereitstellen einer Versorgungsspannung für eine Ansteuerschaltung eines Halbleiterschaltelements
US9524928B2 (en) 2010-12-13 2016-12-20 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having control and driver circuits
US9449957B2 (en) 2010-12-13 2016-09-20 Infineon Technologies Americas Corp. Control and driver circuits on a power quad flat no-lead (PQFN) leadframe
US9620954B2 (en) 2010-12-13 2017-04-11 Infineon Technologies Americas Corp. Semiconductor package having an over-temperature protection circuit utilizing multiple temperature threshold values
US9443795B2 (en) 2010-12-13 2016-09-13 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC)
US9355995B2 (en) 2010-12-13 2016-05-31 Infineon Technologies Americas Corp. Semiconductor packages utilizing leadframe panels with grooves in connecting bars
US9362215B2 (en) 2010-12-13 2016-06-07 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter
US8587101B2 (en) 2010-12-13 2013-11-19 International Rectifier Corporation Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections
US9711437B2 (en) 2010-12-13 2017-07-18 Infineon Technologies Americas Corp. Semiconductor package having multi-phase power inverter with internal temperature sensor
US9324646B2 (en) 2010-12-13 2016-04-26 Infineon Technologies America Corp. Open source power quad flat no-lead (PQFN) package
KR101350684B1 (ko) * 2012-07-02 2014-01-13 삼성전기주식회사 유도성 부하에 적용 가능한 게이트 드라이버 회로, 인버터 모듈 및 인버터 장치
US11193909B2 (en) 2016-08-09 2021-12-07 Honeywell International Inc. Low power photoionization detector (PID)
US10739310B2 (en) 2016-11-11 2020-08-11 Honeywell International Inc. Photoionization detector ultraviolet lamp

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03169273A (ja) * 1989-11-22 1991-07-22 Mitsubishi Electric Corp スイッチングデバイス駆動回路
US5077595A (en) * 1990-01-25 1991-12-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2812528B2 (ja) * 1990-03-20 1998-10-22 株式会社日立製作所 インバータ回路
US5296735A (en) * 1991-01-21 1994-03-22 Mitsubishi Denki Kabushiki Kaisha Power semiconductor module with multiple shielding layers
US5347160A (en) * 1992-09-28 1994-09-13 Sundstrand Corporation Power semiconductor integrated circuit package
JP3325697B2 (ja) * 1994-01-20 2002-09-17 三菱電機株式会社 パワーデバイスの制御装置およびモータの駆動制御装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002325467A (ja) * 2001-04-25 2002-11-08 Yaskawa Electric Corp インバータ装置
JP4691819B2 (ja) * 2001-04-25 2011-06-01 株式会社安川電機 インバータ装置
JP2009005462A (ja) * 2007-06-20 2009-01-08 Hitachi Ltd 電力変換装置
US7961487B2 (en) 2007-06-20 2011-06-14 Hitachi, Ltd. Power converter device
US9659845B2 (en) 2010-12-13 2017-05-23 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
US10438876B2 (en) 2010-12-13 2019-10-08 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
WO2014045734A1 (ja) * 2012-09-20 2014-03-27 富士電機株式会社 半導体モジュール
JP2014195045A (ja) * 2013-03-07 2014-10-09 Internatl Rectifier Corp シングルシャントインバータ回路に含まれるパワー・カッド・フラット・ノーリード（ｐｑｆｎ）パッケージ
WO2014203678A1 (ja) * 2013-06-20 2014-12-24 富士電機株式会社 半導体モジュール
JPWO2014203678A1 (ja) * 2013-06-20 2017-02-23 富士電機株式会社 半導体モジュール
US9906009B2 (en) 2013-06-20 2018-02-27 Fuji Electric Co., Ltd. Semiconductor module
JP2022525854A (ja) * 2019-03-19 2022-05-20 広東美的制冷設備有限公司 パワーデバイス及び電気機器

Also Published As

Publication number Publication date
EP0784376A2 (en) 1997-07-16
JP3394377B2 (ja) 2003-04-07
DE69628902T2 (de) 2004-04-15
EP0784376A3 (en) 1999-04-21
EP0784376B1 (en) 2003-07-02
US5773883A (en) 1998-06-30
DE69628902D1 (de) 2003-08-07

Similar Documents

Publication Publication Date Title
JP3394377B2 (ja) 半導体装置および半導体モジュール
US8039954B2 (en) Bidirectional switch module
CN110998838B (zh) 半导体模块
CN103782380B (zh) 半导体模块
JP3484122B2 (ja) 電力変換装置
WO2004073065A1 (ja) 半導体素子駆動用集積回路及び電力変換装置
JPH03209756A (ja) 電力モジュール
JP2017022678A (ja) 半導体装置および電力制御装置
JP3652934B2 (ja) 電力変換装置
US11303203B2 (en) Semiconductor device
JPH09233853A (ja) 電力用半導体モジュール
JP2004056984A (ja) 電力変換装置
JP4697025B2 (ja) 電力用半導体モジュール
JP2002171768A (ja) 電力変換装置
JPH03108749A (ja) 電力変換装置用トランジスタモジュール
JP4156258B2 (ja) 共振型インバータ
JP2006271131A (ja) 電力変換装置
US20230230940A1 (en) Semiconductor device
WO2023145144A1 (ja) パワー半導体モジュール
JP7076398B2 (ja) 半導体装置
EP4346102A1 (en) Gate driver circuit and power switching assembly with gate driver circuit
JP2022154396A (ja) 半導体モジュール
JPH04336812A (ja) デジタル回路装置
JP2021190640A (ja) パワーモジュール
JP2748291B2 (ja) ゲート駆動回路のオフゲート駆動装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080131

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100131

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100131

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110131

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120131

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130131

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130131

Year of fee payment: 10

EXPY Cancellation because of completion of term