JPH09185341A

JPH09185341A - 電子発生装置、ディスプレイ、それらの駆動方法および駆動回路

Info

Publication number: JPH09185341A
Application number: JP83296A
Authority: JP
Inventors: Masahiro Takeda; 昌広竹田; Hidetoshi Suzuki; 英俊鱸
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-01-08
Filing date: 1996-01-08
Publication date: 1997-07-15

Abstract

(57)【要約】【課題】複数の電子源を、複数のデータ配線と複数の
走査配線でマトリックス配線したマルチ電子源に、画像
信号を駆動回路で処理した信号を出力すると、リンギン
グと呼ばれる反射波が表れる。このリンギングによっ
て、所望の画像表示ができなかったり、マルチ電子源が
壊れるのを防止する。【解決手段】信号処理部とマルチ電子源の間、あるい
は信号入力端とは反対側の配線の終端に、マルチ電子源
の配線電位が基準電位をこえないように、ダイオード、
ツェナダイオード、トランジスタなどからなるクランプ
回路20を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は複数の電子源をマト
リックス配線したマルチ電子源の駆動回路あるいはそれ
を用いた電子発生装置、ディスプレイ、さらにそれら駆
動方法に関する。

【０００２】

【従来の技術】今日、マルチメディアがもてはやされる
など社会の情報化が急速に進んでいる。このなかで、コ
ンピュータから人間へのインターフェイスとして、CRT
(Cathode Ray Tube)に代わり薄型のフラットディスプレ
イが、マルチメディア市場を広げるための重要なデバイ
スとなっている。フラットディスプレイとして、液晶デ
ィスプレイ(Liquid Crystal Display)、プラズマディス
プレイ(PDP;Plasma Display)、電子線フラットディスプ
レイが有力である。このなかで電子線フラットディスプ
レイは、大画面のフラットディスプレイとして有力であ
る。電子線フラットディスプレイは、マルチ電子源を有
するリアパネルから蛍光体を有するフラットパネルに、
電子線を照射して蛍光体を励起発光させて画像表示する
タイプが主である。このタイプは、複数の電子源をマト
リックス配置したマルチ電子源を使う。

【０００３】電子源を大きく分けると熱陰極素子と冷陰
極素子の２つがある。熱陰極素子はヒーターを加熱し、
熱電子を放出させる電子源で、CRT(Cathod Ray Tube)の
電子源としてよく使われる。冷陰極素子は、一対の電極
に電圧を印加して、電子を放出させる電子源である。こ
のなかには、電界放出型素子(FE;Field Emitter)、金属
・絶縁層・金属型放出素子(MIM;Metal/Insulator/Meta
l)、表面電導型放出素子などがある。表面伝導型放出素
子は、基板上に形成した小面積の薄膜に電流を面に平行
に流すことで電子放出をさせる電子源である。表面伝導
型放出素子は、SnO₂薄膜を用いたもの〔M.I.Elinson et
al., Radio Eng. Electron Phys.,10(1965)1290〕、Au
薄膜を用いたもの〔G.Dittmer, Thin Solid Films,9(19
72)317〕、In2O3/SnO2薄膜を用いたもの〔M.Hartwell a
nd C.G.Fonstad, IEEE Trans. EDConf.,519(1975)〕、
カーボン薄膜を用いたもの〔荒木久他, 真空,第26巻,
第1号(1983)22〕などがある。

【０００４】図10は、M.Hartwell et al.が開示してい
るIn₂O₃/SnO₂薄膜を用いた表面伝導型放出素子の平面図
である。図中、31は基板、34は導電性薄膜、35は電子放
出部である。導電性薄膜34は、スパッタなどによりH字
形に形成される。図10で、Lは0.5〜1(mm)、Wは0.1(mm)
である。電子放出部35は、通電フォーミングにより形成
されている。通電フォーミングとは、導電性薄膜34の両
端一定の直流電圧、あるいは非常にゆっくりした割合で
昇圧する(例えば、1V/min)直流電圧を印加して通電し、
導電性薄膜34を局所的に破壊あるいは変形させて、電気
抵抗の大きな部分を形成することである。この部分を拡
大して観察してみると一部に亀裂がある。この亀裂付近
は、電子放出部35となる。つまり、導電性薄膜34の両端
にある電圧を印加すると、亀裂付近から電子がでるので
ある。本出願人も、USP 5 066 883号などで開示してい
るように表面伝導型放出素子の研究をおこなっている。

【０００５】表面伝導型放出素子をはじめとする冷陰極
素子は、熱陰極素子に比べて構造が簡単である。よっ
て、微細な素子を作製でき、基板上に多数の素子を高い
密度で配置することができる。また、冷陰極素子はヒー
ターが必要ないので、熱溶融の問題が発生しにくく、応
答速度が速い。これらの特徴により、冷陰極素子を応用
し、電子の照射で励起発光し、１画素にひとつ冷陰極素
子を対応させる蛍光板と組み合わせて薄型のフラットデ
ィスプレイを作製しやすい。

【０００６】そこで、本出願人が作製したフラットディ
スプレイの表示パネルの構造を詳述する。図11は、冷陰
極素子を用いた表示パネル1の斜視図であり、内部構造
を表すためにパネルの一部を切り開いている。図中、55
はリアプレート、56は側壁、57はフェイスプレートであ
り、これらで気密容器を構成し、表示パネル1の内部を
真空に維持する。58は蛍光膜、59はメタルバックであ
り、フェイスプレート57でこれらを固定する。メタルバ
ック59は、蛍光膜58が発する光の一部を鏡面反射して光
の利用率を向上させたり、負イオンの衝突から蛍光膜58
を保護したりする役割がある。また、メタルバック59
は、電子を加速する電極、蛍光膜を励起した電子の導電
路になる。図12(a)と(b)は、蛍光膜58の蛍光体の配置を
表し、(a)はストライプ配置、(b)はデルタ配置である。
カラー用の表示パネル1は、蛍光膜58にCRTで用いる赤、
緑、青の3原色の蛍光体を塗っている。67は黒色導電材
料、Rは赤色蛍光体、Bは青色蛍光体、Gは緑色蛍光体で
ある。黒色導電体67は、電子線の照射が多少ずれても表
示色がずれないようにしたり、外光の反射表示によるコ
ントラスト低下を防止したり、電子線によるチャージア
ップを防止したりする。黒色導電体67の材料には、主に
黒鉛を使用する。

【０００７】図11で、51は基板、42は冷陰極素子、53は
行配線、54は列配線であり、リアプレート55でこれらを
固定する。Dx1〜Dxm、Dy1〜Dyn、Hvは、表示パネル1の
気密構造を保ちながら、それぞれ内部の行配線53、列配
線54、メタルバック59と、外部の駆動回路とを接続する
端子である。図13は、リアプレート55上にある構造の平
面図(a)と断面図(b)(c)であり、単純マトリックス配線
の一例を表す。断面図(b)は平面図(a)のA-A'での断面図
で、断面図(c)は平面図(a)のB-B'での断面図である。47
は、行配線53と列配線54の間の電気的な絶縁を保つ絶縁
膜、62、63は素子電極、64は導電性薄膜、65は電子放出
部である。図13は、冷陰極素子に表面伝導型放出素子を
使用している。なお、以後、M行目の行方向配線を行配
線M、N列目の列方向配線を列配線Nと呼び、基板51、冷
陰極素子42、行配線53、列配線54からなる部分をマルチ
電子源と呼ぶことにする。単純マトリックス配線は、行
配線５３と列配線５４の交差する部分に冷陰極素子のみ
を接続する簡単な配線である。単純マトリックス配線
は、冷陰極素子が明確なしきい値を持つときにできる配
線である。

【０００８】図16は、入力したNTSC信号を変調して、冷
陰極素子を単純マトリックス配線した表示パネルに出力
する駆動回路のブロック図である。図15で、1は表示パ
ネル、2は垂直走査回路、3は同期信号分離回路、4はタ
イミング発生回路、5は水平シフトレジスタ、6はライン
メモリ、10は変調信号発生器である。Dx1,Dx2,...,Dxm
は、それぞれ表示パネル内の行配線1の端子,行配線2の
端子,...,行配線mの端子を表す。Dy1,Dy2,...,Dynは、
それぞれ表示パネル内の列配線1の端子,列配線2の端
子,...,列配線nの端子を表す。表示パネル1の下部には
マルチ電子源があり、マルチ電子源で発生した電子を加
速するようにマルチ電子源の上に、高圧電源Vaに接続し
たフェプレートを設置する。垂直走査回路2は、内部に
ｍ個のスイッチング素子を備える回路である。このｍ個
のスイッチング素子を、Dx1〜Dxmに接続する。垂直走査
回路2は、タイミング信号発生回路4が出力する制御信号
Tscanに基づいて、Dx1〜Dxmを順次選択電位Vsにする。

【０００９】同期信号分離回路3は、画像信号から同期
信号Tsyncを取り出し、タイミング発生回路4に出力し、
画像信号DATAを水平シフトレジスタ5に出力する。水平
シフトレジスタ5は、画像信号DATAを各列に対応する画
像信号IDN(IDNはID1〜IDnのうち、第N列の画像信号)に
分離し、ラインメモリ6に出力する。ラインメモリ6は、
水平シフトレジスタが出力した画像信号IDNを、1水平走
査時間のパルス幅をもつ画像信号I'DNに変換し、各列同
時に変調信号発生器10に出力する。変調信号発生器10
は、画像信号にパルス幅信号化、パルス高信号化、など
をおこなって表示パネル1のデータ配線の端子Dy1,Dy
2,...,Dynに画像信号を出力する。このとき、垂直走査
回路2が選択電位Vsに接続した行の冷陰極素子のみが電
子線を放出し、対応する蛍光体が励起発光する。そし
て、垂直シフトレジスタ2が選択電位Vsに接続する行
を、順次走査することで２次元画像を表示できる。ここ
で、行配線は行選択走査する信号が流れる配線なので、
走査配線ということができる。また、列配線は、画像信
号を出力する配線なので、データ配線ということができ
る。

【００１０】図17は、変調信号発生器10をパルス幅変調
回路にして、図16の回路をパルス幅変調する駆動回路に
したときの表示パネル1の列配線１の端子Dy1に関する各
信号のタイムチャートを表す。(a)はタイミング発生回
路4が出力する同期信号(Tscan)、(b)は選択素子のアド
レス(M,1)、(c)は素子(M,1)の画像信号、(d)は列配線1
の端子(Dy1)の電位、(e)は素子(M,1)の放出電流Ieを表
す。素子(M,1)の画像信号(c)は、放出電流(e)のパルス
幅に表されることがよくわかる。この駆動回路は、ライ
ンメモリ6により線順次駆動ができ、１画素の発光時間
を最大１水平走査時間だけ稼ぐことができ、ひいては明
るいディスプレイが得られる。

【００１１】しかし、単純マトリックス配線のマルチ電
子源は、配線に大きな電流が流れるために、図14(a)の
行配線53や列配線54に電流が流れたときに配線抵抗43,4
4のために電圧降下を起こしてしまう。たとえば、第１
行の全素子から電子を放出させるとき、図14(a)のよう
に、すべての列配線を選択電位Vdに接続し、行配線1の
みを選択電位Vd接続したとする。このとき、第１行の素
子電流が行配線1に流れるので、電圧印加端から遠い列
配線1の右側の電位は、電圧印加端に近い左側よりも電
位が上昇する。このため、第１行の素子の印加電圧は、
左から右に行くにつれて減少する。図14(b)は、第１行
の素子の列番号Nと素子(1,N)の印加電圧Vfの関係を表す
グラフである。このグラフから、電圧印加端から離れ
て、右の素子にいくにつれて、印加電圧Vfが小さくなる
のがわかる。このように、印加電圧Vfが右下がりになる
と、素子の放出電流Ieも右下がりになり所望の画像表示
ができない。この問題は、マトリックスの規模が大きく
なるほど深刻なる傾向があるため、ディスプレイの画素
数を制限する原因になっている。

【００１２】

【発明が解決しようとする課題】この問題を解決するた
めに、本出願人は、図14(a)のマルチ電子源の列配線端
子Dy1〜Dymに所望の電子線を出力するのに必要な定電流
を出力するV/I変換器を接続する駆動回路を試みてい
る。V/I変換器は、表示パネルのインピーダンスの変動
に関わらず画像信号に応じた定電流を出力する。画像表
示するときは、図15(a)の冷陰極素子のIf-Ie特性などを
参照して、素子に必要なIeから各冷陰極素子に流すIfの
大きさを決定し、列配線に接続したV/I変換器からこれ
を出力する。V/I変換器を使用すると、配線抵抗で電圧
降下が起こってもその影響を受けにくく、電子線の放
出電流の変動を低減できる。この表示パネルのインピー
ダンスの変動に関わらず画像信号に応じた定電流を出力
する駆動方法を電流駆動と呼んでいる。電流駆動は、素
子電流を制限することもできる。

【００１３】上述した画像表示装置を高品位・高精細に
するため、非常に多くの冷陰極素子を単純マトリックス
配置することになる。例えば、行および列が数百から数
千の画素配列になったとき、単電子源の数は、数万から
数千万にもおよぶ。これら多数の電子源は、すべて均一
に電子放出することが望まれる。

【００１４】しかし、単純マトリックスの規模が大きく
なると、行配線や列配線の配線長が長くなると、前述し
た配線抵抗が大きくなるだけでなく、マルチ電子源のイ
ンダクタンス成分あるいはキャパシタンス成分も大きく
なる。この状況で動画などの表示をおこなう高速の画像
信号を電子発生装置に入力すると反射波などのリンキン
グが生じる。図１８は、リンギングを説明する図で、
（ａ）は、図１３のマルチ電子源中の電子源を拡大した
等価回路図、（ｂ）の実線はデータ配線である配列線５
４の電位の時間による変化を表すグラフである。図中、
４５は配線に付随する寄生インダクタンス、４８は配線
に付随する規制キャパシンタンスである。図１４と同じ
部品についての説明は省略する。規制キャパシンタンス
４７は、主に行配線５３と列配線５４を電極、絶縁体４
７を誘電体とするコンデンサが寄与していると考えてい
る。寄生インダクタンス４５に信号パルスを入力すると
誘電起電力が発生するので信号パルスの波形が乱れる。
寄生キャパシタンス４７も、電荷が溜まるのに時間がか
かるので、この時間的な遅延が信号パルスの波形が乱す
原因となる。

【００１５】単純マトリックス配線のマルチ電子源をパ
ルス幅変調で駆動するとき、選択電圧として、列配線に
電位Ｖｄ、行配線に電位Ｖｓを与えたとする。Ｖｍを列
配線の電位が越えてはならない規準電圧だとすると、
（ｂ）の実線のようなリンギングによって、列配線の電
位は、基準電圧Ｖｍ越える電位になることがある。リン
ギングは、画像信号のＳ／Ｎを落とし、コントラストを
低下させる原因となる。また、リンギングを含んだ信号
電圧が素子の耐圧を越えてしまい、素子を劣化させる問
題がある。

【００１６】特に、上記インダクタンス成分やキャパシ
タンス成分の大きい配線に高速の電流パルスを印加する
電流源を接続すると配線のインダクタンス成分やキャパ
シタンス成分と、電流パルスを駆動する素子との相互作
用により、電流源の出力電流波形に大きなリンギングが
発生する。上記リンギングの発生過程を図１９を用いて
詳細に説明する。配線に付随する１２７の寄生インダク
タンスに電流パルスが印加されると１２７の寄生インダ
クタンスに逆起電圧１２９が発生し、その発生した逆起
電圧１２９は電流源を構成する１２４のＰＮＰトランジ
スタのＣのコレクタに印加される。ＰＮＰトランジスタ
のＣのコレクタ−Ｂのベース間にはある有限の寄生容量
Ｃｂｅ（１３１）が必ず存在し、この寄生容量Ｃｂｅ
（１３１）によって上記Ｃのコレクタに印加された逆起
電圧は、ある程度Ｂのベースにも与えられる。このＢの
ベース端子のインピーダンスは、図１９の場合において
かなり高いのでＢのベース端子に現れた電圧は、そのま
まほとんど減衰せずに１２４のトランジスタのベースＢ
に与えられ、その電圧に応じて１２４のＰＮＰトランジ
スタは、そのｇｍ（相互コンダクタンス）で関係付けら
れるコレクタ電流を出力してしまう。駆動回路としては
１２２の波形を出力したいが、後段で発生するリンギン
グのために１３０のような波形が出力されてしまう。こ
のために前述の影響が出るだけではなく、電流駆動自体
の安定性が確保できなくなってしまう問題もある。

【００１７】そこで、本発明は、マルチ電子源の信号パ
ルスのリンギングを防止する駆動回路とそれを利用した
電子発生装置、ディスプレイおよび、それらの駆動方法
を提供することを目的とする。

【００１８】

【課題を解決するための手段】そこで、以上の目的を達
成するために鋭意努力した結果、以下の発明を得た。す
なわち、本発明の駆動回路は、複数の電子源をマトリッ
クス配線したマルチ電子源に、信号処理部で処理した信
号を出力する駆動回路において、前記信号処理部と前記
配線の間に基準電圧より大きな電圧を吸収するクランプ
回路を設けることを特徴とする。マトリックス配線は、
複数のデータ配線と複数の走査配線を互いに交差させ
て、その交差する位置に複数のマルチ電子源を配置する
構成が主である。このとき、クランプ回路はダイオード
を含み、アノードをデータ配線に接続し、カソードを基
準電位に接続するといい。また、クランプ回路は基準電
位がツェナ電圧であるツェナダイオードを含み、アノー
ドをデータ配線に接続し、カソードを接地してもいい。
さらに、クランプ回路はpnpバイポーラトランジスタを
含み、コレクタをデータ配線に接続し、ベースを基準電
位に接続し、エミッタを信号処理部のデータ出力配線に
接続してもいい。

【００１９】本発明の別の駆動回路は、複数の電子源を
マトリックス配線したマルチ電子源に、信号処理部で処
理した信号を出力する駆動回路において、前記信号処理
部と前記配線の間に基準電流より大きな電流を吸収する
クランプ回路を設けることを特徴とする。マトリックス
配線は、複数のデータ配線と複数の走査配線を互いに交
差させて、その交差する位置に複数のマルチ電子源を配
置する構成が主である。このとき、クランプ回路はダイ
オードを含み、アノードをデータ配線に接続し、カソー
ドを基準電位に接続するといい。また、クランプ回路は
基準電位がピンチオフ電位であるツェナダイオードを含
み、アノードをデータ配線に接続し、カソードを接地し
てもいい。さらに、クランプ回路はpnpバイポーラトラ
ンジスタを含み、コレクタをデータ配線に接続し、ベー
スを基準電位に接続し、エミッタを信号処理部のデータ
出力配線に接続してもいい。このとき、クランプ回路
は、基準電流がピンチオフ電流である定電流ダイオード
を含み、カソードをデータ配線に接続し、アノードを信
号処理部のデータ出力配線に接続してもいい。

【００２０】本発明の駆動回路は、マルチ電子源を電圧
駆動をしてもいいし、V/I変換回路を含んで電流駆動し
てもいい。本発明は、以上説明した駆動回路を含む電子
発生装置をも包含する。また、下記の電子発生装置も包
含する。すなわち、本発明の電子発生装置は、複数の電
子源を、複数のデータ配線と複数の走査配線でマトリッ
クス配線したマルチ電子源と、入力した画像信号を処理
した駆動信号を前記データ配線の一方の終端に出力する
駆動回路を有する電子発生装置において、前記データ配
線の他方の終端に、基準電圧より大きな電圧を吸収する
クランプ回路を設けることを特徴とする。このとき、ク
ランプ回路はダイオードを含み、アノードをデータ配線
の他方の終端に接続し、カソードを基準電位に接続する
といい。また、クランプ回路は、基準電位がピンチオフ
電位であるツェナダイオードを含み、アノードをデータ
配線に接続し、カソードを接地してもいい。本発明の電
子源は表面伝導型放出素子が望ましい。本発明は、以上
説明した電子発生装置と、電子の照射によって励起発光
する蛍光体を組み合わせたディスプレイをも包含する。

【００２１】さらに、本発明は電子発生装置の駆動方法
をも包含する。すなわち、本発明の電子発生装置の駆動
方法は、複数の電子源をマトリックス配線したマルチ電
子源と、外部から入力した画像信号を処理して駆動信号
を出力する駆動回路を有する電子発生装置の駆動方法に
おいて、前記配線の基準電位を越える電位を吸収するこ
とを特徴とする。マトリックス配線は、複数のデータ配
線と複数の走査配線を互いに交差させて、その交差する
位置に複数のマルチ電子源を配置する構成が主である。
また、データ配線の基準電位を越える電位をクランプ回
路で吸収するといい。このクランプ回路を、アノードを
データ線に接続しカソードを基準電位に接続したダイオ
ードで構成してもいい。また、クランプ回路を、アノー
ドをデータ線に接続しカソードを接地した基準電位がツ
ェナ電圧であるツェナダイオードで構成してもいい。さ
らに、クランプ回路を、コレクタをデータ配線に接続
し、ベースを基準電位に接続し、エミッタを駆動回路が
画像信号を処理した信号を出力する配線に接続したpnp
バイポーラトランジスタで構成してもいい。

【００２２】本発明の、別の電子発生装置の駆動方法
は、複数の電子源を複数の配線でマトリックス配線した
マルチ電子源と、外部から入力した画像信号を処理して
駆動信号を出力する駆動回路を有する電子発生装置の駆
動方法において、前記配線の基準電流を越える電流を吸
収することを特徴とする。マトリックス配線は、複数の
データ配線と複数の走査配線を互いに交差させて、その
交差する位置に複数のマルチ電子源を配置する構成が主
である。このとき、データ配線の基準電流を越える電流
をクランプ回路で吸収するといい。このクランプ回路
を、カソードをデータ配線に接続し、アノードを駆動回
路が画像信号を処理した信号を出力する配線に接続した
定電流ダイオードで構成してもいい。本発明は、以上説
明した駆動方法を、電子発生装置が出す電子で励起発光
する蛍光板を使用して、ディスプレイの駆動方法として
もいい。

【００２３】

【発明の実施の形態】図1は、本発明のディスプレイの
信号の流れを表すブロック図である。図中、10は変調信
号発生器、20はクランプ回路である。図16と同じ部品に
ついては説明を省略する。Dy1,Dy2,...,DynとDx1,Dx
2,...Dxmは、それぞれマルチ電子源50のデータ配線、走
査配線の端子である。まず、NTSC信号のような画像信号
が同期信号分離回路3に入る。同期信号分離回路3は、画
像信号から同期信号Tsyncを取り出し、タイミング発生
回路4に出力し、画像信号DATAを水平シフトレジスタ5に
出力する。水平シフトレジスタ5は、画像信号DATAを各
列に対応する画像信号IDNに分離し、ラインメモリ6に出
力する。ラインメモリ6は、水平シフトレジスタが出力
した画像信号IDNを、1水平走査時間のパルス幅をもつ画
像信号I'DNに変換し、各列同時に変調信号発生器10に出
力する。変調信号発生器10は、画像信号にγ変換、パル
ス幅信号化、パルス高信号化、定電流信号化などをおこ
なって表示パネル1のデータ配線の端子Dy1,Dy2,...,Dyn
に画像信号を出力する。クランプ回路20は、変調信号発
生回路10が出力した画像信号の最大電圧あるいは最大電
流を決定する回路である。タイミング発生回路4は、同
期信号分離回路が出力した同期信号Tsyncに基づいて、
タイミング信号Tsft,Tmry,Tscanを、それぞれ水平シフ
トレジスタ5、ラインメモリ6、垂直シフトレジスタ2に
出力する。垂直シフトレジスタ2は、タイミング信号Tsc
anを、各行の選択のタイミングに合わせて走査信号とし
て出力する回路である。このとき、非選択電位0(V)と選
択電位Vs(＜0)(V)を順時切り替えていく。表示パネル1
は、マルチ電子源と、電子の照射によって励起発光する
蛍光板を含むフェイスプレートを備えている。フェイス
プレートは高圧端子Hvとつながっている。

【００２４】本発明のディスプレイは、以上説明した構
成以外にデータ配線の信号入力側と反対側の終端部にク
ランプ回路を設けてもいい。図3は、この場合の信号の
流れを表すブロック図である。この場合、変調信号発生
器10が画像信号を、端子Dy1,Dy2,...,Dynからデータ配
線に出力する。クランプ回路20は、データ配線の画像信
号を入力した側と反対側の終端部に設ける。このような
ディスプレイも本発明である。以上説明した本発明のデ
ィスプレイからフェイスプレートを取り除き、マルチ電
子源と駆動回路だけで装置を構成すれば、本発明は電子
発生装置となる。電子発生装置は、ディスプレイへの応
用だけでなく、半導体などの電子線露光、光プリンタな
どに応用できる。本発明は、電子発生装置からマルチ電
子源を取り除いた、駆動回路をも包含する。

【００２５】本発明において、変調信号発生器10は、図
5で表わすようなブロックが入る。例えば、パルス幅変
調回路(a)、パルス高変調回路、パルス幅変調回路11とV
/I変換回路13の組み合わせ(c)、パルス高変調回路12とV
/I変換回路13の組み合わせ(d)がある。図中、(a)は定電
圧でパルス幅変調するための回路で、(b)は定電圧でパ
ルス高変調するための回路で、(c)は定電流でパルス幅
変調するための回路で、(d)は定電流でパルス高変調す
るための回路である。V/I変換回路13は、図6(a)で表す
ように主に内部にデータ配線と同じ数のV/I変換器14を
備える回路である。図6(b)と(c)は、V/I変換器14の具体
的な回路を表す。図中、15はオペアンプ、16は抵抗値R
の抵抗器、17はMOSトランジスタ、18はnpnバイポーラト
ランジスタ、19はpnpバイポーラトランジスタである。
図6(b)と(c)が表すV/I変換器は、外部から入力した電圧
パルスVinから、 Iout=Vin/R として、電流パルスIoutをデータ配線に出力する。この
場合、電圧パルスVinと電流パルスIoutのパルス幅は変
化しない。画像信号は、V/I変換器14を通ることによっ
て、データ配線のインピーダンスに関わらず、一定の電
流をデータ配線に出力することになる。このため、選択
行が、データ配線の信号入力側から離れても、輝度が同
じならば各行の電子源に同じ大きさの電流が流れる。

【００２６】クランプ回路20は、図2で表すようなダイ
オード(a)、ツェナダイオード(b)、トランジスタ(c)、
定電流ダイオード(d)などがある。図2は、図1のような
ディスプレイのクランプ回路20の例である。(a)と(b)の
クランプ回路は、定電圧駆動、定電流駆動の双方に効果
がある。一方、(c)と(d)のクランプ回路は、主に定電流
駆動に効果がある。図3のようなディスプレイの場合
は、図4のようなダイオード(a)、ツェナダイオード(b)
を用いることができる。この場合は、定電圧駆動、定電
流駆動の双方に効果がある。

【００２７】本発明は、図1と図3で表した線順時駆動だ
けでなく、ラインメモリ6をなくして点順時駆動にして
もいい。このとき、水平シフトレジスタ5を変調信号発
生器10の下段にもってきてもいい。また、図1と図3は表
示パネルの列配線をデータ配線、行配線を走査配線とす
る構造にしているが、ラインメモリ5の代わりにフレー
ムメモリを用いるなどして、行配線をデータ配線、列配
線を走査配線にしてもいい。本発明の電子源は、電界放
射型素子、MIM素子、表面伝導型放出素子などの冷陰極
素子に大きな効果があるが、そのなかでも表面伝導型放
出素子に対して大きな効果がある。そこで、本出願人が
電子源として、研究開発を進めている表面伝導型放出素
子を紹介する。

【００２８】本出願人は、表面伝導型放出素子のなかで
も、電子放出部あるいはその周辺部を微粒子膜で形成す
ると電子放出特性に優れ、しかも製造が容易であること
を見いだしている。そこで、この表面伝型放出素子の構
造と製造方法を以下に説明する。電子放出部あるいはそ
の周辺部を微粒子膜で形成する表面伝型放出素子は主に
平面型と垂直型がある。そこで、以下の説明では、平面
型と垂直型に分けて説明する。

【００２９】図7(e)と(f)は、平面型の表面伝導型放出
素子の構造を表す断面図(e)と平面図(f)である。61は基
板、62,63は素子電極、64は導電性薄膜、65は電子放出
素子、66は炭素あるいは炭素化合物薄膜である。基板6
1、石英ガラスや青板ガラスなどの各種ガラス基板や、
アルミナなどの各種セラミックス基板や、SiO₂を材料と
する絶縁層を積層した基板などである。素子電極62,63
の材料は、Ni,Cr,Au,Mo,W,Pt,TiCu,Pd,Agなどの金属
や、これらの合金や、In₂O₃-SnO₂をはじめとする金属酸
化物や、ポリシリコンなどの半導体などがある。素子電
極を作製するには、真空蒸着などの成膜技術とフォトリ
ソグラフィー、エッチングなどのパターニング技術を組
み合わせると容易である。それ以外にも印刷技術などを
用いることができる。

【００３０】通常、素子電極62と63の間隔Lは数100Å〜
数100μmであるが、表示パネルに好ましい範囲は数μm
〜数10μmである。素子電極の厚さdは、数100Å〜数10
μmがよい。導電性薄膜64は、多数の微粒子を含んだ膜
(島状の集合体になることもある)である微粒子膜を用い
る。微粒子膜を微視的に調べると、通常は、個々の微粒
子が離間した構造、微粒子が互いに隣接した構造、ある
いは微粒子が互いに重なり合った構造が観測できる。微
粒子の粒径は、数Å〜数1000Åのものがあるが、なかで
も特性のよいのは10Å〜200Åである。微粒子膜の材料
は、Pd,Pt,Ru,Ag,Au,Ti,In,Cu,Cr,Fe,Zn,Sn,Ta,W,Pbな
どの金属、PdO,SnO₂,In₂O₃,PbO,Sb₂O₃などの酸化物、Hf
B₂,ZrB₂,LaB₆,CeB₆,YB₄,GdB₄などの硼化物、TiC,ZrC,Hf
C,TaC,SiC,WCなどの炭化物、TiN,ZrN,HfNなどの窒化
物、Si,Geなどの半導体、カーボンがある。微粒子膜で
形成する導電性薄膜のシート抵抗値は10³〜10⁷(Ω/□)
がよい。なお、導電性薄膜と素子電極は、電気的に良好
に接続するため、互いに一部が重なり合う構造にする。
その重なり方は、図7(e)のように、下から基板、素子電
極、導電性薄膜の順序で積層してもいいし、下から基
板、導電性薄膜素子、素子電極の順序で積層してもい
い。電子放出部65は、導電性薄膜64の一部にできた亀裂
状の部分であり、電気的には周囲の導電性薄膜より高抵
抗である。亀裂は、導電性薄膜64に通電フォーミングを
おこなうとできる。亀裂内に、数Å〜数100Åの粒径の
微粒子を配置することがある。66は、活性化によってで
きる炭素あるいは炭素化合物からなる薄膜で、電子放出
部65およびその近傍を被覆している。薄膜66の材料は、
単結晶グラファイト、多結晶グラファイト、非晶質カー
ボンのいずれかか、その混合物である。膜厚は500Å以
下が望ましいが、300Å以下だとさらに望ましい。

【００３１】図7(a)〜(d)は、平面型の表面伝導型放出
素子の製造工程を表す図である。図7(a)は、基板61上に
素子電極62,63を形成する工程を表す。あらかじめ、基
板61を洗剤、純水、有機溶媒で十分に洗浄したあと、蒸
着などで素子電極を堆積させる。その後、フォトリソグ
ラフィー・エッチングでパターニングすると62,63のよ
うな素子電極ができる。

【００３２】図7(b)は、導電性薄膜64を形成する工程を
表す。まず、(a)の基板に有機金属溶液を塗布して乾燥
し、加熱焼成処理して微粒子を成膜し、フォトリソグラ
フィー・エッチングでパターニングする。ここで、有機
金属溶液とは、導電性薄膜に用いる微粒子の材料を主要
元素とする有機金属化合物の溶液である。有機金属溶液
の塗布方法には、ディッピング法、スピンナー法、スプ
レー法がある。また塗布以外に真空蒸着法やスパッタ
法、化学的気相堆積法などがある。

【００３３】図7(c)は、通電フォーミング工程を表す。
68はフォーミング用電源、69は電流計である。通電フォ
ーミング工程は、微粒子膜で作った導電性薄膜64に通電
をおこなって、その一部を破壊、変形、変質させて電子
放出部65を形成する工程である。微粒子膜を主成分にす
る導電性薄膜64をフォーミングするには、真空雰囲気下
で、導電性薄膜64にパルス状の電圧を印加するのが好ま
しい。図8(a)は、フォーミング用電源68が出力する電圧
波形の一例である。この例では、パルス幅T1の三角波パ
ルスをパルス間隔T2で連続的に印加する。その際、三角
波パルスの波高値Vpfを、順次昇圧する。通電フォーミ
ングで電子放出部ができると、素子電極62,63間の電気
抵抗が大幅に増加する。そこで、モニターパルスPmは、
電流計69を使って電子放出部65を流れる電流を測定し、
電子放出部の抵抗値をモニターする。モニターパルスPm
は、三角波パルスの間に挿入する。電子放出部の抵抗値
が所定の値になったら、通電フォーミングを終了する。

【００３４】図7(d)は、通電活性化の工程を表す。77は
電子放出部65が放出する放出電流Ieを補足するアノード
電極、78は直流高電圧電源、79は電流計、70は活性化用
電源である。通電活性化工程は、電子放出部65に通電を
おこなって炭素もしくは炭素化合物を堆積させる工程で
ある。通電活性化で、電子放出効率を100倍以上にする
ことができる。通電活性化のとき、アノード電極77で放
出電流Ieを捕捉し、電流計79でモニタしながら、活性化
用電源70により電子放出部65に通電をおこなう。図8(b)
は、活性化用電源70が出力する電圧波形の一例を表し、
図8(c)は、電流計79が測定する放出電流Ieの例である。
活性化用電源70が(a)のような矩形波を出力すると、(b)
のように放出電流Ieが時間の経過とともに増加するが、
やがて飽和して増加しなくなる。このように、放出電流
Ieがほぼ飽和した時点で活性化用電源70からの電圧印加
を停止し、通電活性化処理を終了する。そして、断面図
(図7(e))、平面図(図7(f))のような平面型の表面伝導型
放出素子が完成する。

【００３５】以上説明したなかで、表示パネル用の平面
型の表面伝導型放出素子は、基板61を青板ガラス、素子
電極62,63をNi薄膜、素子電極の厚さdを1000Å、電極間
隔Lを2μmとしている。以下に、表示パネル用の表面伝
導型放出素子の具体的な作製方法を紹介する。

【００３６】図7(b)の導電性薄膜を形成する工程で、Pd
を主要元素とする有機金属溶液をディッピング法で塗布
する。図7(c)の通電フォーミング工程は、10^-5Torr程度
の真空雰囲気でおこなう。図8(a)のような三角波パルス
を印加するときT1=1(ms),T2=10(ms),Vpm=0.1(V)にす
る。Vpfは１パルスごとに0.1(V)ずつ昇圧する。そし
て、素子電極62と63の間の電気抵抗が1×10⁶(Ω)になっ
た段階、つまり、モニタパルスPmを印加したとき、電流
計69が1×10^-7(A)を計測したら、通電フォーミングを終
了する。図7(d)の通電活性化工程は、10^-5〜10^-4(Torr)
の雰囲気で行う。図8(b)のパルスでは、Vac=14(V)、T3=
1(ms)、T4=10(ms)とする。そして、放出電流Ieがほぼ飽
和したところで、通電活性化を終了し表示パネル用の表
面伝導型放出素子の完成となる。

【００３７】図15は、以上の方法で作製した平面型の表
面伝導型放出素子のVf-IfあるいはVf-Ie特性を表すグラ
フである。ここで、放出電流Ieは素子電流Ifに比べて著
しく小さいので、右側を素子電流If、左側を放出電流Ie
にしている。このグラフなどからいえるこの表面伝導型
放出素子の特徴を以下に列挙する。 (1)あるしきい値電圧Vth以上の電圧を素子に印加すると
急激に放出電流が増加する。しきい値電圧Vth未満の電
圧では、放出電流Ieはほとんど検出できない。つまり、
放出電流Ieに関して、明確なしきい値電圧Vthを持った
非線形素子である。 (2)放出電流Ieは素子に印加する電圧Vfに依存して変化
するため、電圧Vfで放出電流Ieを制御できる。 (3)素子に印加する電圧Vfに対して、電子放出部が電子
を放出する応答速度が速い。このため、電圧Vfを印加す
る時間の長さによって素子が放出する電子量を制御でき
る。

【００３８】図9(f)は、垂直型の表面伝導型放出素子の
断面図である。図中71は基板、72,73は素子電極、76は
段差形成材料、74は導電性薄膜、75は電子放出部、66は
薄膜である。垂直型と平面型の違いは、垂直型には、素
子電極の一方72を段差形成部材76に設け、導電性薄膜74
に段差形成部材76の側壁を被覆させる点である。基板7
1、素子電極72,73、導電性薄膜74は、平面型の表面伝導
型放出素子と同様の材料を用いることができる。段差形
成部材76には、たとえばSiO₂のような電気的に絶縁性の
材料をもちいる。

【００３９】図9(a)〜(e)は、平面型の表面伝導型放出
素子の製造工程を表す図である。(a)は一方の素子電極7
3を形成する工程を表す。素子電極の形成は、図7(a)で
説明した方法と同様である。(b)は、段差形成部材を形
成する工程を表す。(a)の基板にSiO₂などの絶縁層をス
パッタ法、真空蒸着法、印刷法などで積層する。(c)
は、絶縁層上に他方の素子電極72を形成する工程を表
す。この工程は、(a)と同様である。(d)は、絶縁層の一
部を除去する工程を表す。エッチング法を用いて、絶縁
層の一部を除去し、素子電極73を露出させる。(e)は、
導電性薄膜74を絶縁層の側壁に形成する工程を表す。図
7(b)で説明したのと同様の塗布などで微粒子膜を成膜す
る。そして、図7(c)で説明したのと同様の通電フォーミ
ングをおこない、電子放出部を形成する。その後、図7
(d)で説明したのと同様の通電活性化をおこない、電子
放出部近傍に炭素あるいは炭素化合物を堆積させる。す
ると、(f)が表すような垂直型の表面伝導型放出素子が
完成する。

【００４０】

【実施例】

(実施例1)本例は、定電圧でパルス幅変調をおこない、
データ配線の信号入力側にダイオードからなるクランプ
回路を設ける例である。本例のクランプ回路20は、図2
(a)のダイオード21である。ダイオード21のアノードを
データ配線に接続し、カソードをVmの固定電位に接続す
る。本例の変調信号発生回路10は、図5(a)のパルス幅変
調回路11を使用する。全体のブロックは、図1が表す。V
mはデータ配線が越えてはならない電位なので、Vmをパ
ルス幅信号の電位Vdより少し大きい値にしておく。具体
的には、Ｖｄ＝７．５（Ｖ）のとき、Ｖｍ＝６．５
（Ｖ）である。このようにダイオード21を接続する。デ
ータ配線の電位がVmを越えないとき、ダイオード21に電
流は流れない。しかし、データ配線の電位がVmを越える
と、データ配線からダイオード21を通して固定電位Vmに
電流が流れ、データ配線の電位がVmに落ちつく。図18
(b)の点線は、本例のデータ配線の信号波形を表す。点
線はダイオード21があるときの信号波形、実線はダイオ
ード21がないときの信号波形である。この波形からダイ
オード21によって、データ配線のVm以上の電位であるピ
ークAやBががなくなることがわかる。このため、画像表
示のいかなるときも各電子源に{Vm−Vs(走査配線の電
位)}以上の電圧がかからない。よって、各電子源を高電
圧から守ることができ、さらに所望の信号に近い信号を
各電子源に与えることができる。また、Ｖｍが独立にコ
ントロールできることから表示パネルの個々の特性にあ
わせたＶｍを個々に設定できる利点も持ち合わせる。

【００４１】(実施例２）本例は、定電流でパルス幅変
調をおこない、データ配線の信号入力側にダイオードか
らなるクランプ回路を設ける例である。ダイオードの接
続は実施例１（図2(a))と同じである。本例の変調信号
発生回路10は、図5(c)の構成のパルス幅変調回路11とV/
I変換回路13を使用する。全体のブロックは、図1が表
す。V/I変換回路13が定電流を出力してデータ配線の電
位がVmを越えても、ダイオード21がデータ配線の電流
を、電位がVmになるまで逃がすので図5のような電圧波
形になる。このため、画像表示のいかなるときも各電子
源に{Vm−Vs(走査配線の電位)}以上の電圧がかからな
い。よって、各電子源を高電圧から守ることができ、さ
らに所望の信号に近い信号を各電子源に与えることがで
きる。また、Ｖｍが独立にコントロールできることから
表示パネルの個々の特性にあわせたＶｍを個々に設定で
きる利点も持ち合わせる。

【００４２】(実施例3)本例は、定電圧でパルス幅変調
をおこない、データ配線の信号入力側にツェナダイオー
ドからなるクランプ回路を設ける例である。図2(b)は、
本例のツェナ電圧がVmのツェナダイオード22を表す。ダ
イオード2ｚ2のアノードをデータ配線に接続し、カソー
ドを0(V)の接地電位に接続する。本例の変調信号発生回
路10は、図5(a)の構成のパルス幅変調回路11を使用す
る。全体のブロックは、図1が表す。Vmはデータ配線が
越えてはならない電位なので、Vmをパルス幅信号の定電
圧Vfより少し大きい値にしておく。このようにダイオー
ド22を接続することで、データ配線の電位がVmを越えな
いとき、ダイオード21に電流は流れない。しかし、デー
タ配線の電位がVmを越えると、データ配線からダイオー
ド22を通して固定電位Vmに電流が流れ、データ配線の電
位がVmに落ちつく。本例によれば、実施例１、２と同様
に、画像表示のいかなるときも各電子源に{Vm−Vs(走査
配線の電位)}以上の電圧がかからない。よって、各電子
源を高電圧から守ることができ、さらに所望の信号に近
い信号を各電子源に与えることができる。

【００４３】(実施例4)本例は、定電流でパルス幅変調
をおこない、データ配線の信号入力側にpnpバイポーラ
トランジスタからなるクランプ回路を設ける例である。
図2(c)は、本例のpnpバイポーラトランジスタ23を表
す。トランジスタ23のエミッタを変調信号発生器10の出
力配線に接続し、ベースをVmの固定電位に接続し、コレ
クタをデータ配線に接続する。本例の変調信号発生回路
10は、図5(c)の構成のパルス幅変調回路11とV/I変換回
路13を使用する。全体のブロックは、図1が表す。Vmは
データ配線が越えてはならない電位である。このように
トランジスタ23を接続することで、データ配線の電位が
Vmを越えると、コレクタからベースに電流が流れデータ
配線の電位がVmに落ちつく。一方、データ配線の電位が
Vmを越えないとき、エミッタ・コレクタ間に電流が流れ
る。これは、エミッタ−ベース間のＰＮ結合には順方向
電圧を、ベース−コレクタ間には逆方向電圧をかけるか
らである。このとき、エミッタ−ベース間には電流が流
れる。ベース−コレクタ間には電流が流れない。ここ
で、ベース−エミッタ間に電流源を加えると今までベー
スからエミッタに流れ込んでいた電子の一部はベースが
大変薄くできているためにベースを越えて、コレクタか
ら流れ込むようになる。そして、Ｉｅ、Ｉｂ、Ｉｃの間
には以下の関係が成り立つ。Ｉｅ＝Ｉｂ＋Ｉｃさらに、Ｉｅの大部分はＩｃでＩｂはほんのわずかしか
流れない。ベース接地回路では、このように電流増幅率
が１未満の大きさで電流利得はなく、定電流のバッファ
として使用する。また、このような接続をすると電流出
力の電源を直接的に接続しない形、すなわちベース−コ
レクタ間につながれた電源から駆動電流を供給するため
に定電流駆動回路へ駆動出力につながれた素子から発生
するリンギングや反射波の影響を防ぐことが可能とな
る。また、ベース接地による定電流駆動回路と素子との
分離回路は、トランジスタのベース−コレクタ間にある
ダイオードによって、ベースに接続された電圧を基準電
圧としたダイオードクランプを形成し、素子や配線から
発生するリンギングや反射波を基準電圧以上の電圧を定
電流源ではなく、ベース接地による分離された電源に落
とすことが可能となる。この回路は、定電流駆動に特有
なものであり、電圧駆動には応用できない。この理由
は、このベース接地回路が電圧利得を持つために、定電
圧駆動をすることができなくなるからである。よって、
この回路を使用することによって、図18(b)のような駆
動電圧波形になる。このため、画像表示のとき、いかな
るときも各電子源に{Vm-(走査配線の電圧)}以上の電圧
がかからない。よって、各電子源を高電圧から守ること
ができ、さらに所望の信号に近い信号を各電子源に与え
ることができる。さらにこの構成であると、同じＩＣの
中に同様のプロセスを用いて本実施例を実現することが
可能で、安価に構成、実装の面積を取らないなどの利点
も持つ。

【００４４】(実施例5)本例は、定電流でパルス高変調
をおこない、データ配線の信号入力側に定電流ダイオー
ドからなるクランプ回路を設ける例である。図2(d)は、
本例のピンチオフ電圧がIpの定電流ダイオード24を表
す。ダイオード24のアノードを変調信号発生器10の出力
配線に接続し、カソードをデータ配線に接続する。Ipは
データ配線に流れる最大の電流である。本例の変調信号
発生回路10は、図5(d)の構成のパルス高変調回路12とV/
I変換回路13を使用する。全体のブロックは、図1が表
す。このような接続することで、データ配線の電流がIp
を越えなければ、ダイオード24は、V/I変換回路が出力
する電流をデータ配線に出力する。しかし、V/I変換回
路が出力する電流がIpを越えるようになると、V/I変換
回路が出力する電流をIpに制限する。このため、画像表
示のとき、いかなるときも各電子源にIp以上の電流が流
れることがない。よって、各電子源を大電流から守るこ
とができ、さらに所望の信号に近い信号を各電子源に与
えることができる。また、素子がいかなる理由からで破
壊、ショートに到った時に定電流クランプにより、駆動
回路の素子を破壊せずに済む利点も持つ。

【００４５】(実施例6)本例は、定電圧でパルス高変調
をおこない、データ配線の信号入力側と反対側の終端側
にダイオードからなるクランプ回路を設ける例である。
本例のクランプ回路20は、図4(a)のダイオード21であ
る。ダイオード21のアノードをデータ配線に接続し、カ
ソードをVmの固定電位に接続する。本例の変調信号発生
回路10は、図5(b)のパルス高変調回路11を使用する。全
体のブロックは、図3が表す。原理的には、実施例1と同
じなので、データ配線の電位がVmを越えることはない。

【００４６】(実施例7)本例は、定電圧でパルス高変調
をおこない、データ配線の信号入力側と反対側の終端側
にツェナダイオードからなるクランプ回路を設ける例で
ある。図4(b)は、本例のツェナ電圧がVmのツェナダイオ
ード22を表す。ダイオード2２のアノードをデータ配線
に接続し、カソードを0(V)の接地電位に接続する。本例
の変調信号発生回路10は、図5(b)の構成のパルス高変調
回路11を使用する。全体のブロックは、図3が表す。原
理的には、実施例3と同じなので、データ配線の電位がV
mを越えることはない。

【００４７】

【発明の効果】以上、本発明によればマルチ電子源で発
生する信号パルスのリンギングを軽減し、所望の画像表
示ができる。マルチ電子源の素子が壊れるごどの大きな
電圧や電流が、マルチ電子源内に入らないのでマルチ電
子源を長時間にわたって安定に駆動できる。

【図面の簡単な説明】

【図１】本発明の駆動回路のブロック図

【図２】本発明のクランプ回路を表す図

【図３】本発明の駆動回路のブロック図

【図４】本発明のクランプ回路を表す図

【図５】変調信号発生器を表す図

【図６】V/I変換回路を表す図

【図７】本発明者らの表面伝導型放出素子とその作製行
程を表す図

【図８】フォーミング電圧、活性化電圧を表すタイムチ
ャート

【図９】垂直型の表面伝導型放出素子とその作製行程を
表す図

【図１０】M.Hartwell et al.の表面伝導型放出素子の
平面図

【図１１】表示パネルの斜視図

【図１２】蛍光膜の詳細図

【図１３】表面伝導型放出素子のマルチ電子源の詳細図

【図１４】単純マトリックス配線と電圧降下を表す図

【図１５】表面伝導型放出素子のV-I特性を表すグラフ

【図１６】従来の駆動回路のブロック図

【図１７】従来の駆動回路を使ったときの列配線1に関
するタイムチャート

【図１８】リンギングを説明する図

【図１９】電流駆動でのリンギングを説明する図

【符号の説明】

１表示パネル２垂直走査回路３同期信号分離回路４タイミング発生回路５水平シフトレジスタ６ラインメモリ１０変調信号発生器１１パルス幅変調回路１２パルス高変調回路１３Ｖ／Ｉ変換回路１４Ｖ／Ｉ変換器１５オペアンプ１６抵抗器１７ＭＯＳトランジスタ１８ｎｐｎパイポーラトランジスタ１９ｐｎｐバイポーラトランジスタ２０クランプ回路２１ダイオード２２ツェナダイオード２３ｐｎｐバイポーラトランジスタ２４定電流ダイオード３１，５１，６１，７１基板３４，６４，７４導電性薄膜３５，６５，７５電子放出部４２冷陰極素子４３，４４配線抵抗４７絶縁層５３行配線５４列配線５５リアプレート５６側壁５７フェースプレート５８蛍光膜５９メタルバック６２，６３，７２，７３素子電極６６薄膜６７黒色導電材６８，７０，７８電源６９，７９電流計７６段差形成材料７７アノード電極

Claims

【特許請求の範囲】

【請求項１】複数の電子源をマトリックス配線したマ
ルチ電子源に、信号処理部で処理した信号を出力する駆
動回路において、前記信号処理部と前記配線の間に基準電圧より大きな電
圧を吸収するクランプ回路を設けることを特徴とする駆
動回路。
【請求項２】互いに交差する複数のデータ配線と複数
の走査配線で前記マトリックス配線を構成し、前記クラ
ンプ回路を前記データ配線に接続する請求項1に記載の
駆動回路。
【請求項３】前記クランプ回路はダイオードを含み、
前記ダイオードのアノードを前記データ配線に接続し、
前記ダイオードのカソードを基準電位に接続する請求項
2に記載の駆動回路。
【請求項４】前記クランプ回路は、ツェナ電圧が基準
電位と接地電位の差であるツェナダイオードを含み、前
記ダイオードのアノードを前記データ配線に接続し、前
記ダイオードのカソードを接地する請求項2に記載の駆
動回路。
【請求項５】前記クランプ回路はpnpバイポーラトラ
ンジスタを含み、前記トランジスタのコレクタを前記デ
ータ配線に接続し、前記トランジスタのベースを基準電
位に接続し、前記トランジスタのエミッタを前記信号処
理部のデータ出力配線に接続する請求項2に記載の駆動
回路。
【請求項６】複数の電子源をマトリックス配線したマ
ルチ電子源に、信号処理部で処理した信号を出力する駆
動回路において、前記信号処理部と前記配線の間に基準電流より大きな電
流を吸収するクランプ回路を設けることを特徴とする駆
動回路。
【請求項７】互いに交差する複数のデータ配線と複数
の走査配線で前記マトリックス配線を構成し、前記クラ
ンプ回路を前記データ配線に接続する請求項6に記載の
駆動回路。
【請求項８】前記クランプ回路は、基準電流がピンチ
オフ電流である定電流ダイオードを含み、前記ダイオー
ドのカソードを前記データ配線に接続し、前記ダイオー
ドのアノードを前記信号処理部のデータ出力配線に接続
する請求項7に記載の駆動回路。
【請求項９】前記信号処理部は、V/I変換回路を含む
請求項1〜8に記載の駆動回路。
【請求項１０】複数の電子源をマトリックス配線した
マルチ電子源と、請求項1〜9に記載の駆動回路とからな
ることを特徴とする電子発生装置。
【請求項１１】複数の電子源を、複数のデータ配線と
複数の走査配線でマトリックス配線したマルチ電子源
と、入力した画像信号を処理した駆動信号を前記データ
配線の一方の終端に出力する駆動回路を有する電子発生
装置において、前記データ配線の他方の終端に、基準電圧より大きな電
圧を吸収するクランプ回路を設けることを特徴とする電
子発生装置。
【請求項１２】前記クランプ回路はダイオードを含
み、前記ダイオードのアノードを前記データ配線の他方
の終端に接続し、前記ダイオードのカソードを基準電位
に接続する請求項11に記載の電子発生装置。
【請求項１３】前記クランプ回路は、ツェナ電圧が基
準電位と接地電位の差であるツェナダイオードを含み、
前記ダイオードのアノードを前記データ配線に接続し、
前記ダイオードのカソードを接地する請求項12に記載の
電子発生装置。
【請求項１４】前記電子源は表面伝導型放出素子であ
る請求項10〜13に記載の電子発生装置。
【請求項１５】電子の照射によって励起発光する蛍光
体と、請求項10〜14に記載の電子発生装置を有すること
を特徴とするディスプレイ。
【請求項１６】複数の電子源をマトリックス配線した
マルチ電子源と、外部から入力した画像信号を処理して
駆動信号を出力する駆動回路を有する電子発生装置の駆
動方法において、前記配線の基準電位を越える電位を吸収することを特徴
とする電子発生装置の駆動方法。
【請求項１７】互いに交差する複数のデータ配線と複
数の走査配線で前記マトリックス配線を構成する請求項
16に記載の電子発生装置の駆動方法。
【請求項１８】前記データ配線の基準電位を越える電
位をクランプ回路で吸収する請求項17に記載の電子発生
装置の駆動方法。
【請求項１９】前記データ配線の基準電位と接地電位
の差を越える電圧をダイオードで吸収する請求項17また
は18に記載の電子発生装置の駆動方法。
【請求項２０】前記ダイオードのアノードを前記デー
タ配線に接続し、前記ダイオードのカソードを基準電位
に接続する請求項19に記載の電子発生装置の駆動方法。
【請求項２１】前記データ配線の基準電位と接地電位
の差を越える電圧を、ツェナ電圧が前記基準電位と接地
電圧の差であるツェナダイオードで吸収する請求項17に
記載の電子発生装置の駆動方法。
【請求項２２】前記ダイオードのアノードを前記デー
タ配線に接続し、前記ダイオードのカソードを接地する
請求項19に記載の電子発生装置の駆動方法。
【請求項２３】前記データ配線の基準電位と接地電位
の差を越える電圧を、コレクタを前記データ配線に接続
し、ベースを基準電位に接続し、エミッタを前記駆動回
路が画像信号を処理した信号を出力する配線に接続した
pnpバイポーラトランジスタで吸収する請求項17または1
8に記載の電子発生装置の駆動方法。
【請求項２４】複数の電子源を複数の配線でマトリッ
クス配線したマルチ電子源と、外部から入力した画像信
号を処理して駆動信号を出力する駆動回路を有する電子
発生装置の駆動方法において、前記配線の基準電流を越える電流を吸収することを特徴
とする電子発生装置の駆動方法。
【請求項２５】互いに交差する複数のデータ配線と複
数の走査配線で前記マトリックス配線を構成する請求項
24に記載の電子発生装置の駆動方法。
【請求項２６】前記データ配線の基準電流を越える電
流をクランプ回路で吸収する請求項25に記載の電子発生
装置の駆動方法。
【請求項２７】前記データ配線の基準電流を越える電
流を定電流ダイオードで吸収する請求項25または26に記
載の電子発生装置の駆動方法。
【請求項２８】前記ダイオードのカソードを前記デー
タ配線に接続し、前記ダイオードのアノードを前記駆動
回路が画像信号を処理した信号を出力する配線に接続す
る請求項27に記載の電子発生装置の駆動方法。
【請求項２９】電子発生装置が出す電子で励起発光す
る蛍光板を使用して、請求項16〜28の電子発生装置の駆
動方法を使用することを特徴とするディスプレイの駆動
方法。