JPH0918094A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPH0918094A JPH0918094A JP16044095A JP16044095A JPH0918094A JP H0918094 A JPH0918094 A JP H0918094A JP 16044095 A JP16044095 A JP 16044095A JP 16044095 A JP16044095 A JP 16044095A JP H0918094 A JPH0918094 A JP H0918094A
- Authority
- JP
- Japan
- Prior art keywords
- wiring conductor
- wiring
- wiring board
- conductor
- insulating board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structure Of Printed Boards (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】配線導体の断面角部の応力集中を緩和低減し、
配線導体と絶縁基体との間に熱膨張差に起因する熱応力
が発生しても、配線基板内部に残留せず、外力や熱衝撃
力が印加されても絶縁基体にクラックが発生せず、配線
導体に断線等を生じるのを有効に防止することができ、
同時に低抵抗値の配線導体を絶縁基体に強固に取着させ
ておくことが可能となり、配線導体を伝わる電気信号の
電圧降下を小さなものと成すことができる。 【構成】絶縁基体中に厚さが５０μｍ以上の配線導体の
上下面に、配線導体より広いメタライズ層を設け、その
メタライズ層の厚さを５μｍ以上５０μｍ未満、及びそ
の広さが配線導体の各端部よりそれぞれ５０μｍ以上大
きく被覆する。
配線導体と絶縁基体との間に熱膨張差に起因する熱応力
が発生しても、配線基板内部に残留せず、外力や熱衝撃
力が印加されても絶縁基体にクラックが発生せず、配線
導体に断線等を生じるのを有効に防止することができ、
同時に低抵抗値の配線導体を絶縁基体に強固に取着させ
ておくことが可能となり、配線導体を伝わる電気信号の
電圧降下を小さなものと成すことができる。 【構成】絶縁基体中に厚さが５０μｍ以上の配線導体の
上下面に、配線導体より広いメタライズ層を設け、その
メタライズ層の厚さを５μｍ以上５０μｍ未満、及びそ
の広さが配線導体の各端部よりそれぞれ５０μｍ以上大
きく被覆する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子が収容搭載
される半導体素子収納用パッケージや、半導体素子の他
にコンデンサや抵抗体等の各種電子部品が搭載される混
成集積回路装置等に用いられる配線導体の導通抵抗が低
抵抗である配線基板に関するものである。
される半導体素子収納用パッケージや、半導体素子の他
にコンデンサや抵抗体等の各種電子部品が搭載される混
成集積回路装置等に用いられる配線導体の導通抵抗が低
抵抗である配線基板に関するものである。
【０００２】
【従来の技術】従来、半導体素子収納用パッケージや混
成集積回路装置等に用いられる配線基板は、一般にアル
ミナ質焼結体等の電気絶縁性のセラミック焼結体から成
る絶縁基体を用い、その上面の略中央部に設けた凹部周
辺から下面に、あるいはその内部及び表面に、タングス
テン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等
の高融点金属から成る複数の配線導体を配設するととも
に、各配線導体を絶縁基体内に設けた前記同様の高融点
金属から成るスルーホール導体で接続した構造を成して
いる。
成集積回路装置等に用いられる配線基板は、一般にアル
ミナ質焼結体等の電気絶縁性のセラミック焼結体から成
る絶縁基体を用い、その上面の略中央部に設けた凹部周
辺から下面に、あるいはその内部及び表面に、タングス
テン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等
の高融点金属から成る複数の配線導体を配設するととも
に、各配線導体を絶縁基体内に設けた前記同様の高融点
金属から成るスルーホール導体で接続した構造を成して
いる。
【０００３】そして、前述のように構成された配線基板
は、例えば半導体素子収納用パッケージでは、その絶縁
基体の凹部底面に半導体素子をガラスあるいは樹脂、ロ
ウ材等の接着剤を介して接着固定するとともに、半導体
素子の各電極を凹部周辺に位置する配線導体にボンディ
ングワイヤを介して電気的に接続され、金属やセラミッ
クス等から成る蓋体を前記凹部を塞ぐように前記接着剤
と同様の封止材を介して接合し、絶縁基体の凹部内に半
導体素子を気密に収容することにより最終製品としての
半導体装置となる。
は、例えば半導体素子収納用パッケージでは、その絶縁
基体の凹部底面に半導体素子をガラスあるいは樹脂、ロ
ウ材等の接着剤を介して接着固定するとともに、半導体
素子の各電極を凹部周辺に位置する配線導体にボンディ
ングワイヤを介して電気的に接続され、金属やセラミッ
クス等から成る蓋体を前記凹部を塞ぐように前記接着剤
と同様の封止材を介して接合し、絶縁基体の凹部内に半
導体素子を気密に収容することにより最終製品としての
半導体装置となる。
【０００４】尚、前記配線基板は、絶縁基体に設けた配
線導体の一部に鉄−ニッケル−コバルト（Ｆｅ−Ｎｉ−
Ｃｏ）合金や、鉄−ニッケル（Ｆｅ−Ｎｉ）合金等から
成る外部リード端子が銀ロウ等のロウ材を介して取着さ
れており、外部リード端子を外部電気回路に接続させる
ことによって半導体素子の各電極は配線導体、ボンディ
ングワイヤ及び外部リード端子を介して外部電気回路に
電気的に接続されている。
線導体の一部に鉄−ニッケル−コバルト（Ｆｅ−Ｎｉ−
Ｃｏ）合金や、鉄−ニッケル（Ｆｅ−Ｎｉ）合金等から
成る外部リード端子が銀ロウ等のロウ材を介して取着さ
れており、外部リード端子を外部電気回路に接続させる
ことによって半導体素子の各電極は配線導体、ボンディ
ングワイヤ及び外部リード端子を介して外部電気回路に
電気的に接続されている。
【０００５】しかしながら、前記従来の配線基板は、配
線導体及びスルーホール導体を形成するＷやＭｏの電気
抵抗値が４〜８×１０-6Ω・ｃｍと極めて高いため、配
線間の電気抵抗値が小さいことが要求されるような配線
基板には適用できず、昨今の各種制御機器や情報通信機
器等をはじめとする用途では、配線導体のより低抵抗化
が望まれていた。
線導体及びスルーホール導体を形成するＷやＭｏの電気
抵抗値が４〜８×１０-6Ω・ｃｍと極めて高いため、配
線間の電気抵抗値が小さいことが要求されるような配線
基板には適用できず、昨今の各種制御機器や情報通信機
器等をはじめとする用途では、配線導体のより低抵抗化
が望まれていた。
【０００６】そこで、前述のような配線基板における配
線導体の抵抗値を低減するために、配線基板を構成する
絶縁基体中に配線用空間部を形成し、該配線用空間部に
配線導体を充填したものが提案されている（特開昭６３
−１９４号公報参照）。
線導体の抵抗値を低減するために、配線基板を構成する
絶縁基体中に配線用空間部を形成し、該配線用空間部に
配線導体を充填したものが提案されている（特開昭６３
−１９４号公報参照）。
【０００７】
【発明が解決しようとする課題】しかしながら、前記配
線基板では、絶縁基体を構成するセラミック焼結体、例
えばアルミナ質焼結体では、その熱膨張係数は６．０〜
８．０×１０-6／℃、配線導体を形成するＷやＭｏ等の
高融点金属の熱膨張係数が４．５〜５．５×１０-6／℃
と、両者は大きく相違することから、ＷやＭｏ等の高融
点金属粉末から成る金属ペーストを所定パターンに印刷
塗布したセラミックグリーンシートを焼成して配線基板
とする際、絶縁基体と配線導体との間に両者の熱膨張係
数の相違に起因する熱応力が発生するとともに、該応力
が配線基板内に残留し、特に配線導体端部近傍のセラミ
ックスに応力が集中してしまい、係る配線基板に外力や
熱衝撃力が印加されると、前記残留応力と相まって極め
て大きな応力となり、その結果、前記絶縁基体にクラッ
クを発生させて配線導体を断線したり、該配線導体を絶
縁基体より剥離させたりするという課題があった。
線基板では、絶縁基体を構成するセラミック焼結体、例
えばアルミナ質焼結体では、その熱膨張係数は６．０〜
８．０×１０-6／℃、配線導体を形成するＷやＭｏ等の
高融点金属の熱膨張係数が４．５〜５．５×１０-6／℃
と、両者は大きく相違することから、ＷやＭｏ等の高融
点金属粉末から成る金属ペーストを所定パターンに印刷
塗布したセラミックグリーンシートを焼成して配線基板
とする際、絶縁基体と配線導体との間に両者の熱膨張係
数の相違に起因する熱応力が発生するとともに、該応力
が配線基板内に残留し、特に配線導体端部近傍のセラミ
ックスに応力が集中してしまい、係る配線基板に外力や
熱衝撃力が印加されると、前記残留応力と相まって極め
て大きな応力となり、その結果、前記絶縁基体にクラッ
クを発生させて配線導体を断線したり、該配線導体を絶
縁基体より剥離させたりするという課題があった。
【０００８】
【発明の目的】本発明は前記課題に鑑み成されたもの
で、その目的は配線導体の剥離や配線導体の断線等を招
く絶縁基体のクラック発生を有効に防止し、配線導体の
低抵抗化を可能とした配線基板を提供することにある。
で、その目的は配線導体の剥離や配線導体の断線等を招
く絶縁基体のクラック発生を有効に防止し、配線導体の
低抵抗化を可能とした配線基板を提供することにある。
【０００９】
【課題を解決するための手段】本発明の配線基板は、セ
ラミック焼結体から成る絶縁基体にその厚さが５０μｍ
以上である配線導体を一体的に形成して成る配線基板で
あって、該配線導体の上下面に５μｍ以上５０μｍ未満
の厚さを有するメタライズ層を、配線導体の各端部より
それぞれ５０μｍ以上幅を広くして被覆したものである
ことを特徴とするものであり、特に前記配線導体のヤン
グ率等の剛性が、メタライズ層の剛性以上であることが
より望ましいものである。
ラミック焼結体から成る絶縁基体にその厚さが５０μｍ
以上である配線導体を一体的に形成して成る配線基板で
あって、該配線導体の上下面に５μｍ以上５０μｍ未満
の厚さを有するメタライズ層を、配線導体の各端部より
それぞれ５０μｍ以上幅を広くして被覆したものである
ことを特徴とするものであり、特に前記配線導体のヤン
グ率等の剛性が、メタライズ層の剛性以上であることが
より望ましいものである。
【００１０】本発明の配線基板において、前記メタライ
ズ層の厚さが５μｍ未満の場合には、メタライズ層の厚
さが薄過ぎるため、絶縁基体と配線導体との間に両者の
熱膨張係数の相違に起因して発生する熱応力が配線基板
内に残留してしまい、特に配線導体端部近傍のセラミッ
クスに該残留応力が集中し、効果的に応力緩和ができ
ず、クラック発生を完全に阻止できない。
ズ層の厚さが５μｍ未満の場合には、メタライズ層の厚
さが薄過ぎるため、絶縁基体と配線導体との間に両者の
熱膨張係数の相違に起因して発生する熱応力が配線基板
内に残留してしまい、特に配線導体端部近傍のセラミッ
クスに該残留応力が集中し、効果的に応力緩和ができ
ず、クラック発生を完全に阻止できない。
【００１１】逆に、前記メタライズ層の厚さが５０μｍ
以上になると、被覆したメタライズ層自体による熱応力
が大となり、配線基板に外力や熱衝撃力が印加されると
容易にクラックが発生して配線基板に断線等を招く恐れ
がある。
以上になると、被覆したメタライズ層自体による熱応力
が大となり、配線基板に外力や熱衝撃力が印加されると
容易にクラックが発生して配線基板に断線等を招く恐れ
がある。
【００１２】従って、前記メタライズ層の厚さは５μｍ
以上５０μｍ未満に特定され、更にデラミネーションの
恐れが全くないという点からは、１５〜３５μｍがより
望ましい。
以上５０μｍ未満に特定され、更にデラミネーションの
恐れが全くないという点からは、１５〜３５μｍがより
望ましい。
【００１３】また、配線導体の上下面に被覆するメタラ
イズ層の大きさが、配線導体の各端部よりいずれか５０
μｍ以上幅広く被覆されない部分がある場合には、係る
配線導体の該当断面角部の応力集中場とメタライズ層端
部の応力集中場が近くなって、両者の熱膨張差に起因す
る熱応力を分散できず、該当部分での応力集中緩和の効
果が小さくなり、前記端部での熱応力に伴うクラック発
生を完全に防止することが困難となる。
イズ層の大きさが、配線導体の各端部よりいずれか５０
μｍ以上幅広く被覆されない部分がある場合には、係る
配線導体の該当断面角部の応力集中場とメタライズ層端
部の応力集中場が近くなって、両者の熱膨張差に起因す
る熱応力を分散できず、該当部分での応力集中緩和の効
果が小さくなり、前記端部での熱応力に伴うクラック発
生を完全に防止することが困難となる。
【００１４】そこで、メタライズ層の大きさは、配線導
体の各端部より５０μｍ以上幅広く被覆するが、近年の
密な配線を形成するという点からは、最大５００μｍが
限度となり、とりわけ製造上の配線形成精度や積層時の
精度の点からは１５０〜３５０μｍの範囲が好適とな
る。
体の各端部より５０μｍ以上幅広く被覆するが、近年の
密な配線を形成するという点からは、最大５００μｍが
限度となり、とりわけ製造上の配線形成精度や積層時の
精度の点からは１５０〜３５０μｍの範囲が好適とな
る。
【００１５】従って、前記メタライズ層は、その厚さが
５μｍ以上５０μｍ未満であり、かつその被覆寸法が配
線導体の各端部よりそれぞれ５０μｍ以上５００μｍ以
下が適切である。
５μｍ以上５０μｍ未満であり、かつその被覆寸法が配
線導体の各端部よりそれぞれ５０μｍ以上５００μｍ以
下が適切である。
【００１６】また、絶縁基体と配線導体との熱膨張差に
起因する応力をメタライズ層で吸収して絶縁基体に集中
する応力をより効果的に緩和するという点からは、配線
導体のヤング率等の剛性が、メタライズ層の剛性以上で
あることが望ましい。
起因する応力をメタライズ層で吸収して絶縁基体に集中
する応力をより効果的に緩和するという点からは、配線
導体のヤング率等の剛性が、メタライズ層の剛性以上で
あることが望ましい。
【００１７】その大きさは、低剛性の金属は一般的には
低融点であることから、焼き付け時の蒸発等の恐れを考
慮すると、配線導体とメタライズ層の剛性の相関は、最
大１０倍程度の剛性を有するものまでとなる。
低融点であることから、焼き付け時の蒸発等の恐れを考
慮すると、配線導体とメタライズ層の剛性の相関は、最
大１０倍程度の剛性を有するものまでとなる。
【００１８】尚、前記メタライズ層はタングステン
（Ｗ）、モリブデン（Ｍｏ）、レニウム（Ｒｅ）、ルテ
ニウム（Ｒｕ）等の高融点金属であればいずれでも良
く、焼結後に多孔質となるようにメタライズ層を形成す
る等、ヤング率を低下させることにより、前記応力集中
の低減効果を更に大きくすることも可能である。
（Ｗ）、モリブデン（Ｍｏ）、レニウム（Ｒｅ）、ルテ
ニウム（Ｒｕ）等の高融点金属であればいずれでも良
く、焼結後に多孔質となるようにメタライズ層を形成す
る等、ヤング率を低下させることにより、前記応力集中
の低減効果を更に大きくすることも可能である。
【００１９】一方、前記配線導体の厚さが５０μｍ未満
の場合には、シート抵抗値が２〜３ｍΩ／ｓｑ程度と大
きくなり、配線導体の低抵抗化が実現できないことか
ら、その厚さは５０μｍ以上となり、配線導体のシート
抵抗値と配線基板の設計の点からは最大１ｍｍ程度まで
が適用範囲となる。
の場合には、シート抵抗値が２〜３ｍΩ／ｓｑ程度と大
きくなり、配線導体の低抵抗化が実現できないことか
ら、その厚さは５０μｍ以上となり、配線導体のシート
抵抗値と配線基板の設計の点からは最大１ｍｍ程度まで
が適用範囲となる。
【００２０】
【作用】本発明の配線基板によれば、５０μｍ以上の厚
さを有する配線導体の上下面に配線導体より幅が広いメ
タライズ配線層を設けることにより、配線基板を作製す
る際、配線導体と絶縁基体との間に両者の熱膨張係数の
相違に起因して発生する応力が、配線導体端部近傍に集
中するのが緩和され、その結果、配線基板に外力や熱衝
撃力が印加されても絶縁基体にクラックを生じることは
ほとんどなく、配線導体に断線等を生じたりするのを有
効に防止することができるとともに、配線導体を絶縁基
体に強固に取着させておくことも可能となる。
さを有する配線導体の上下面に配線導体より幅が広いメ
タライズ配線層を設けることにより、配線基板を作製す
る際、配線導体と絶縁基体との間に両者の熱膨張係数の
相違に起因して発生する応力が、配線導体端部近傍に集
中するのが緩和され、その結果、配線基板に外力や熱衝
撃力が印加されても絶縁基体にクラックを生じることは
ほとんどなく、配線導体に断線等を生じたりするのを有
効に防止することができるとともに、配線導体を絶縁基
体に強固に取着させておくことも可能となる。
【００２１】
【実施例】次に、本発明の配線基板を図面に基づき詳細
に説明する。図１は、本発明の配線基板を半導体素子が
収容搭載される半導体素子収納用パッケージに適用した
場合の一実施例を示すものであり、図２は図１の半導体
素子収納用パッケージの絶縁基体中に形成した配線導体
とメタライズ層の幅寸法の相関関係を示す要部拡大断面
図である。
に説明する。図１は、本発明の配線基板を半導体素子が
収容搭載される半導体素子収納用パッケージに適用した
場合の一実施例を示すものであり、図２は図１の半導体
素子収納用パッケージの絶縁基体中に形成した配線導体
とメタライズ層の幅寸法の相関関係を示す要部拡大断面
図である。
【００２２】図１及び図２において、１はメタライズ層
５、６を上下面に被覆した厚さが５０μｍ以上の配線導
体３を絶縁基体２中に一体的に形成した配線基板であ
り、図２の要部拡大断面図に示すように配線導体３の上
面及び下面にはそれぞれメタライズ層５及び６が、配線
導体３の各端部４よりそれぞれ所定量だけ幅広く被覆さ
れている。
５、６を上下面に被覆した厚さが５０μｍ以上の配線導
体３を絶縁基体２中に一体的に形成した配線基板であ
り、図２の要部拡大断面図に示すように配線導体３の上
面及び下面にはそれぞれメタライズ層５及び６が、配線
導体３の各端部４よりそれぞれ所定量だけ幅広く被覆さ
れている。
【００２３】また、図１の半導体素子収納用パッケージ
は、絶縁基体２の上面中央部に半導体素子７を収容する
ための空所を形成する凹部８が設けてあり、その凹部８
周辺から配線導体３がスルーホール導体１２を介して下
面に引き出され、前記複数個の配線導体３は、その上下
面により幅の広いメタライズ層５、６が被覆されて一体
的に形成されており、また、該配線導体３の凹部８周辺
部には半導体素子７の各電極がボンディングワイヤ９を
介して電気的に接続されている。
は、絶縁基体２の上面中央部に半導体素子７を収容する
ための空所を形成する凹部８が設けてあり、その凹部８
周辺から配線導体３がスルーホール導体１２を介して下
面に引き出され、前記複数個の配線導体３は、その上下
面により幅の広いメタライズ層５、６が被覆されて一体
的に形成されており、また、該配線導体３の凹部８周辺
部には半導体素子７の各電極がボンディングワイヤ９を
介して電気的に接続されている。
【００２４】更に、絶縁基体２の下面に導出された部位
には、外部電気回路と接続する外部リード端子１０が電
気的に接続されて、外部リード端子１０に半導体素子７
の各電極が電気的に導通するようになっており、最終的
に前記凹部８の上部には、金属やセラミックス等から成
る蓋体１１を凹部８を塞ぐように封止材を介して接合
し、半導体素子７を絶縁基体２の凹部８内に気密に収容
することとなる。
には、外部電気回路と接続する外部リード端子１０が電
気的に接続されて、外部リード端子１０に半導体素子７
の各電極が電気的に導通するようになっており、最終的
に前記凹部８の上部には、金属やセラミックス等から成
る蓋体１１を凹部８を塞ぐように封止材を介して接合
し、半導体素子７を絶縁基体２の凹部８内に気密に収容
することとなる。
【００２５】本発明の配線基板を評価するに際し、先
ず、アルミナ質焼結体から成る絶縁基体２として、例え
ばＡｌ2 Ｏ3 、ＳｉＯ2 、ＭｇＯ、ＣａＯ等の原料粉末
に適当な有機バインダー、可塑剤、溶剤を添加混合して
泥漿を調製し、該泥漿を周知のドクターブレード法やカ
レンダーロール法等のテープ成形技術により厚さ約３０
０μｍのセラミックグリーンシートを成形した後、予め
該セラミックグリーンシートの所定位置に打ち抜き加工
を施して層内配線用空間部とスルーホールを形成した。
ず、アルミナ質焼結体から成る絶縁基体２として、例え
ばＡｌ2 Ｏ3 、ＳｉＯ2 、ＭｇＯ、ＣａＯ等の原料粉末
に適当な有機バインダー、可塑剤、溶剤を添加混合して
泥漿を調製し、該泥漿を周知のドクターブレード法やカ
レンダーロール法等のテープ成形技術により厚さ約３０
０μｍのセラミックグリーンシートを成形した後、予め
該セラミックグリーンシートの所定位置に打ち抜き加工
を施して層内配線用空間部とスルーホールを形成した。
【００２６】その後、タングステン（Ｗ）、モリブデン
（Ｍｏ）等の高融点金属を主たる成分とする粉末に、適
当な有機バインダー、可塑剤、溶剤を添加混合して得た
金属ペーストを所定の回路配線パターンに印刷塗布する
とともに、前記層内配線用空間部とスルーホール部分に
スクリーン印刷あるいは圧力充填法等により前記金属ペ
ーストを充填した。
（Ｍｏ）等の高融点金属を主たる成分とする粉末に、適
当な有機バインダー、可塑剤、溶剤を添加混合して得た
金属ペーストを所定の回路配線パターンに印刷塗布する
とともに、前記層内配線用空間部とスルーホール部分に
スクリーン印刷あるいは圧力充填法等により前記金属ペ
ーストを充填した。
【００２７】次いで、前記金属ペーストを充填した層内
配線用空間部の上下面に、該空間部に対して種々設定し
た寸法、厚さで、前記配線導体との剛性の相関を種々設
定したタングステン（Ｗ）、モリブデン（Ｍｏ）、レニ
ウム（Ｒｅ）、ルテニウム（Ｒｕ）等の高融点金属を主
成分とするメタライズ層を形成した後、係るセラミック
グリーンシートの上下に他のグリーンシートを各１枚積
層し、これを水素（Ｈ2 ）や窒素（Ｎ2 ）の混合ガスか
ら成る還元性雰囲気中、もしくはアルゴン（Ａｒ）ガス
等の中性雰囲気中、約１６００℃の温度で焼成すること
により、厚さ約２５０μｍの配線導体を内在した３層か
ら成る評価用の配線基板を得た。
配線用空間部の上下面に、該空間部に対して種々設定し
た寸法、厚さで、前記配線導体との剛性の相関を種々設
定したタングステン（Ｗ）、モリブデン（Ｍｏ）、レニ
ウム（Ｒｅ）、ルテニウム（Ｒｕ）等の高融点金属を主
成分とするメタライズ層を形成した後、係るセラミック
グリーンシートの上下に他のグリーンシートを各１枚積
層し、これを水素（Ｈ2 ）や窒素（Ｎ2 ）の混合ガスか
ら成る還元性雰囲気中、もしくはアルゴン（Ａｒ）ガス
等の中性雰囲気中、約１６００℃の温度で焼成すること
により、厚さ約２５０μｍの配線導体を内在した３層か
ら成る評価用の配線基板を得た。
【００２８】尚、配線導体の厚さ、及びメタライズ層の
厚さと配線導体の各端部より張り出した寸法は、配線導
体とメタライズ層を含む断面で前記評価用配線基板を切
断し、該断面をマイクロメータ付顕微鏡を用いて計測し
た。
厚さと配線導体の各端部より張り出した寸法は、配線導
体とメタライズ層を含む断面で前記評価用配線基板を切
断し、該断面をマイクロメータ付顕微鏡を用いて計測し
た。
【００２９】一方、配線導体とメタライズ層の剛性の相
関は、切断した前記評価用配線基板を用い、歪みゲージ
法により配線導体部とメタライズ層部の応力と歪みの関
係からそれぞれのヤング率を算出し、配線導体の剛性／
メタライズ層の剛性の比として求めた。
関は、切断した前記評価用配線基板を用い、歪みゲージ
法により配線導体部とメタライズ層部の応力と歪みの関
係からそれぞれのヤング率を算出し、配線導体の剛性／
メタライズ層の剛性の比として求めた。
【００３０】かくして得られた評価用の配線基板を用い
て、配線導体を含む断面で切断し、該切断面をレッドチ
ェック液等の浸透探傷液で処理した後、顕微鏡で目視検
査を行い、配線導体周囲の絶縁基体のクラックの有無を
確認した。
て、配線導体を含む断面で切断し、該切断面をレッドチ
ェック液等の浸透探傷液で処理した後、顕微鏡で目視検
査を行い、配線導体周囲の絶縁基体のクラックの有無を
確認した。
【００３１】更に、前記評価用の配線基板を１５０℃の
温度で２０００時間保持する高温放置試験を行い、前述
のようなクラックが内在すればその成長を促進させ、５
００時間毎に該配線基板を前記同様の浸透探傷液で処理
して顕微鏡で目視検査を行い、配線基板の絶縁基体表面
にまで進行したクラックの有無を確認した。
温度で２０００時間保持する高温放置試験を行い、前述
のようなクラックが内在すればその成長を促進させ、５
００時間毎に該配線基板を前記同様の浸透探傷液で処理
して顕微鏡で目視検査を行い、配線基板の絶縁基体表面
にまで進行したクラックの有無を確認した。
【００３２】
【表１】
【００３３】表から明らかなように、比較例の試料番号
１を除き、本発明の請求範囲外の試料番号２、７、１５
は、メタライズ層の厚さが５μｍ未満と薄いか、張り出
し寸法が５０μｍ未満と狭いかのいずれかのために絶縁
基体にクラックが認められ、同じく試料番号６、１４
は、いずれもメタライズ層の厚さが５０μｍと厚く、高
温放置試験でクラックが認められたものである。
１を除き、本発明の請求範囲外の試料番号２、７、１５
は、メタライズ層の厚さが５μｍ未満と薄いか、張り出
し寸法が５０μｍ未満と狭いかのいずれかのために絶縁
基体にクラックが認められ、同じく試料番号６、１４
は、いずれもメタライズ層の厚さが５０μｍと厚く、高
温放置試験でクラックが認められたものである。
【００３４】それに対して、本発明の試料は、いずれも
クラックは皆無であり、とりわけ配線導体の剛性が、メ
タライズ層の剛性以上であれば、焼き付け時にも何ら問
題がなく、良好な配線導体を形成できるとともに、メタ
ライズ層による応力緩和の効果も顕著となる。
クラックは皆無であり、とりわけ配線導体の剛性が、メ
タライズ層の剛性以上であれば、焼き付け時にも何ら問
題がなく、良好な配線導体を形成できるとともに、メタ
ライズ層による応力緩和の効果も顕著となる。
【００３５】また、有限要素法を用いたシミュレーショ
ンを実施したところ、本発明に係る配線導体上に所定の
メタライズ層を設けた配線基板においては、いずれも配
線導体と絶縁基体との間に発生する両者の熱膨張差に起
因する熱応力の配線導体近傍の絶縁基体への応力集中が
緩和されていることが示された。
ンを実施したところ、本発明に係る配線導体上に所定の
メタライズ層を設けた配線基板においては、いずれも配
線導体と絶縁基体との間に発生する両者の熱膨張差に起
因する熱応力の配線導体近傍の絶縁基体への応力集中が
緩和されていることが示された。
【００３６】尚、本発明は前述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更が可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更が可能である。
【００３７】例えば、前述の実施例では本発明の配線基
板を半導体素子を収容する半導体素子収納用パッケージ
に適用した場合の例で説明したが、図３は混成集積回路
装置に使用される各種電子部品を搭載する多層配線基板
に適用した場合の他の実施例を示すものである。
板を半導体素子を収容する半導体素子収納用パッケージ
に適用した場合の例で説明したが、図３は混成集積回路
装置に使用される各種電子部品を搭載する多層配線基板
に適用した場合の他の実施例を示すものである。
【００３８】図３において、１は絶縁基体２の内部に複
数個の厚さが５０μｍ以上の配線導体３が形成され、各
配線導体３は絶縁基体２内に設けたスルーホール導体１
２を介して電気的に接続され、配線導体３の上下面には
それぞれ配線導体の端部４より幅広くメタライズ層５、
６が被覆形成された配線基板である。
数個の厚さが５０μｍ以上の配線導体３が形成され、各
配線導体３は絶縁基体２内に設けたスルーホール導体１
２を介して電気的に接続され、配線導体３の上下面には
それぞれ配線導体の端部４より幅広くメタライズ層５、
６が被覆形成された配線基板である。
【００３９】前記多層配線基板では、絶縁基体２の上面
に半導体素子やコンデンサ、抵抗体等の電子部品１３を
搭載するとともに、各電子部品１３の電極端子は、それ
ぞれが配線導体３及びスルーホール導体１２を介して電
気的に接続されて所定の電気回路を形成することにな
る。
に半導体素子やコンデンサ、抵抗体等の電子部品１３を
搭載するとともに、各電子部品１３の電極端子は、それ
ぞれが配線導体３及びスルーホール導体１２を介して電
気的に接続されて所定の電気回路を形成することにな
る。
【００４０】
【発明の効果】本発明の配線基板によれば、絶縁基体中
に設けた厚さが５０μｍ以上の配線導体の上下面に、そ
の厚さが５μｍ以上５０μｍ未満、及びその広さが配線
導体の各端部よりそれぞれ５０μｍ以上大きくなるよう
に被覆形成することにより、配線導体の断面角部の応力
集中を緩和低減することができ、これによって配線基板
を作製する際、配線導体と絶縁基体との間に両者の熱膨
張係数の相違に起因する熱応力が発生しても、これが配
線基板の内部に残留することはほとんどなく、その結
果、配線基板に外力や熱衝撃力が印加されても絶縁基体
にクラックが発生することはなく、配線導体に断線等を
生じるのを有効に防止することができ、同時に低抵抗値
の配線導体を絶縁基体に強固に取着させておくことが可
能となり、その結果、配線導体を伝わる電気信号の電圧
降下を小さなものと成すことができ、配線導体の低抵抗
化が要求されている各種制御機器や情報通信機器等をは
じめとする用途に極めて有用である。
に設けた厚さが５０μｍ以上の配線導体の上下面に、そ
の厚さが５μｍ以上５０μｍ未満、及びその広さが配線
導体の各端部よりそれぞれ５０μｍ以上大きくなるよう
に被覆形成することにより、配線導体の断面角部の応力
集中を緩和低減することができ、これによって配線基板
を作製する際、配線導体と絶縁基体との間に両者の熱膨
張係数の相違に起因する熱応力が発生しても、これが配
線基板の内部に残留することはほとんどなく、その結
果、配線基板に外力や熱衝撃力が印加されても絶縁基体
にクラックが発生することはなく、配線導体に断線等を
生じるのを有効に防止することができ、同時に低抵抗値
の配線導体を絶縁基体に強固に取着させておくことが可
能となり、その結果、配線導体を伝わる電気信号の電圧
降下を小さなものと成すことができ、配線導体の低抵抗
化が要求されている各種制御機器や情報通信機器等をは
じめとする用途に極めて有用である。
【図１】本発明の配線基板を半導体素子収納用パッケー
ジに適用した場合の一実施例を示す断面図である。
ジに適用した場合の一実施例を示す断面図である。
【図２】図１の半導体素子収納用パッケージの絶縁基体
中に形成した配線導体とメタライズ層の寸法の関係を示
す要部拡大断面図である。
中に形成した配線導体とメタライズ層の寸法の関係を示
す要部拡大断面図である。
【図３】本発明の配線基板を混成集積回路装置に使用さ
れる各種電子部品を搭載する多層配線基板に適用した場
合の他の実施例を示す断面図である。
れる各種電子部品を搭載する多層配線基板に適用した場
合の他の実施例を示す断面図である。
１ 配線基板 ２ 絶縁基体 ３ 配線導体 ４ 配線導体の端部 ５、６ メタライズ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥ノ薗 隆志 鹿児島県国分市山下町１番１号 京セラ株 式会社鹿児島国分工場内 (72)発明者 山崎 高志 鹿児島県国分市山下町１番１号 京セラ株 式会社鹿児島国分工場内
Claims (2)
- 【請求項１】セラミック焼結体から成る絶縁基体に一体
的に形成した厚さが５０μｍ以上の配線導体の上下面
に、厚さが５μｍ以上５０μｍ未満、かつ該配線導体の
各端部よりそれぞれ５０μｍ以上幅の広いメタライズ層
を設けたことを特徴とする配線基板。 - 【請求項２】前記配線導体の剛性がメタライズ層の剛性
以上であることを特徴とする請求項１記載の配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16044095A JP3270803B2 (ja) | 1995-06-27 | 1995-06-27 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16044095A JP3270803B2 (ja) | 1995-06-27 | 1995-06-27 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0918094A true JPH0918094A (ja) | 1997-01-17 |
| JP3270803B2 JP3270803B2 (ja) | 2002-04-02 |
Family
ID=15714985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16044095A Expired - Fee Related JP3270803B2 (ja) | 1995-06-27 | 1995-06-27 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3270803B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059958A (ja) * | 2004-08-19 | 2006-03-02 | Sumitomo Metal Electronics Devices Inc | 電子部品収納用セラミックパッケージ及びその製造方法 |
-
1995
- 1995-06-27 JP JP16044095A patent/JP3270803B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059958A (ja) * | 2004-08-19 | 2006-03-02 | Sumitomo Metal Electronics Devices Inc | 電子部品収納用セラミックパッケージ及びその製造方法 |
| JP4486440B2 (ja) * | 2004-08-19 | 2010-06-23 | 株式会社住友金属エレクトロデバイス | 電子部品収納用セラミックパッケージ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3270803B2 (ja) | 2002-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2006059556A1 (ja) | 電子部品及びその製造方法 | |
| US6338893B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| JPH0454973B2 (ja) | ||
| JP2678511B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0918094A (ja) | 配線基板 | |
| JP2003142804A (ja) | 回路基板 | |
| JP3692214B2 (ja) | 多層配線基板 | |
| JP2851732B2 (ja) | 電子部品収納用パッケージ | |
| JP2000340716A (ja) | 配線基板 | |
| JP3810148B2 (ja) | 配線基板 | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JP3934910B2 (ja) | 回路基板 | |
| JP4593802B2 (ja) | 半導体素子収納基板 | |
| JPS60176296A (ja) | グレ−ズ抵抗素子一体型多層基板の製造方法 | |
| JP3638547B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003224222A (ja) | 半導体素子収納用パッケージ | |
| JP2750256B2 (ja) | 半導体素子収納用パッケージ | |
| JP2724075B2 (ja) | 窒化アルミニウム質焼結体への金属層の被着方法 | |
| JPH08148633A (ja) | 半導体素子収納用パッケージ | |
| JPH05222472A (ja) | リード付き電子部品 | |
| JPH11238820A (ja) | 電子部品収納用パッケージ | |
| JPH1126942A (ja) | 多層配線基板 | |
| JP2003100930A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |