JPH09162287A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09162287A JPH09162287A JP32163795A JP32163795A JPH09162287A JP H09162287 A JPH09162287 A JP H09162287A JP 32163795 A JP32163795 A JP 32163795A JP 32163795 A JP32163795 A JP 32163795A JP H09162287 A JPH09162287 A JP H09162287A
- Authority
- JP
- Japan
- Prior art keywords
- dry etching
- semiconductor substrate
- etching
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 ヴィアホールの形成において下地膜であるＴ
ｉＮ膜に対して選択性の優れたエッチングを行い得る半
導体装置の製造方法を提供すること。 【解決手段】 一般的なＣＦ4 ，ＣＨＦ3 等のガスを用
いてエッチングを行うと、反応生成物ＭR は半導体基板
の保持温度が１００℃の場合（ａ）よりも保持温度が１
４０℃の場合（ｂ）の方がシリコン酸化膜１０１及びフ
ォトレジスト１０８における開口部に集中している状態
から均一に堆積する方向に変化する。そこで、ここでは
半導体基板における金属配線間にドライエッチングによ
り導通孔を形成するドライエッチング工程において、ド
ライエッチングに際してフォトレジストをマスクとして
半導体基板を１２０〜１４０［℃］に保温して行う。ド
ライエッチングに先立ってウェーハ状態の半導体基板を
保持する保持部の温度を１２０℃に設定してから２４０
秒以上熱処理するとエッチングの選択性が向上する。
ｉＮ膜に対して選択性の優れたエッチングを行い得る半
導体装置の製造方法を提供すること。 【解決手段】 一般的なＣＦ4 ，ＣＨＦ3 等のガスを用
いてエッチングを行うと、反応生成物ＭR は半導体基板
の保持温度が１００℃の場合（ａ）よりも保持温度が１
４０℃の場合（ｂ）の方がシリコン酸化膜１０１及びフ
ォトレジスト１０８における開口部に集中している状態
から均一に堆積する方向に変化する。そこで、ここでは
半導体基板における金属配線間にドライエッチングによ
り導通孔を形成するドライエッチング工程において、ド
ライエッチングに際してフォトレジストをマスクとして
半導体基板を１２０〜１４０［℃］に保温して行う。ド
ライエッチングに先立ってウェーハ状態の半導体基板を
保持する保持部の温度を１２０℃に設定してから２４０
秒以上熱処理するとエッチングの選択性が向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板におけ
る金属配線と活性領域又は独立した他の金属配線との間
に導通孔（ヴィアホールと呼ばれる）をドライエッチン
グにより形成する半導体装置の製造方法に関する。
る金属配線と活性領域又は独立した他の金属配線との間
に導通孔（ヴィアホールと呼ばれる）をドライエッチン
グにより形成する半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体デバイスは高集積化，高速
化が求められている。このうち、デバイスの処理速度を
増加させる方法としては、半導体基板における金属配線
を何層にも多層構造化することで高速化を具現する技術
が知られている。
化が求められている。このうち、デバイスの処理速度を
増加させる方法としては、半導体基板における金属配線
を何層にも多層構造化することで高速化を具現する技術
が知られている。
【０００３】そこで、以下はこうした金属配線間を結ぶ
孔（ヴィアホールと呼ばれる）の形成技術について説明
する。
孔（ヴィアホールと呼ばれる）の形成技術について説明
する。
【０００４】先ず図７（ａ）に示されるように、シリコ
ン酸化膜１０１上にＴｉ膜１０２，ＴｉＮ膜１０３，Ａ
ｌ−Ｓｉ−Ｃｕ膜１０４，及びＴｉＮ膜１０５をこの順
でスパッタリングにより成膜を行い、更にＴｉＮ膜１０
５上にフォトレジスト１０６を塗布した後、リソグラフ
ィ技術によりパターンを形成する。次に、公知のドライ
エッチング技術として例えば平行平板型リアクティブイ
オンエッチング（ＲＩＥ）装置によりＣｌ2 ，ＢＣｌ3
等の塩素系ガスを用いて配線を形成する。
ン酸化膜１０１上にＴｉ膜１０２，ＴｉＮ膜１０３，Ａ
ｌ−Ｓｉ−Ｃｕ膜１０４，及びＴｉＮ膜１０５をこの順
でスパッタリングにより成膜を行い、更にＴｉＮ膜１０
５上にフォトレジスト１０６を塗布した後、リソグラフ
ィ技術によりパターンを形成する。次に、公知のドライ
エッチング技術として例えば平行平板型リアクティブイ
オンエッチング（ＲＩＥ）装置によりＣｌ2 ，ＢＣｌ3
等の塩素系ガスを用いて配線を形成する。
【０００５】引き続き、フォトレジスト１０６を除去
後、図７（ｂ）に示されるようにシリコン酸化膜１０７
を成長させてからフォトレジスト１０８を塗布した後、
リソグラフィ技術によりヴィアホールパターンを形成す
る。更に、ドライエッチングによりヴィアホール１０９
を形成する。
後、図７（ｂ）に示されるようにシリコン酸化膜１０７
を成長させてからフォトレジスト１０８を塗布した後、
リソグラフィ技術によりヴィアホールパターンを形成す
る。更に、ドライエッチングによりヴィアホール１０９
を形成する。
【０００６】このときのドライエッチング方法として
は、例えば特開平３−２９２７５７号公報や、或いは特
開平４−１６７５４６号公報に開示されているように平
行平板型ＲＩＥによりＣＨＦ3 ，Ｏ2 ガスを用いてシリ
コン酸化膜１０７をエッチングし、ＴｉＮ膜１０５で停
止させる。
は、例えば特開平３−２９２７５７号公報や、或いは特
開平４−１６７５４６号公報に開示されているように平
行平板型ＲＩＥによりＣＨＦ3 ，Ｏ2 ガスを用いてシリ
コン酸化膜１０７をエッチングし、ＴｉＮ膜１０５で停
止させる。
【０００７】最後に、図７（ｃ）に示すように、先に述
べた金属配線と同様の手法により第２の金属配線ＬM を
形成する。
べた金属配線と同様の手法により第２の金属配線ＬM を
形成する。
【０００８】ここで、ヴィアホール１０９を形成する場
合、下地膜であるＴｉＮ膜１０３に対し、選択性の優れ
たエッチングが必要である。これは段差が厳しいデバイ
スにおいてヴィアホール１０９の深さのばらつきが大き
くなった場合、エッチング量は最も深いヴィアホール１
０９に合わせなければならないが、これによってそれよ
りも浅いヴィアホール１０９が過度のエッチングとなっ
てしまうことを回避させるためである。
合、下地膜であるＴｉＮ膜１０３に対し、選択性の優れ
たエッチングが必要である。これは段差が厳しいデバイ
スにおいてヴィアホール１０９の深さのばらつきが大き
くなった場合、エッチング量は最も深いヴィアホール１
０９に合わせなければならないが、これによってそれよ
りも浅いヴィアホール１０９が過度のエッチングとなっ
てしまうことを回避させるためである。
【０００９】ところで、上述したヴィアホール１０９の
形成方法では、シリコン酸化膜１０１とＴｉＮ膜１０３
との選択比は最大でも１０〜１５程度しか得ることがで
きず、ヴィアホール１０９の深さがばらついたり、下地
膜であるＴｉＮ膜１０３の薄膜化が具現し難かったり、
或いはオーバーエッチングの制御に対応するには困難で
あるという問題がある。
形成方法では、シリコン酸化膜１０１とＴｉＮ膜１０３
との選択比は最大でも１０〜１５程度しか得ることがで
きず、ヴィアホール１０９の深さがばらついたり、下地
膜であるＴｉＮ膜１０３の薄膜化が具現し難かったり、
或いはオーバーエッチングの制御に対応するには困難で
あるという問題がある。
【００１０】そこで、シリコン酸化膜１０１とＴｉＮ膜
１０３との選択比を得る方法として、エッチングガスに
Ｃ4 Ｆ8 等のＣ／Ｆ比の高いガス又は一酸化炭素（Ｃ
Ｏ）ガスを用いることにより実現される。
１０３との選択比を得る方法として、エッチングガスに
Ｃ4 Ｆ8 等のＣ／Ｆ比の高いガス又は一酸化炭素（Ｃ
Ｏ）ガスを用いることにより実現される。
【００１１】例えばシリコン酸化膜１０１のエッチング
に一般的に用いられているＣＦ4 ，ＣＨＦ3 等のガスを
用いてエッチングを行った場合、図８（ａ）に示される
ように、エッチングにより生ずる反応生成物ＭR はシリ
コン酸化膜１０１及びフォトレジスト１０８における開
口部分に集中しているのに対し、Ｃ4 Ｆ8 ，ＣＯ等のガ
スを用いてエッチングを行った場合では、図８（ｂ）に
示されるように、反応生成物ＭR は均一に堆積し，且つ
ヴィアホール１０９の底部にも堆積するために高い選択
性が得られる。
に一般的に用いられているＣＦ4 ，ＣＨＦ3 等のガスを
用いてエッチングを行った場合、図８（ａ）に示される
ように、エッチングにより生ずる反応生成物ＭR はシリ
コン酸化膜１０１及びフォトレジスト１０８における開
口部分に集中しているのに対し、Ｃ4 Ｆ8 ，ＣＯ等のガ
スを用いてエッチングを行った場合では、図８（ｂ）に
示されるように、反応生成物ＭR は均一に堆積し，且つ
ヴィアホール１０９の底部にも堆積するために高い選択
性が得られる。
【００１２】
【発明が解決しようとする課題】上述したシリコン酸化
膜とＴｉＮ膜との選択比を得る方法として、図８（ｂ）
で説明したＣ4 Ｆ8 ，ＣＯ等のガスを用いたエッチング
の場合、堆積物が生じ易く、エッチングレート，エッチ
ング均一性，選択比等で再現性が乏しいという問題があ
る。
膜とＴｉＮ膜との選択比を得る方法として、図８（ｂ）
で説明したＣ4 Ｆ8 ，ＣＯ等のガスを用いたエッチング
の場合、堆積物が生じ易く、エッチングレート，エッチ
ング均一性，選択比等で再現性が乏しいという問題があ
る。
【００１３】本発明は、このような問題点を解決すべく
なされたもので、その技術的課題は、ヴィアホールの形
成において下地膜であるＴｉＮ膜に対して選択性の優れ
たエッチングを行い得る半導体装置の製造方法を提供す
ることにある。
なされたもので、その技術的課題は、ヴィアホールの形
成において下地膜であるＴｉＮ膜に対して選択性の優れ
たエッチングを行い得る半導体装置の製造方法を提供す
ることにある。
【００１４】
【課題を解決するための手段】本発明によれば、半導体
基板における金属配線と活性領域又は独立した他の金属
配線との間にドライエッチングにより導通孔を形成する
ドライエッチング工程を含む半導体装置の製造方法にお
いて、ドライエッチング工程ではドライエッチングに際
してフォトレジストをマスクとして半導体基板を１２０
〜１４０［℃］に保温して行う半導体装置の製造方法が
得られる。
基板における金属配線と活性領域又は独立した他の金属
配線との間にドライエッチングにより導通孔を形成する
ドライエッチング工程を含む半導体装置の製造方法にお
いて、ドライエッチング工程ではドライエッチングに際
してフォトレジストをマスクとして半導体基板を１２０
〜１４０［℃］に保温して行う半導体装置の製造方法が
得られる。
【００１５】この半導体装置の製造方法において、ドラ
イエッチング工程では、ドライエッチングに先立って半
導体基板のウェーハ状態のものを保持する保持部の温度
を１２０℃に設定してから２４０秒以上熱処理するこ
と、或いはドライエッチングによる導通孔の形成を静電
吸着を利用して行うこと、更にドライエッチングガスと
してフルオロカーボンガスを用いることは好ましい。
イエッチング工程では、ドライエッチングに先立って半
導体基板のウェーハ状態のものを保持する保持部の温度
を１２０℃に設定してから２４０秒以上熱処理するこ
と、或いはドライエッチングによる導通孔の形成を静電
吸着を利用して行うこと、更にドライエッチングガスと
してフルオロカーボンガスを用いることは好ましい。
【００１６】又、本発明によれば、上記半導体装置の製
造方法におけるドライエッチング工程による導通孔の形
成後、半導体基板の下地金属膜のエッチングをフッ素を
含むガスによりエッチングするエッチング工程を含む半
導体装置の製造方法が得られる。
造方法におけるドライエッチング工程による導通孔の形
成後、半導体基板の下地金属膜のエッチングをフッ素を
含むガスによりエッチングするエッチング工程を含む半
導体装置の製造方法が得られる。
【００１７】
【発明の実施の形態】以下に実施例を挙げ、本発明の半
導体装置の製造方法について、図面を参照して詳細に説
明する。
導体装置の製造方法について、図面を参照して詳細に説
明する。
【００１８】最初に、本発明の半導体装置の製造方法の
概要を簡単に説明する。この半導体装置の製造方法は、
半導体基板における金属配線と活性領域又は独立した他
の金属配線との間にドライエッチングにより導通孔（ヴ
ィアホール１０９）を形成するドライエッチング工程を
含むもので、ドライエッチング工程ではドライエッチン
グに際してフォトレジストをマスクとして半導体基板を
１２０〜１４０［℃］に保温して行うことを基本とす
る。
概要を簡単に説明する。この半導体装置の製造方法は、
半導体基板における金属配線と活性領域又は独立した他
の金属配線との間にドライエッチングにより導通孔（ヴ
ィアホール１０９）を形成するドライエッチング工程を
含むもので、ドライエッチング工程ではドライエッチン
グに際してフォトレジストをマスクとして半導体基板を
１２０〜１４０［℃］に保温して行うことを基本とす
る。
【００１９】このドライエッチング工程では、ドライエ
ッチングに先立って半導体基板のウェーハ状態のものを
保持するステージ等の保持部の温度を１２０℃に設定し
てから２４０秒以上熱処理したり、ドライエッチングに
よる導通孔（ヴィアホール１０９）の形成を静電吸着を
利用（例えば静電吸着機構を有するドライエッチング装
置を用いれば良い）して行ったり、或いはドライエッチ
ングガスとしてフルオロカーボンガスを用いることが望
ましい。
ッチングに先立って半導体基板のウェーハ状態のものを
保持するステージ等の保持部の温度を１２０℃に設定し
てから２４０秒以上熱処理したり、ドライエッチングに
よる導通孔（ヴィアホール１０９）の形成を静電吸着を
利用（例えば静電吸着機構を有するドライエッチング装
置を用いれば良い）して行ったり、或いはドライエッチ
ングガスとしてフルオロカーボンガスを用いることが望
ましい。
【００２０】又、この半導体装置の製造方法では、ドラ
イエッチング工程による導通孔の形成後、エッチング工
程により半導体基板の下地金属膜のエッチングをフッ素
を含むガスによりエッチングする。
イエッチング工程による導通孔の形成後、エッチング工
程により半導体基板の下地金属膜のエッチングをフッ素
を含むガスによりエッチングする。
【００２１】そこで、以下は本発明の半導体装置の製造
方法に至るまでの技術的背景を簡単に説明する。
方法に至るまでの技術的背景を簡単に説明する。
【００２２】一般に、周知のフォトレジストマスクによ
るヴィアホールエッチングでは、半導体基板の温度を１
００℃以下となるように設定してエッチングを行ってい
るが、これはフォトレジストの耐熱温度や半導体基板の
面内温度均一性を考慮してフォトレジストが変質しない
ようにするためである。
るヴィアホールエッチングでは、半導体基板の温度を１
００℃以下となるように設定してエッチングを行ってい
るが、これはフォトレジストの耐熱温度や半導体基板の
面内温度均一性を考慮してフォトレジストが変質しない
ようにするためである。
【００２３】図１は、半導体基板の温度を変化させてシ
リコン酸化膜１０１のエッチングガスとして、一般的な
ＣＦ4 ，ＣＨＦ3 等のガスを用いてエッチングを行った
ときの反応生成物ＭR の堆積の状態を半導体基板の部分
側面断面図により示したものであり、同図（ａ）は保持
温度を１００℃とした場合に関するもの，同図（ｂ）は
保持温度を１４０℃とした場合に関するものである。
リコン酸化膜１０１のエッチングガスとして、一般的な
ＣＦ4 ，ＣＨＦ3 等のガスを用いてエッチングを行った
ときの反応生成物ＭR の堆積の状態を半導体基板の部分
側面断面図により示したものであり、同図（ａ）は保持
温度を１００℃とした場合に関するもの，同図（ｂ）は
保持温度を１４０℃とした場合に関するものである。
【００２４】図１（ａ）及び（ｂ）からは、半導体基板
の温度が上昇すると反応生成物ＭRは、シリコン酸化膜
１０１及びフォトレジスト１０８における開口部に集中
している状態から均一に堆積する方向に変化することが
判る。
の温度が上昇すると反応生成物ＭRは、シリコン酸化膜
１０１及びフォトレジスト１０８における開口部に集中
している状態から均一に堆積する方向に変化することが
判る。
【００２５】この結果、半導体基板の温度を上昇させる
と、特殊なガスを使用しなくても反応生成物ＭR の堆積
分布がＣ4 Ｆ8 ，ＣＯ等のガスを用いてエッチングした
場合と同等の傾向が得られ、選択性が向上される。
と、特殊なガスを使用しなくても反応生成物ＭR の堆積
分布がＣ4 Ｆ8 ，ＣＯ等のガスを用いてエッチングした
場合と同等の傾向が得られ、選択性が向上される。
【００２６】そこで、フォトレジストマスクによるエッ
チングにおいて、フォトレジストが変質すること無く、
半導体基板の温度が１００℃以上の状態でエッチング可
能な方法を検討するに至った。
チングにおいて、フォトレジストが変質すること無く、
半導体基板の温度が１００℃以上の状態でエッチング可
能な方法を検討するに至った。
【００２７】フォトレジストが変質する要因としては、
半導体基板の温度の均一性と、パターニング（現像）後
にフォトレジスト中に残留する溶媒とによる２点が大き
いものと類推される。
半導体基板の温度の均一性と、パターニング（現像）後
にフォトレジスト中に残留する溶媒とによる２点が大き
いものと類推される。
【００２８】前者に関しては、半導体基板の周辺部を物
理的にステージに押さえつける方式（クランプ方式）か
ら電気的に半導体基板をステージに吸着させる方式（Ｅ
ＳＣ電極）を採用することにより改善されることは周知
である。又、後者に関しては、現像後の熱処理温度，時
間の検討により半導体基板の温度が高い条件でもフォト
レジストが変質すること無くエッチングすることが可能
である。
理的にステージに押さえつける方式（クランプ方式）か
ら電気的に半導体基板をステージに吸着させる方式（Ｅ
ＳＣ電極）を採用することにより改善されることは周知
である。又、後者に関しては、現像後の熱処理温度，時
間の検討により半導体基板の温度が高い条件でもフォト
レジストが変質すること無くエッチングすることが可能
である。
【００２９】表１は現像後の熱処理の温度及び時間を変
化させたとき、ヴィアホールエッチングを行うことによ
りフォトレジストが変質を始めるときの半導体基板の温
度を示したものである。
化させたとき、ヴィアホールエッチングを行うことによ
りフォトレジストが変質を始めるときの半導体基板の温
度を示したものである。
【００３０】
【表１】 表１からは、現像後の熱処理の温度を１２０℃，処理時
間を２４０秒に設定することにより、半導体基板の温度
が１４５℃までフォトレジストが安定して変質しないこ
とが判った。
間を２４０秒に設定することにより、半導体基板の温度
が１４５℃までフォトレジストが安定して変質しないこ
とが判った。
【００３１】ところで、このような評価は図２に示すよ
うな構成のドライエッチング装置を用いて行った。
うな構成のドライエッチング装置を用いて行った。
【００３２】このドライエッチング装置は、チャンバ２
０１と、このチャンバ２０１の上部に配備され、チャン
バ２０１内にエッチングガスを供給するガス供給機構
と、チャンバ２０１内部に対向して配置された２つの電
極としての上部電極２０２，下部電極２０３とを備え、
半導体基板１０が載置される下部電極２０３には、マッ
チングボックス２０４を介してＲＦ電源（ＲＦ周波数１
３．５６ＭＨｚ）２０５と、半導体基板１０を静電吸着
させるためのＤＣ電源２０６と、半導体基板１０の温度
制御を行うための温度コントローラ２０７とが接続され
ている。
０１と、このチャンバ２０１の上部に配備され、チャン
バ２０１内にエッチングガスを供給するガス供給機構
と、チャンバ２０１内部に対向して配置された２つの電
極としての上部電極２０２，下部電極２０３とを備え、
半導体基板１０が載置される下部電極２０３には、マッ
チングボックス２０４を介してＲＦ電源（ＲＦ周波数１
３．５６ＭＨｚ）２０５と、半導体基板１０を静電吸着
させるためのＤＣ電源２０６と、半導体基板１０の温度
制御を行うための温度コントローラ２０７とが接続され
ている。
【００３３】エッチング条件は、ＣＦ4 を２０ｓｃｃ
ｍ，ＣＨＦ3 を４０ｓｃｃｍ，圧力を５Ｐａ，ＲＦパワ
ー密度を８．７７Ｗ／ｃｍ2 ，ＥＳＣ電圧を１０００Ｖ
として行った。
ｍ，ＣＨＦ3 を４０ｓｃｃｍ，圧力を５Ｐａ，ＲＦパワ
ー密度を８．７７Ｗ／ｃｍ2 ，ＥＳＣ電圧を１０００Ｖ
として行った。
【００３４】図３は、表１より現像後の熱処理の条件を
１２０℃，２４０秒とし、半導体基板１０が載置される
下部電極２０３の温度を変化させることで半導体基板１
０の温度ｔ（℃）を変化させたときのシリコン酸化膜１
０１とＴｉＮ膜１０５との選択比（シリコン酸化膜１０
１／ＴｉＮ膜１０５）の変化を示したものである。
１２０℃，２４０秒とし、半導体基板１０が載置される
下部電極２０３の温度を変化させることで半導体基板１
０の温度ｔ（℃）を変化させたときのシリコン酸化膜１
０１とＴｉＮ膜１０５との選択比（シリコン酸化膜１０
１／ＴｉＮ膜１０５）の変化を示したものである。
【００３５】図３からは、半導体基板１０の温度が１４
０℃のときに選択比が約５０として得られ、フォトレジ
スト１０８の変質も認められないことが判る。
０℃のときに選択比が約５０として得られ、フォトレジ
スト１０８の変質も認められないことが判る。
【００３６】そこで、以下は本発明の半導体装置の製造
方法を幾つかの実施例に場合分けして具体的に説明す
る。
方法を幾つかの実施例に場合分けして具体的に説明す
る。
【００３７】図４は、実施例１に係る製造過程別な半導
体基板の部分側面断面図であり、同図（ａ）は初期過程
に関するもの，同図（ｂ）は中期過程に関するもの，同
図（ｃ）は後期過程に関するものである。
体基板の部分側面断面図であり、同図（ａ）は初期過程
に関するもの，同図（ｂ）は中期過程に関するもの，同
図（ｃ）は後期過程に関するものである。
【００３８】実施例１では、先ず図４（ａ）に示される
ように、半導体基板上にシリコン酸化膜１０１を成長さ
せ、続いてスパッタリング技術によりＴｉ膜１０２，Ｔ
ｉＮ膜１０３，Ａｌ−Ｓｉ−Ｃｕ膜１０４，ＴｉＮ膜１
０５をこの順で形成した後、このＴｉＮ膜１０５上にフ
ォトレジスト１０６を塗布した後、リソグラフィ技術に
よりパターンを形成する。
ように、半導体基板上にシリコン酸化膜１０１を成長さ
せ、続いてスパッタリング技術によりＴｉ膜１０２，Ｔ
ｉＮ膜１０３，Ａｌ−Ｓｉ−Ｃｕ膜１０４，ＴｉＮ膜１
０５をこの順で形成した後、このＴｉＮ膜１０５上にフ
ォトレジスト１０６を塗布した後、リソグラフィ技術に
よりパターンを形成する。
【００３９】次に、この半導体基板を図５に示すような
構成のドライエッチング装置を用いてエッチング処理す
る。ここで使用するドライエッチング装置は、図２で説
明した装置と比べて下部電極２０３には、マッチングボ
ックス２０４を介してＲＦ電源（ＲＦ周波数１３．５６
ＭＨｚ）２０５が接続され、ＤＣ電源２０６及び温度コ
ントローラ２０７を具備していない点が相違している。
構成のドライエッチング装置を用いてエッチング処理す
る。ここで使用するドライエッチング装置は、図２で説
明した装置と比べて下部電極２０３には、マッチングボ
ックス２０４を介してＲＦ電源（ＲＦ周波数１３．５６
ＭＨｚ）２０５が接続され、ＤＣ電源２０６及び温度コ
ントローラ２０７を具備していない点が相違している。
【００４０】最初にＴｉＮ膜１０５，Ａｌ−Ｓｉ−Ｃｕ
膜１０４，ＴｉＮ膜１０３，Ｔｉ膜１０２をエッチング
して金属配線の形成を行う。エッチング条件としては、
Ｃｌ2 を３０ｓｃｃｍ，ＢＣｌ3 を６０ｓｃｃｍ，圧力
を４０Ｐａ，ＲＦパワー密度を２．７５Ｗ／ｃｍ2 とし
て行った。
膜１０４，ＴｉＮ膜１０３，Ｔｉ膜１０２をエッチング
して金属配線の形成を行う。エッチング条件としては、
Ｃｌ2 を３０ｓｃｃｍ，ＢＣｌ3 を６０ｓｃｃｍ，圧力
を４０Ｐａ，ＲＦパワー密度を２．７５Ｗ／ｃｍ2 とし
て行った。
【００４１】更に、図４（ｂ）に示されるように、シリ
コン酸化膜１０７を成膜してからフォトレジスト１０８
を塗布し、リソグラフィ技術によりパターン形成（露光
・現像）を行う。現像後に半導体基板をステージ温度１
２０℃，２４０秒の条件下で熱処理を行い、フォトレジ
スト１０８中に残存する溶媒を揮発させる。
コン酸化膜１０７を成膜してからフォトレジスト１０８
を塗布し、リソグラフィ技術によりパターン形成（露光
・現像）を行う。現像後に半導体基板をステージ温度１
２０℃，２４０秒の条件下で熱処理を行い、フォトレジ
スト１０８中に残存する溶媒を揮発させる。
【００４２】この後は、この半導体基板を図２で説明し
たドライエッチング装置を用いてドライエッチング工程
としてドライエッチング処理する。このときのドライエ
ッチング条件は、ＣＦ4 を２０ｓｃｃｍ，ＣＨＦ3 を４
０ｓｃｃｍ，圧力を５Ｐａ，ＲＦパワー密度を８．７７
Ｗ／ｃｍ2 ，ＥＳＣ電圧を１０００Ｖ，上部電極２０２
の温度を８０℃，下部電極２０３の温度を８０℃として
行った。このとき、半導体基板の温度は１３５℃となっ
た。このドライエッチング処理により図４（ｂ）に示さ
れように、選択比が約４５であって、従来技術に比べて
３倍以上の選択性を有する良好なヴィアホール１０９が
形成される。
たドライエッチング装置を用いてドライエッチング工程
としてドライエッチング処理する。このときのドライエ
ッチング条件は、ＣＦ4 を２０ｓｃｃｍ，ＣＨＦ3 を４
０ｓｃｃｍ，圧力を５Ｐａ，ＲＦパワー密度を８．７７
Ｗ／ｃｍ2 ，ＥＳＣ電圧を１０００Ｖ，上部電極２０２
の温度を８０℃，下部電極２０３の温度を８０℃として
行った。このとき、半導体基板の温度は１３５℃となっ
た。このドライエッチング処理により図４（ｂ）に示さ
れように、選択比が約４５であって、従来技術に比べて
３倍以上の選択性を有する良好なヴィアホール１０９が
形成される。
【００４３】最後に、図４（ｃ）に示されるように、図
７（ｃ）で説明した場合と同様な金属配線方法によって
第２の金属配線ＬM を形成する。
７（ｃ）で説明した場合と同様な金属配線方法によって
第２の金属配線ＬM を形成する。
【００４４】ここでは下部電極２０３の温度を変化させ
て半導体基板の温度を変化させたが、ＲＦパワー密度を
変化させて半導体基板の温度を変化させても選択比の確
保が可能である。又、ドライエッチング条件に関して
は、ＣＦ4 ：ＣＨＦ3 を１：２〜１：４とし、トータル
ガス流量を６０〜１２０［ｓｃｃｍ］，圧力を５〜１０
［Ｐａ］の範囲として適当な組み合わせで選択比を３０
以上として得ることも可能である。更に、ここではＣＦ
4 ，ＣＨＦ3 等のガスを用いているため、反応生成物Ｍ
R の堆積の制御についても、図８（ｂ）で説明した従来
のＣ4 Ｆ8 ，ＣＯ等のガスを用いた場合よりも容易であ
り、再現性が優れている。加えて、この実施例１では上
部電極２０２の温度を８０℃に設定したが、８０℃以上
であれば上部電極２０２近傍に堆積する反応生成物ＭR
の量の抑制に効果がある。
て半導体基板の温度を変化させたが、ＲＦパワー密度を
変化させて半導体基板の温度を変化させても選択比の確
保が可能である。又、ドライエッチング条件に関して
は、ＣＦ4 ：ＣＨＦ3 を１：２〜１：４とし、トータル
ガス流量を６０〜１２０［ｓｃｃｍ］，圧力を５〜１０
［Ｐａ］の範囲として適当な組み合わせで選択比を３０
以上として得ることも可能である。更に、ここではＣＦ
4 ，ＣＨＦ3 等のガスを用いているため、反応生成物Ｍ
R の堆積の制御についても、図８（ｂ）で説明した従来
のＣ4 Ｆ8 ，ＣＯ等のガスを用いた場合よりも容易であ
り、再現性が優れている。加えて、この実施例１では上
部電極２０２の温度を８０℃に設定したが、８０℃以上
であれば上部電極２０２近傍に堆積する反応生成物ＭR
の量の抑制に効果がある。
【００４５】尚、実施例１では下地がＴｉＮ膜１０５で
ある場合を示しているが、これの代わりにＴｉＳｉのよ
うにシリサイド化した活性領域へのコンタクトホール形
成についても、選択性の優れたエッチングが可能であ
る。
ある場合を示しているが、これの代わりにＴｉＳｉのよ
うにシリサイド化した活性領域へのコンタクトホール形
成についても、選択性の優れたエッチングが可能であ
る。
【００４６】図６は、実施例２に係る製造過程別な半導
体基板の部分側面断面図であり、同図（ａ）は初期過程
に関するもの，同図（ｂ）は中期過程に関するもの，同
図（ｃ）は後期過程に関するものである。
体基板の部分側面断面図であり、同図（ａ）は初期過程
に関するもの，同図（ｂ）は中期過程に関するもの，同
図（ｃ）は後期過程に関するものである。
【００４７】実施例２では、先ず図６（ａ）に示される
ように、半導体基板上にシリコン酸化膜１０１を成長さ
せ、続いてスパッタリング技術によりＴｉ膜１０２，Ｔ
ｉＮ膜１０３，Ａｌ−Ｓｉ−Ｃｕ膜１０４，ＴｉＮ膜１
０５をこの順で形成した後、このＴｉＮ膜１０５上にフ
ォトレジスト１０６を塗布した後、リソグラフィ技術に
よりパターンを形成する。
ように、半導体基板上にシリコン酸化膜１０１を成長さ
せ、続いてスパッタリング技術によりＴｉ膜１０２，Ｔ
ｉＮ膜１０３，Ａｌ−Ｓｉ−Ｃｕ膜１０４，ＴｉＮ膜１
０５をこの順で形成した後、このＴｉＮ膜１０５上にフ
ォトレジスト１０６を塗布した後、リソグラフィ技術に
よりパターンを形成する。
【００４８】次に、この半導体基板を図５で説明したド
ライエッチング装置を用いてエッチング処理する。最初
にＴｉＮ膜１０５，Ａｌ−Ｓｉ−Ｃｕ膜１０４，ＴｉＮ
膜１０３，Ｔｉ膜１０２をエッチングして金属配線の形
成を行う。エッチング条件としては、Ｃｌ2 を３０ｓｃ
ｃｍ，ＢＣｌ3 を６０ｓｃｃｍ，圧力を４０Ｐａ，ＲＦ
パワー密度：を２．７５Ｗ／ｃｍ2 として行った。
ライエッチング装置を用いてエッチング処理する。最初
にＴｉＮ膜１０５，Ａｌ−Ｓｉ−Ｃｕ膜１０４，ＴｉＮ
膜１０３，Ｔｉ膜１０２をエッチングして金属配線の形
成を行う。エッチング条件としては、Ｃｌ2 を３０ｓｃ
ｃｍ，ＢＣｌ3 を６０ｓｃｃｍ，圧力を４０Ｐａ，ＲＦ
パワー密度：を２．７５Ｗ／ｃｍ2 として行った。
【００４９】更に、図６（ｂ）に示されるように、シリ
コン酸化膜１０７を成膜してからフォトレジスト１０８
を塗布し、リソグラフィ技術によりパターン形成（露光
・現像）を行う。現像後に半導体基板をステージ温度１
２０℃，２４０秒の条件で熱処理を行い、フォトレジス
ト１０８中に残存する溶媒を揮発させる。
コン酸化膜１０７を成膜してからフォトレジスト１０８
を塗布し、リソグラフィ技術によりパターン形成（露光
・現像）を行う。現像後に半導体基板をステージ温度１
２０℃，２４０秒の条件で熱処理を行い、フォトレジス
ト１０８中に残存する溶媒を揮発させる。
【００５０】この後は、この半導体基板を図２で説明し
たドライエッチング装置を用いてドライエッチング工程
として第１段階のドライエッチング処理する。このとき
のドライエッチング条件は、ＣＦ4 を２０ｓｃｃｍ，Ｃ
ＨＦ3 を４０ｓｃｃｍ，圧力を５Ｐａ，ＲＦパワー密度
を８．７７Ｗ／ｃｍ2 ，ＥＳＣ電圧を１０００Ｖ，上部
電極２０２の温度を８０℃、下部電極２０３の温度を８
０℃として行った。このとき、半導体基板の温度は１３
５℃となった。
たドライエッチング装置を用いてドライエッチング工程
として第１段階のドライエッチング処理する。このとき
のドライエッチング条件は、ＣＦ4 を２０ｓｃｃｍ，Ｃ
ＨＦ3 を４０ｓｃｃｍ，圧力を５Ｐａ，ＲＦパワー密度
を８．７７Ｗ／ｃｍ2 ，ＥＳＣ電圧を１０００Ｖ，上部
電極２０２の温度を８０℃、下部電極２０３の温度を８
０℃として行った。このとき、半導体基板の温度は１３
５℃となった。
【００５１】次に、この半導体基板を図２で説明したド
ライエッチング装置を用いてエッチング工程として第２
段階のドライエッチング処理する。このときのドライエ
ッチング条件は、ＳＦ6 を２０ｓｃｃｍ，ＣＦ4 を４０
ｓｃｃｍ，圧力を２０Ｐａ，ＲＦパワー密度を３．３Ｗ
／ｃｍ2 ，ＥＳＣ電圧を１０００Ｖ，上部電極２０２の
温度を８０℃，下部電極２０３の温度を８０℃として行
った。このドライエッチング処理により図６（ｂ）に示
すように、従来に比べてＴｉＮ膜１０５に対して選択性
の良好なヴィアホール１０９が形成される。
ライエッチング装置を用いてエッチング工程として第２
段階のドライエッチング処理する。このときのドライエ
ッチング条件は、ＳＦ6 を２０ｓｃｃｍ，ＣＦ4 を４０
ｓｃｃｍ，圧力を２０Ｐａ，ＲＦパワー密度を３．３Ｗ
／ｃｍ2 ，ＥＳＣ電圧を１０００Ｖ，上部電極２０２の
温度を８０℃，下部電極２０３の温度を８０℃として行
った。このドライエッチング処理により図６（ｂ）に示
すように、従来に比べてＴｉＮ膜１０５に対して選択性
の良好なヴィアホール１０９が形成される。
【００５２】最後に、図６（ｃ）に示されるように、図
７（ｃ）で説明した場合と同様な金属配線方法によって
第２の金属配線ＬM を形成する。
７（ｃ）で説明した場合と同様な金属配線方法によって
第２の金属配線ＬM を形成する。
【００５３】ここでは、ＴｉＮ膜１０５の除去を要する
ヴィアホールエッチングにおいて、ＳＦ6 を用いて下部
電極２０３の温度を従来に比べて高温に設定しているこ
とから、ＴｉＮ膜１０５を高速にエッチングすることが
できる。
ヴィアホールエッチングにおいて、ＳＦ6 を用いて下部
電極２０３の温度を従来に比べて高温に設定しているこ
とから、ＴｉＮ膜１０５を高速にエッチングすることが
できる。
【００５４】又、エッチング工程として第２段階のドラ
イエッチング条件に関しては、ＳＦ6 ：ＣＦ4 を１：２
〜１：４，トータルガス流量を３０〜１２０ｓｃｃｍ，
圧力を１０〜４０［Ｐａ］，ＲＦパワー密度を２．２〜
４．４［Ｗ／ｃｍ2 ］の範囲の適当な組み合わせにより
エッチングすることが可能である。
イエッチング条件に関しては、ＳＦ6 ：ＣＦ4 を１：２
〜１：４，トータルガス流量を３０〜１２０ｓｃｃｍ，
圧力を１０〜４０［Ｐａ］，ＲＦパワー密度を２．２〜
４．４［Ｗ／ｃｍ2 ］の範囲の適当な組み合わせにより
エッチングすることが可能である。
【００５５】
【発明の効果】以上に述べた通り、本発明の半導体装置
の製造方法によれば、半導体基板における金属配線と活
性領域又は独立した他の金属配線との間にドライエッチ
ングにより導通孔（ヴィアホール）を形成するドライエ
ッチング工程におけるドライエッチングに際し、フォト
レジストをマスクとして半導体基板を１２０〜１４０
［℃］に保温して行うことによって、一般的なＣＦ4 ，
ＣＨＦ3 等のガスを用いてエッチングを行っても反応生
成物をシリコン酸化膜及びフォトレジストにおける開口
部に集中している状態から均一に堆積する方向に変化さ
せることができるようになり、しかもドライエッチング
に先立ってウェーハ状態の半導体基板を保持する保持部
の温度を１２０℃に設定してから２４０秒以上熱処理す
ることで従来に比べて下地膜であるＴｉＮ膜に対して選
択性の優れたエッチングが可能となり、結果として品種
に富んだ優れた特性の半導体装置が安価に製造可能とな
るため、工業上極めて有益となる。
の製造方法によれば、半導体基板における金属配線と活
性領域又は独立した他の金属配線との間にドライエッチ
ングにより導通孔（ヴィアホール）を形成するドライエ
ッチング工程におけるドライエッチングに際し、フォト
レジストをマスクとして半導体基板を１２０〜１４０
［℃］に保温して行うことによって、一般的なＣＦ4 ，
ＣＨＦ3 等のガスを用いてエッチングを行っても反応生
成物をシリコン酸化膜及びフォトレジストにおける開口
部に集中している状態から均一に堆積する方向に変化さ
せることができるようになり、しかもドライエッチング
に先立ってウェーハ状態の半導体基板を保持する保持部
の温度を１２０℃に設定してから２４０秒以上熱処理す
ることで従来に比べて下地膜であるＴｉＮ膜に対して選
択性の優れたエッチングが可能となり、結果として品種
に富んだ優れた特性の半導体装置が安価に製造可能とな
るため、工業上極めて有益となる。
【図１】本発明の半導体装置の製造方法における背景的
技術を説明するために、エッチングに一般的に用いられ
ているＣＦ4 ，ＣＨＦ3 等のガスを用いて保持温度条件
を変えてエッチングを行った場合の反応生成物の状態を
示した半導体基板における部分側面断面図であり、
（ａ）は保持温度を１００℃とした場合に関するもの，
（ｂ）は保持温度を１４０℃とした場合に関するもので
ある。
技術を説明するために、エッチングに一般的に用いられ
ているＣＦ4 ，ＣＨＦ3 等のガスを用いて保持温度条件
を変えてエッチングを行った場合の反応生成物の状態を
示した半導体基板における部分側面断面図であり、
（ａ）は保持温度を１００℃とした場合に関するもの，
（ｂ）は保持温度を１４０℃とした場合に関するもので
ある。
【図２】図１で説明した背景的技術を評価するために用
いたドライエッチング装置の基本構成を示したものであ
る。
いたドライエッチング装置の基本構成を示したものであ
る。
【図３】図１で説明した背景的技術の評価として、半導
体基板における温度と選択比との関係を示したものであ
る。
体基板における温度と選択比との関係を示したものであ
る。
【図４】本発明の半導体装置の製造方法を具体的に説明
した実施例１に係る製造過程別な半導体基板の部分側面
断面図であり、（ａ）は初期過程に関するもの，（ｂ）
は中期過程に関するもの，（ｃ）は後期過程に関するも
のである。
した実施例１に係る製造過程別な半導体基板の部分側面
断面図であり、（ａ）は初期過程に関するもの，（ｂ）
は中期過程に関するもの，（ｃ）は後期過程に関するも
のである。
【図５】図４で説明した実施例１及び図６で説明する実
施例２で使用されるドライエッチング装置の基本構成を
示したものである。
施例２で使用されるドライエッチング装置の基本構成を
示したものである。
【図６】本発明の半導体装置の製造方法を具体的に説明
した実施例２に係る製造過程別な半導体基板の部分側面
断面図であり、（ａ）は初期過程に関するもの，（ｂ）
は中期過程に関するもの，（ｃ）は後期過程に関するも
のである。
した実施例２に係る製造過程別な半導体基板の部分側面
断面図であり、（ａ）は初期過程に関するもの，（ｂ）
は中期過程に関するもの，（ｃ）は後期過程に関するも
のである。
【図７】従来の半導体装置の製造方法として、多層構造
化された金属配線間にヴィアホールを形成する技術を説
明するために示した製造過程別な半導体基板の部分側面
断面図であり、（ａ）は初期過程に関するもの，（ｂ）
は中期過程に関するもの，（ｃ）は後期過程に関するも
のである。
化された金属配線間にヴィアホールを形成する技術を説
明するために示した製造過程別な半導体基板の部分側面
断面図であり、（ａ）は初期過程に関するもの，（ｂ）
は中期過程に関するもの，（ｃ）は後期過程に関するも
のである。
【図８】図７で説明したヴィアホールの形成に際してシ
リコン酸化膜とＴｉＮ膜との選択比を向上させた場合の
ヴィアホールエッチングにおける反応生成物の状態を示
した半導体基板における部分側面断面図であり、（ａ）
はＣＦ4 ，ＣＨＦ3 等のガスを用いてエッチングした場
合に関するもの，（ｂ）はＣ4 Ｆ8 ，ＣＯ等のガスを用
いてエッチングした場合に関するものである。
リコン酸化膜とＴｉＮ膜との選択比を向上させた場合の
ヴィアホールエッチングにおける反応生成物の状態を示
した半導体基板における部分側面断面図であり、（ａ）
はＣＦ4 ，ＣＨＦ3 等のガスを用いてエッチングした場
合に関するもの，（ｂ）はＣ4 Ｆ8 ，ＣＯ等のガスを用
いてエッチングした場合に関するものである。
１０ 半導体基板 １０１，１０７ シリコン酸化膜 １０２ Ｔｉ膜 １０３，１０５ ＴｉＮ膜 １０４ Ａｌ−Ｓｉ−Ｃｕ膜 １０６，１０８ フォトレジスト １０９ ヴィアホール ２０１ チャンバ ２０２ 上部電極 ２０３ 下部電極 ２０４ マッチングボックス ２０５ ＲＦ電源 ２０６ ＤＣ電源 ２０７ 温度コントローラ ２０８ ガス供給機構 ＭR 反応生成物 ＬM 第２の金属配線
Claims (5)
- 【請求項１】 半導体基板における金属配線と活性領域
又は独立した他の金属配線との間にドライエッチングに
より導通孔を形成するドライエッチング工程を含む半導
体装置の製造方法において、前記ドライエッチング工程
では前記ドライエッチングに際してフォトレジストをマ
スクとして前記半導体基板を１２０〜１４０［℃］に保
温して行うことを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、前記ドライエッチング工程では、前記ドライエ
ッチングに先立って前記半導体基板のウェーハ状態のも
のを保持する保持部の温度を１２０℃に設定してから２
４０秒以上熱処理することを特徴とする半導体装置の製
造方法。 - 【請求項３】 請求項１又は２記載の半導体装置の製造
方法において、前記ドライエッチング工程では、前記ド
ライエッチングによる前記導通孔の形成を静電吸着を利
用して行うことを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項１〜３の何れか一つに記載の半導
体装置の製造方法において、前記ドライエッチング工程
では、ドライエッチングガスとしてフルオロカーボンガ
スを用いることを特徴とする半導体装置の製造方法。 - 【請求項５】 請求項１〜４の何れか一つに記載の半導
体装置の製造方法において、前記ドライエッチング工程
による前記導通孔の形成後、前記半導体基板の下地金属
膜のエッチングをフッ素を含むガスによりエッチングす
るエッチング工程を含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7321637A JP2773770B2 (ja) | 1995-12-11 | 1995-12-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7321637A JP2773770B2 (ja) | 1995-12-11 | 1995-12-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09162287A true JPH09162287A (ja) | 1997-06-20 |
| JP2773770B2 JP2773770B2 (ja) | 1998-07-09 |
Family
ID=18134733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7321637A Expired - Lifetime JP2773770B2 (ja) | 1995-12-11 | 1995-12-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2773770B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05308062A (ja) * | 1992-03-04 | 1993-11-19 | Toshiba Corp | ドライエッチング方法 |
| JPH07201826A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | ドライエッチング方法 |
| JPH07263421A (ja) * | 1994-03-23 | 1995-10-13 | Hitachi Ltd | 表面処理方法及び表面処理装置 |
-
1995
- 1995-12-11 JP JP7321637A patent/JP2773770B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05308062A (ja) * | 1992-03-04 | 1993-11-19 | Toshiba Corp | ドライエッチング方法 |
| JPH07201826A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | ドライエッチング方法 |
| JPH07263421A (ja) * | 1994-03-23 | 1995-10-13 | Hitachi Ltd | 表面処理方法及び表面処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2773770B2 (ja) | 1998-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11204504A (ja) | シリコン層のエッチング方法 | |
| JP4351806B2 (ja) | フォトレジストマスクを使用してエッチングするための改良技術 | |
| JPH0945633A (ja) | 半導体集積回路装置の微細ホールの形成方法 | |
| JP3019367B2 (ja) | 半導体装置の製造方法 | |
| JPH07335570A (ja) | プラズマ処理における基板温度制御方法 | |
| JPH11214356A (ja) | シリコン基板のドライエッチング方法 | |
| JPH02219227A (ja) | プラズマ散乱現象を利用した蝕刻方法 | |
| KR20070044374A (ko) | 반도체 장치의 제조 방법, 반도체 장치의 제조 장치, 제어프로그램 및 컴퓨터 기억 매체 | |
| JP2773770B2 (ja) | 半導体装置の製造方法 | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JP2000181082A (ja) | 半導体装置の製造方法 | |
| JPH09148270A (ja) | エッチング方法及び半導体装置の製造方法 | |
| KR19990045272A (ko) | 실리콘 산화막으로부터실리콘 질화막을 선택적으로 식각하기 위한 방법 | |
| JPH09321024A (ja) | 半導体装置の製造方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JPH08236506A (ja) | 半導体装置の製造方法 | |
| JP4778715B2 (ja) | 半導体の製造方法 | |
| JP2900525B2 (ja) | 半導体装置の製造方法 | |
| JPH07106310A (ja) | ドライエッチング方法 | |
| KR100576439B1 (ko) | 반도체 소자의 식각 챔버 클리닝 방법 | |
| JPH0644591B2 (ja) | 半導体装置の製造方法 | |
| JPH0353521A (ja) | 半導体装置の製造方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JP2600839B2 (ja) | 窒化シリコン膜のエッチング方法 | |
| JPH11150103A (ja) | コンタクトホールの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980325 |