JPH09148444A - 多層配線半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【課題】ゲートアレイ方式の半導体集積回路装置におい
て、製造が容易で、品質上の信頼性の高い、かつ多層の
信号間の干渉（クロストーク）が少なく、顕微鏡やＥＢ
テスターでの観察、測定が容易な多層配線の半導体集積
回路を提供する。 【解決手段】少なくとも４層の多層配線構造とし、第１
の配線層と第２の配線層の配線方向は互いに直交し、第
３の配線層と第４の配線層の配線方向は第１の配線層の
配線方向に対し、それぞれ４５度、１３５度の角度に配
置する。 【効果】各層の配線間の重なりが少なくなり、段差が緩
和、減少し、製造プロセスが容易になり、品質上の信頼
性が高まる。また、斜めの配線が使用できるので回路の
端子間をより短い距離で接続でき、信号遅延の少ない、
かつ配線の自由度のより高い多層配線の半導体集積回路
が得られる。さらにエンベデッドアレイのような部分的
にゲートアレイ方式を用いる場合も適用できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はゲートアレイ方式の
半導体集積回路装置における多層、殊に４層の多層配線
の配線方法、及び構成に関する。

【０００２】

【従来の技術】従来のゲートアレイ方式の半導体集積回
路装置における３層以上の配線方法は図７の如く、実線
で示す第１の配線層（７１１、７１２、７１３、・・
・）と破線で示す第２の配線層（７２１、７２２、７２
３、・・・）の配線方向は互いに直交して配置し、一点
鎖線で示す第３層の配線層（７３１、７３２、７３３・
・・）は第１の配線層の上に同一方向に配線した。更に
二点鎖線で示す第４層の配線層（７４１、７４２、７４
３・・・）を設ける場合は第２の配線層の上に同一方向
に配線した。なお図７において第１の配線層の配線は実
線で、第３の配線層の配線は一点鎖線で便宜上、表わし
ているが、図８の断面図で示す如く、実際には幅と厚み
を有し、同一面上で重なる位置関係に配置されている。
また第２層の配線層の配線と第４の配線層の配線も同一
面上で重なる位置関係にある。なお、図８において、８
１１、８１２は第１の配線層の配線であり、８２１は第
２の配線層の配線であり、８３１、８３２は第３の配線
層の配線であり、８４１は第４の配線層の配線であり、
８０１、８０２、８０３は二酸化珪素（ＳｉＯ₂）を主
成分とする絶縁膜である。

【０００３】

【発明が解決しようとする課題】さて、前述した従来の
ゲートアレイ方式の半導体集積回路装置における多層の
配線方法では第１の配線層と第３の配線層が同一の基板
の上で重なり、また第２の配線層と第４の配線層が同一
の基板の上で重なるので、集積回路チップ上において高
低差が大きく、段差が激しくなり、製造プロセスが難し
く、品質上においてトラブルが発生しやすいという問題
点があった。

【０００４】また、第１の配線層の信号線と第３の配線
層の信号線（もしくは第２の配線層の信号線と第４の配
線層の信号線）が同一の基板の上で重なって長い距離を
走ることも頻繁に起こるため、前記信号間での干渉（ク
ロストーク）が発生し誤動作を引き起こしやすいという
問題点があった。

【０００５】また、第１の配線層と第３の配線層や第２
の配線層と第４の配線層が同一の基板の上で重なること
が多いので、集積回路チップを顕微鏡で観察したり、Ｅ
Ｂ（電子線）テスターで直接測定したり、不良解析を行
なう場合に第１の配線層や第２の配線層の下層の信号線
が隠れ、測定不能、解析不可能という事態を引き起こし
やすいという問題点があった。

【０００６】そこで本発明はこのような問題点を解決す
るもので、その第１の目的とするところは各層の配線が
集中せず、集積回路チップ上における段差が少なく、し
たがって製造プロセスが容易で、かつ品質上の信頼性の
高い多層配線の半導体集積回路装置を提供することにあ
る。

【０００７】また、第２の目的としては各層の配線層の
重なりが少なく、信号間での干渉（クロストーク）の発
生が起こりにくい多層配線の半導体集積回路装置を提供
することにある。

【０００８】また、第３の目的としては集積回路チップ
の顕微鏡での観察や、ＥＢテスターでの直接測定や、不
良解析を容易にすることにある。

【０００９】

【課題を解決するための手段】本発明の多層配線半導体
集積回路装置は ａ） 複数の単位基本素子集合が配列され、配線層によ
り該単位基本素子間が接続されてなるゲートアレイ方式
の半導体集積回路装置において、 ｂ） 第１の配線層と、第２の配線層と、第３の配線層
と、第４の配線層の計４層の配線層を有し、 Ｃ） 第１の配線層と第２の配線層の配線方向は互いに
直交し、 ｄ） 第３の配線層と第４の配線層の配線方向は互いに
直交し、 ｅ） 第１の配線層の配線方向は第３の配線層の配線方
向と第４の配線層の配線方向に対してそれぞれ４５度、
もしくは１３５度の角度に配置されたことを特徴とす
る。

【００１０】

【作用】本発明の上記の構成によれば各層の配線間の重
なりが少なくなり、段差が緩和、減少し、製造プロセス
が容易になり、品質上の信頼性が高まる。

【００１１】また、各層の配線間の重なりが少なくな
り、信号間の干渉（クロストーク）が少なくなる。

【００１２】また、各層の配線間の重なりが少なくな
り、顕微鏡での観察やＥＢテスターでの測定、解析が容
易になる。

【００１３】

【発明の実施の形態】以下、実施例により本発明の詳細
を示す。図１は本発明の第１の実施例を示す配線パター
ン図である。図１において実線１１１、１１２、１１３
等で示す横方向に配置された配線群が第１の配線層の配
線であり、破線１２１、１２２、１２３等で示す縦方向
に配置された配線群が第２の配線層の配線であり、一点
鎖線１３１、１３２、１３３等で示す右斜め方向に配置
された配線群が第３の配線層の配線であり、二点鎖線１
４１、１４２、１４３等で示す左斜め方向に配置された
配線群が第４の配線層の配線である。実際の配線は従来
例の図８の断面図で示す如く、幅も厚みもあるが、本発
明では配置方法が本質的であるので以下においても配線
を実線、破線、一点鎖線、二点鎖線等で簡略化して表現
する。また図１の各配線層の下には図２の一例で示すよ
うなゲートアレイで用いるトランジスタ、及びベーシッ
クセルを構成する素子が配置されている。図２において
２０１、２０２、２０３、２０４が絶縁ゲート電界効果
型トランジスタ（以下ＭＯＳＦＥＴと略す）のゲート電
極を構成するポリシリコンであり、２０５、２０６、２
０７がＰ型ＭＯＳＦＥＴのソース電極もしくはドレイン
電極を構成するＰ型拡散層であり、２０８、２０９、２
１０はＮ型ＭＯＳＦＥＴのソース電極もしくはドレイン
電極を構成するＮ型拡散層である。２００の一点鎖線で
囲んだ中の素子２０１、２０２、２０３、２０４、２０
５、２０６、２０７、２０８、２０９、２１０で回路構
成単位であるベーシックセルが構成されており、ゲート
アレイ方式の半導体集積回路の中にはこのベーシックセ
ルが多数配置されている。ベーシックセルの各素子を用
いて部分的な回路を構成する際には主として第１層の配
線を横方向、縦方向ともに用い、必要に応じて各素子と
コンタクトをとることにより行なう。また単なる配線領
域として用いる場合には第１層の配線を横方向、第２層
の配線を縦方向に用い、必要に応じてホールをとること
により、配線の結線を行なう。したがって第１層だけは
横方向にも縦方向にも用いられるが、原則としては第１
層の配線は２２１、２２２、２２３等で示す規則的に配
置された横方向の格子状の上に用いられ、第２層の配線
は２３１、２３２、２３３等で示す規則的に配置された
縦方向の格子状の上に用いられる。また、図１の横方向
の第１層の配線群、縦方向の第２層の配線群はそれぞれ
図２の横方向の第１層の配線群、縦方の第２層の配線群
に対応している。

【００１４】さて図１においては第３層の配線１３１、
１３２、１３３が右斜め方向に配置され、第４層の配線
１４１、１４２、１４３が左斜め方向に配置されている
ので、横方向の第１層の配線１１１、１１２、１１３や
縦方向の第２層の配線１２１、１２２、１２３と重なる
部分が非常に少なくなっている。したがって段差の激し
い所が殆どなく、また異なった配線層の信号間の干渉
（クロストーク）が減る。また同様に配線間の重なりが
少ない為、顕微鏡での観察や、ＥＢテスターでの測定、
解析が容易に行える。また図６に示すようにＡ地点から
Ｃ地点に配線する場合、従来の直交した配線のみでＢ₂
を経由する方法に較べ、斜めの配線が用いることが出来
るのでＢ₁経由のより短い距離で到達し、信号遅延を軽
減できる。

【００１５】図３は本発明の第２の実施例を示す配線パ
ターン図である。図３において実線３１１、３１２、３
１３等で示す横方向に配置された配線群が第１の配線層
の配線であり、破線３２１、３２２、３２３等で示す縦
方向に配置された配線群が第２の配線層の配線であり、
一点鎖線３３１、３３２、３３３等で示す右斜め方向に
配置された配線群が第３の配線層の配線であり、二点鎖
線３４１、３４２、３４３等で示す左斜め方向に配置さ
れた配線群が第４の配線層の配線である。図１の第１の
実施例との違いは第１、第２の配線層と第３、第４の配
線層との位置関係をずらしており、その結果、各層の重
なる最大の層数が４から３へと少なくなっており、より
段差が軽減され、製造が容易になる。また図１の第１の
実施例では第３、第４の配線層を加えても第１、第２の
配線層からなる配線の交差点（格子点）の数に変化は無
かったが、図３の第２の実施例においては第３、第４の
配線層によって配線の交差点が増加しているのでコンタ
クトや配線の結線の自由度が増加するという特徴があ
る。

【００１６】図４は本発明の第３の実施例を示す配線パ
ターン図である。図４において実線４１１、４１２、４
１３等で示す横方向に配置された配線群が第１の配線層
の配線であり、破線４２１、４２２、４２３等で示す縦
方向に配置された配線群が第２の配線層の配線であり、
一点鎖線４３１、４３２、４３３等で示す右斜め方向に
配置された配線群が第３の配線層の配線であり、二点鎖
線４４１、４４２、４４３等で示す左斜め方向に配置さ
れた配線群が第４の配線層の配線である。図１の第１の
実施例、図３の第２の実施例との違いは第３、第４の配
線層の配線ピッチ（間隔）が狭くなり、配線密度が高ま
る配置をとっていることにある。図１の第１の実施例、
図３の第２の実施例においては第１層、第２層の配線層
の配線ピッチに較べ幾何学的理由から約１．４倍となっ
ている。一般的には段差の激しくなる３層目や４層目は
配線ピッチは緩和した方が製造上は好ましいが、製造技
術の向上により緩和の必要がない場合には集積度、使用
効率の点から１層目及び２層目と遜色のない方が良い。
このような場合、図４の第３の実施例の配線パターンで
は約１．０６倍とほぼ変わらない配線ピッチが得られ
る。

【００１７】図５は本発明の第４の実施例を示す配線パ
ターン図である。図５において実線５１１、５１２、５
１３等で示す横方向に配置された配線群が第１の配線層
の配線であり、破線５２１、５２２、５２３等で示す縦
方向に配置された配線群が第２の配線層の配線であり、
一点鎖線５３１、５３２、５３３等で示す右斜め方向に
配置された配線群が第３の配線層の配線であり、二点鎖
線５４１、５４２、５４３等で示す左斜め方向に配置さ
れた配線群が第４の配線層の配線である。第１、第２、
第３の実施例においては第１の配線層の配線ピッチと第
２の配線層の配線ピッチが同じ場合で、このとき第３層
の配線層の配線方向と第４層の配線層の配線方向は直交
する。しかし第１の配線層の配線ピッチと第２の配線層
の配線ピッチが異なる場合には第３層の配線層の配線方
向と第４層の配線層の配線方向は直交しなくなる。しか
しながら配線間の配線のためだけなら必ずしも直交する
必要はない。図５において、第１の配線層の最小単位配
線ピッチをａ、第２の配線層の最小単位配線ピッチをｂ
として、θ＝ａｒｃｔａｎ（ａ／ｂ）としたとき、第３
の配線層の配線方向と第４の配線層の配線方向は（（２
θ×１８０）／π）度、もしくは（１８０×（１−２θ
／π））度の角度で互いに交差する。また第１の配線層
の配線方向は第３の配線層の配線方向と第４の配線層の
配線方向に対してそれぞれ（（θ×１８０）／π）度、
（１８０×（１−θ／π））度の角度となる。この実施
例は第１の配線層の配線ピッチと第２の配線層の配線ピ
ッチの比を変えたい場合に有効となる。

【００１８】なお、第１、第２、第３、第４の実施例に
おいて第３層と第４層の配線層の配置関係を入れ替えて
もよい。

【００１９】また、図２にベーシックセルの構成の一例
をあげたが、これは単なる一例であって本発明の多層配
線の方式は多様なベーシックセルに対して広く適用でき
る。

【００２０】また、以上はゲートアレイ方式の多層配線
半導体集積回路を対象に説明してきたが、エンベデッド
アレイのような部分的にゲートアレイ方式を用いる多層
配線半導体集積回路においてもゲートアレイと同様な手
法をとる部分について、本発明は当然、適用できる。

【００２１】

【発明の効果】以上、述べたように本発明によれば各層
の配線が集中せず、集積回路チップ上における段差が少
なく、したがって製造プロセスが容易で、品質上の信頼
性の高い多層配線の半導体集積回路装置が得られるとい
う効果がある。

【００２２】また、各層の配線層の重なりが少ないの
で、信号間での干渉（クロストーク）が発生が起こりに
くい多層配線の半導体集積回路装置を提供することが出
来るという効果がある。

【００２３】また、各層の配線層の重なりが少ないの
で、集積回路チップの顕微鏡での観察や、ＥＢテスター
での直接測定や、不良解析を容易にするが出来るという
効果がある。

【００２４】また、斜めの配線が使用できるので回路の
端子間をより短い距離で接続でき、信号遅延を軽減でき
るという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す配線パターン図で
ある。

【図２】本発明の多層配線方法を用いるゲートアレイ方
式の半導体集積回路のベーシックセルの構成例を示すベ
ーシックセルパターン図である。

【図３】本発明の第２の実施例を示す配線パターン図で
ある。

【図４】本発明の第３の実施例を示す配線パターン図で
ある。

【図５】本発明の第４の実施例を示す配線パターン図で
ある。

【図６】本発明の信号結線例を示す結線パターン図であ
る。

【図７】従来の多層配線の例を示す配線パターン図であ
る。

【図８】従来の多層配線の例を示す配線パターンの断面
図である。

【符号の説明】

１１１、１１２、１１３、２２１、２２２、２２３、３
１１、３１２、３１３、４１１、４１２、４１３、５１
１、５１２、５１３、７１１、７１２、７１３、８１
１、８１２・・・第１層の配線 １２１、１２２、１２３、２３１、２３２、２３３、３
２１、３２２、３２３、４２１、４２２、４２３、５２
１、５２２、５２３、７２１、７２２、７２３、８２１
・・・第２層の配線 １３１、１３２、１３３、３３１、３３２、３３３、４
３１、４３２、４３３、５３１、５３２、５３３、７３
１、７３２、７３３、８３１、８３２・・・第３層の配
線 １４１、１４２、１４３、３４１、３４２、３４３、４
４１、４４２、４４３、５４１、５４２、５４３、７４
１、７４２、７４３、８４１・・・第４層の配線 ２００・・・ベーシックセル ２０１、２０２、２０３、２０４・・・ポリシリコン ２０５、２０６、２０７・・・Ｐ型拡散層 ２０８、２０９、２１０・・・Ｎ型拡散層 ８０１、８０２、８０３・・・二酸化珪素を主成分とす
る絶縁膜

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ａ） 複数の単位基本素子集合が配列さ
   れ、配線層により該単位基本素子間が接続されてなるゲ
   ートアレイ方式の半導体集積回路装置において、 ｂ） 第１の配線層と、第２の配線層と、第３の配線層
   と、第４の配線層の少なくとも計４層の配線層を有し、 Ｃ） 第１の配線層と第２の配線層の配線方向は互いに
   直交し、 ｄ） 第３の配線層と第４の配線層の配線方向は互いに
   直交し、 ｅ） 第１の配線層の配線方向は第３の配線層の配線方
   向と第４の配線層の配線方向に対してそれぞれ４５度、
   もしくは１３５度の角度に配置されたことを特徴とする
   多層配線半導体集積回路装置。
2. 【請求項２】 ａ） 複数の単位基本素子集合が配列さ
   れ、配線層により該単位基本素子間が接続されてなるゲ
   ートアレイ方式の半導体集積回路装置において、 ｂ） 第１の配線層と、第２の配線層と、第３の配線層
   と、第４の配線層の少なくとも計４層の配線層を有し、 Ｃ） 第１の配線層と第２の配線層の配線方向は互いに
   直交し、 ｄ） 第１の配線層の最小単位配線ピッチをａ、第２の
   配線層の最小単位配線ピッチをｂとして、θ＝ａｒｃｔ
   ａｎ（ａ／ｂ）としたとき、第３の配線層の配線方向と
   第４の配線層の配線方向は（（２θ×１８０）／π）
   度、もしくは（１８０×（１−２θ／π））度の角度で
   互いに交差し、 ｅ） 第１の配線層の配線方向は第３の配線層の配線方
   向と第４の配線層の配線方向に対してそれぞれ（（θ×
   １８０）／π）度、（１８０×（１−θ／π））度の角
   度、もしくは前記２種の角度を入れ替えた角度に配置さ
   れたことを特徴とする多層配線半導体集積回路装置。