JPH09130809A - 動きベクトル探索装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、中間レジスタの密度をかえて広い
探索領域で動きベクトルを探索する動きベクトル探索装
置を提供することを課題とする。 【解決手段】 プロセッサエレメントおよび中間レジス
タをシストリックアレー構造に並べて探索領域を形成
し、さらに、探索領域から漏れたサーチウィンドウの画
素データを保持する水平サイドレジスタ４２００を有
し、始めに同一パリティフェーズ処理を行ない画素デー
タを水平サイドレジスタ４２００に保持し、その後、戻
し手段により、画素データを戻し、続いて異パリティフ
ェーズ処理を行なう。中間レジスタの密度を特定位置で
切り替えて使用するとき、画素データを同一パリティフ
ェーズ処理前の状態に再現する必要があり、そのため、
特定位置にシフタ４５００を設け、これにより画素デー
タの転送をかえることができるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル動画像
の情報圧縮に適用される動きベクトル探索装置に係り、
特に、現画像の一部を構成する現画像ブロックの画素デ
ータと前符号化画像上のサーチウィンドウ内の複数の候
補ブロックの画素データとに基づいて算出されたそれぞ
れのディストーションによって動きベクトルを探索する
動きベクトル探索装置に関する。

【０００２】

【従来の技術】文字、図形、音声、映像などの異なる情
報をデジタルデータで表現し、これらのメディアを統合
して一元的に取り扱うマルチメディアが近年注目を浴び
ている。このマルチメディアをより効果的に実現するキ
ー・テクノロジーのひとつとして情報圧縮技術がある。
情報圧縮技術は、情報の冗長性に着目し、冗長な部分の
情報を削減することにより、情報量を少なくする技術で
あり、これにより大量の情報を効率的に処理し、蓄積
し、伝送することが可能となる。

【０００３】各種のメディアの情報量には大きな差があ
り、とりわけ、動画像は膨大な情報量を有するため、大
幅な情報の圧縮が必要となる。情報の圧縮方法には各種
方式があり、これらの方式を組み合わせることにより、
大幅な圧縮を実現している。一般に、これらの圧縮機能
はＬＳＩ（Large scale integrated circuit）として提
供されている。

【０００４】動画像情報の圧縮方式の一つとして、動画
像の一部を構成する２つの画面間の時間的な相関関係に
基づいて情報圧縮を行う方式が知られている。この圧縮
方式には、例えば、単純フレーム間予測符号化方式、動
き補償フレーム間予測符号化方式がある。ここで、フレ
ームとは、動画像を構成する１枚の画面を表す。以下、
単純フレーム間予測符号化方式および動き補償フレーム
間予測符号化方式について説明する。

【０００５】動き補償フレーム間予測符号化方式では、
図４５に示されるように、前符号化画像２００の人物像
１が移動した場合、図４５に示される動きベクトルＭＶ
を算出する。動きベクトルＭＶは、人物像１の移動方向
および移動距離を表し、この動きベクトルＭＶと前符号
化画像２００の人物像１を形成する画素データとによっ
て、現画像１００上の人物像１を予測する。ここで、前
符号化画像は、現画像１００よりも過去の画像であって
も、未来の画像であってもよいが、現画像１００よりも
時間的に先に符号化される画像である。有意画素領域は
領域２となる。したがって、動き補償フレーム間予測符
号化方式では、有意画素数を大幅に少なくすることがで
きるので、画像情報の圧縮効率を大幅に向上することが
できる。

【０００６】ところで、国際標準方式であるＩＴＵ−Ｔ
（International telecommunication Union-Telecommun
ication Standardization Sector）Ｈ．２６１による動
き補償フレーム間予測方式では、まず、図４６に示すよ
うに、現画像１００を複数のブロックに分割し、その一
つのブロック（以下、現画像ブロックと呼ぶ）１１０に
類似した同一サイズの複数のブロック３１０（以下、候
補ブロックと呼ぶ）を含むサーチウィンドウ２１０を前
符号化画像２００上で特定し、サーチウインド２１０内
に含まれる複数の候補ブロック３１０と現画像ブロック
１１０とのディストーションを算出する。

【０００７】ここで、ディストーションとは、各候補ブ
ロック３１０と現画像ブロック１１０との類似性を表す
ものであり、各候補ブロック内の位置的に対応する画素
データの差分値をそれぞれ求め、これらの差分値が相殺
されないように絶対値演算または二乗演算によって正数
データに変換して累積した値で示される。次に、算出さ
れたディストーションの中から最小の値をもつディスト
ーションを特定し、この最小ディストーションを有する
候補ブロック３１０と現画像ブロック１１０に基づいて
動きベクトルＭＶが算出される。

【０００８】さらに、現画像ブロック１１０、サーチウ
ィンドウ２１０、候補ブロック３１０の関係について説
明する。図４７（ｂ）に示すように、現画像ブロック１
１０がＮ行Ｍ列の画素から構成され、図４７（ａ）に示
すように、サーチウィンドウ２１０がＨ行Ｌ列の画素か
ら構成されるとすると、現画像ブロック１１０に類似し
た候補ブロック３１０は、サーチウィンドウ２１０内に
（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個存在する。

【０００９】また、現画像ブロック１１０の左上角の画
素データをａ（０，０）で表わすとすると、サーチウィ
ンドウ２１０内でこの画素データａ（０，０）に位置的
に対応する各候補ブロック３１０の画素の取り得る範囲
は、図４７（ａ）の斜線領域で示される。現画像ブロッ
ク１１０内の画素データと各候補ブロック３１０内の画
素データとの位置的な対応関係を図４８に示す。図４８
に示すように、現画像ブロック１１０内の画素データａ
（ｍ，ｎ）に位置的に対応する各候補ブロック３１０内
の画素データは、サーチウィンドウ２１０内の画素デー
タｂ（ｌ＋ｍ，ｈ＋ｎ）で表される。ここで、ｈおよび
ｌはサーチウィンドウ２１０内の各候補ブロック３１０
を特定する値であり、サーチウィンドウ２１０内の画素
データｂ（ｌ，ｈ）は候補ブロック３１０の左上角の画
素データであり、現画像ブロック１１０の左上角の画素
データａ（０，０）に位置的に対応する。

【００１０】図４７および図４８に示された現画像ブロ
ック１１０、サーチウィンドウ２１０および複数の候補
ブロック３１０において、現画像ブロック１１０と各候
補ブロック３１０とのディストーションをＤ（ｌ，ｈ）
とすると、Ｄ（ｌ，ｈ）は以下の式により表される。

【００１１】

【数１】

【００１２】ここで、‖‖はディストーションを演算す
るノルムを示し、ｄ（ｍ，ｎ）は、ｄ（ｍ，ｎ）＝ｂ
（ｌ＋ｍ，ｈ＋ｎ）−ａ（ｍ，ｎ）で表され、現画像ブ
ロック１１０の画素データおよび位置的に対応する各候
補ブロック３１０の画素データの差分値である局所ディ
ストーションを示している。ノルム演算は、一般に、絶
対値演算および二乗演算が用いられるが、計算の複雑さ
と効率の点で絶対値演算が最も頻繁に用いられる。

【００１３】なお、動き補償フレーム間予測方式におい
て、現画像と前符号化画像をブロック単位で比較する方
法は、ブロック・マッチング法と呼ばれており、さら
に、サーチウィンドウ内に含まれる全ての候補ブロック
と現画像ブロックとを比較する場合には、フル・サーチ
・ブロック・マッチング法（全点探索法）と呼ばれてい
る。

【００１４】この全点探索法を用いて動きベクトルを求
める方法および装置として、例えば、特開平２−２１３
２９１号公報の二次元アニメート画像の連続画像を表す
データ信号を処理するための方法および回路が知られて
いる。この方法および回路においては、演算時間を短縮
するため、候補ブロックの数だけプロセッサエレメント
を配置して、プロセッサエレメントに供給されたサーチ
エリアのデータを全体として上方向、下方向および左方
向に切り換えてスキャニングを行うことでディストーシ
ョンを求めている。

【００１５】すなわち、図４９および図５０に示すよう
に、ｌおよびｈを ｌ＝０，１，２ ｈ＝０，１，２ で表すとすると、まず、各プロセッサエレメントにサー
チウィンドウの画素データが入力されるとともに、現画
像ブロックの画素データａ（０，０）が入力されたサイ
クル０では、各プロセッサエレメントでは、局所ディス
トーション ｜ｂ（ｌ，ｈ）−ａ（０，０）｜ の計算およびストアが行われる。

【００１６】次のサイクル１では、サーチウィンドウの
各画素データを全体として上に移動するとともに、現画
像ブロックの画素データａ（０，１）が入力されること
で局所ディストーション ｜ｂ（ｌ，ｈ＋１）−ａ（０，１）｜ の計算が行われ、さらに、サイクル０で計算された局所
ディストーションに加算されてストアされる。

【００１７】次いで、サイクル２では、サーチウィンド
ウの各画素データを全体として左に移動するとともに、
現画像ブロックの画素データａ（１，１）が入力される
ことで局所ディストーション ｜ｂ（ｌ＋１，ｈ＋１）−ａ（１，１）｜ の計算が行われ、さらに、サイクル１での演算結果に加
算されてストアされる。

【００１８】次いで、サイクル３では、サーチウィンド
ウの各画素データを全体として下に移動するとともに、
現画像ブロックの画素データａ（１，０）が入力される
ことで局所ディストーション ｜ｂ（ｌ＋１，ｈ）−ａ（１，０）｜ の計算が行われ、さらに、サイクル２での演算結果に加
算されてストアされ、結果として９個の候補ブロックに
対応する各候補ブロックと現画像ブロックとのディスト
ーションが計算される。

【００１９】次いで、この９個のディストーションの中
から検出された最小ディストーションに基づいて動きベ
クトルが求められる。また、国際標準ＩＴＵ−ＴのＨ．
２６１およびＩＳＯ／ＩＥＣ１１１７２−２では、順次
走査方式の画像の符号化のみを取り扱っていたのに対し
て、国際標準の暫定標準方式ＩＳＯ／ＩＥＣ１３８１８
−２では、さらに、インタレース走査方式の画像の符号
化も取扱っている。

【００２０】インタレース走査方式は、単純に順次１ラ
イン毎に垂直走査を行う順次走査方式に対して、所定の
走査ライン毎に飛び越して垂直走査を行い、飛び越した
走査ラインの本数に対応した走査回数によってフレーム
を構成するものである。例えば、２：１インタレース走
査方式は、１枚のフレームを奇数走査ラインからなるフ
ィールドと偶数走査ラインからなるフィールドとの２枚
のフィールドで構成し、まず一方のフィールドの走査を
行なってから他方のフィールドの走査を行うものであ
る。このインタレース走査方式は、信号帯域幅を節減
し、実質的に走査線数を減らすことなく、画面全体の走
査回数を多くして画像のちらつきを少なくするものであ
る。

【００２１】インタレース走査方式の画像には、フレー
ムを符号化の単位とするフレーム構造とフィールドを符
号化の単位とするフィールド構造との両方が提供され、
さらに、予測方式には、フレーム予測方式とフィールド
予測方式とがある。ただし、フィールド構造の場合に
は、フレーム予測方式は使えない。以下、フレーム構造
におけるそれぞれの予測方式の例を説明する。

【００２２】ここで、図５１に示すように、現画像フレ
ーム６００が奇数走査ラインからなる第１フィールド６
０１および偶数走査ラインからなる第２フィールド６０
２から構成され、前符号化フレーム７００が奇数走査ラ
インからなる第１フィールド７０１および偶数走査ライ
ンからなる第２フィールド７０２から構成され、前符号
化画像フレーム７００から現画像フレーム６００を予測
するとする。また、図５１に示すように、斜線で示され
た人物像３が画面の左下から右上の方向に移動している
とする。

【００２３】フレーム構造におけるフィールド予測方式
は、前符号化画像フレーム７００の第１フィールド７０
１または第２フィールド７０２から現画像フレーム６０
０の第１フィールド６０１を動きベクトルＭＶ１によっ
て予測し、前符号化画像フレーム７００の第１フィール
ド７０１または第２フィールド７０２から現画像フレー
ム６００の第２フィールド６０２を動きベクトルＭＶ２
によって予測し、この予測された２つのフィールドを合
成することによって前符号化画像フレーム７００から現
画像フレーム６００を予測する。

【００２４】フレーム構造におけるフレーム予測方式
は、前符号化画像フレーム７００から現画像フレーム６
００を動きベクトルＭＶによって予測する。結局、フレ
ーム構造では、フィールド予測方式による２本の動きベ
クトルＭＶ１，ＭＶ２とフレーム予測方式による１本の
動きベクトルＭＶが求められる。すなわち、図５２に示
すように、現画像を時間ｎ、前符号化画像を時間（ｎ−
１）とし、現画像および前符号化画像の奇数走査ライン
の各画素を白丸で表し、現画像および前符号化画像の偶
数走査ラインの各画素を黒丸で表し、垂直８画素の現画
像フレームブロック８００が垂直４画素の現画像第１フ
ィールドブロック８０１と垂直４画素の現画像第２フィ
ールドブロック８０２からなるとすると、動きベクトル
ＭＶ１は、現画像第１フィールドブロック８０１を現画
像ブロックとし、この現画像第１フィールドブロック８
０１の画素データと前符号化画像の第１フィールドまた
は第２フィールドの複数の第１フィールド候補ブロック
９０１の画素データに基づいて求められ、動きベクトル
ＭＶ２は、現画像第２フィールドブロック８０２を現画
像ブロックとし、この現画像第２フィールドブロック８
０２の画素データと前符号化画像の第１フィールドまた
は第２フィールドの複数の第２フィールド候補ブロック
９０２の画素データに基づいて求められ、動きベクトル
ＭＶは、現画像フレームブロック８００を現画像ブロッ
クとし、現画像フレームブロック８００の画素データと
前符号化画像の複数のフレーム候補ブロック９００の画
素データに基づいて求められる。

【００２５】さらに、動きベクトルを求める方法は、現
画像フレームブロック８００内の現画像第１フィールド
ブロック８０１および第２フィールドブロック８０２に
対して、前符号化画像上の候補ブロックの取り方によっ
て同一パリティーフェーズおよび異パリティーフェーズ
に分けられる。図５３に示すように、現画像を時間ｎ、
前符号化画像を時間（ｎ−１）とし、現画像および前符
号化画像の奇数走査ラインの各画素を白丸で表し、現画
像および前符号化画像の偶数走査ラインの各画素を黒丸
で表し、垂直８画素の現画像フレームブロック８１０が
垂直４画素の現画像第１フィールドブロック８１１と垂
直４画素の第２フィールドブロック８１２からなるとす
ると、同一パリティーフェーズは、現画像第１フィール
ドブロック８１１の画素データと前符号化画像の第１フ
ィールドの複数の候補ブロック９１１の画素データに基
づいて動きベクトルＭＶ１１を求めるとともに、現画像
第２フィールドブロック８１２の画素データと前符号化
画像の第２フィールドの複数の候補ブロック９１２の画
素データに基づいて動きベクトルＭＶ２２を求め、現画
像フレームブロック８１０の画素データと第１フィール
ド候補ブロック９１１および第２フィールド候補ブロッ
ク９１２を含む複数のフレーム候補ブロック９１０の画
素データに基づいて動きベクトルを求めるものである。

【００２６】一方、異パリティーフェーズは、現画像第
１フィールドブロック８１１の画素データと前符号化画
像の第２フィールドの複数の第２フィールド候補ブロッ
ク９２２の画素データに基づいて動きベクトルＭＶ１２
を求めるとともに、現画像第２フィールドブロック８１
２の画素データと前符号化画像の第１フィールドの複数
の第１フィールド候補ブロック９２１の画素データに基
づいて動きベクトルＭＶ２２を求め、現画像フレームブ
ロック８１０の画素データと第１フィールド候補ブロッ
ク９２１および第２フィールド候補ブロック９２２を含
む複数のフレーム候補ブロック９２０の画素データに基
づいて動きベクトルを求めるものである。

【００２７】最終的には、これらの動きベクトルの中か
らフィールド予測方式による２本の動きベクトルＭＶ
１，ＭＶ２とフレーム予測方式による１本の動きベクト
ルＭＶから最適な動きベクトルが選択される。

【００２８】

【発明が解決しようとする課題】しかしながら、従来の
全点探索法を適用した動きベクトル探索装置にあって
は、サーチウィンドウ内の候補ブロックの数に応じてデ
ィストーションを算出するプロセッサエレメントを回路
上に配置する必要があるので、広い探索範囲を設定して
動きベクトルを探索したい場合には、プロセッサエレメ
ントの数が膨大となってしまい、回路が非常に複雑にな
ってしまうといった問題があった。

【００２９】ところで、例えば図５２に示された現画像
フレームブロック８００の動きベクトルＭＶは、現画像
フレームブロック８００をそれぞれ現画像ブロックと
し、この現画像フレームブロック８００の画素データと
前符号化画像の複数の候補ブロック９００の画素データ
に基づいて求めることができるが、現画像第１フィール
ドブロック８０１および現画像第２フィールドブロック
８０２のそれぞれの動きベクトルＭＶ１，ＭＶ２を求め
るときに算出された第１フィールドの複数のディストー
ションと第２フィールドの複数のディストーションとを
複数の候補ブロック９００に対応するように加算された
複数のディストーションに基づいて求めることができ
る。

【００３０】さらに、図４９および図５０に示された上
方向、下方向および左方向にサーチウィンドウ内の画素
データを転送して保持する画素データ転送保持機能およ
び転送されたサーチウィンドウの画素データと現画像ブ
ロックの画素データとに基づいてディストーションを算
出するディストーション算出機能の２つの機能を有する
プロセッサエレメントに対して、画素データ転送保持機
能のみを有する中間レジスタを設け、必要な候補ブロッ
ク数に応じたプロセッサエレメントを設けるとともにプ
ロセッサエレメントおよび中間レジスタの総数がサーチ
ウィンドウの画素数に対応するように中間レジスタを各
プロセッサエレメントの間に配置することで、プロセッ
サエレメントの数を増やすことなく、簡略的な探索方法
により探索範囲を広くすることができる。

【００３１】そこで、本発明は、探索領域にデータ保持
およびデータ転送を行う中間レジスタを追加して探索領
域の範囲を広げて動きベクトルを探索し、中間レジスタ
の配置の密度を特定の位置で切り替えて使用することに
より、特定の範囲では高い密度で探索し、特定の範囲以
外は粗い探索を行うことができ、これらは制御信号によ
り制御するだけで、簡単に配置密度を切替えることがで
きる動きベクトル探索装置を提供することを課題として
いる。

【００３２】さらに、転送方向を上下方向に行なってい
たものをプロセッサエレメントの列に応じて上方向また
は下方向のどちらかに決定することにより、転送バスの
数を削減することを目的とする。ところで、図５３に示
されるような、同じサーチウィンドウに対して、同一パ
リティフェーズ処理と異パリティフェーズ処理を連続し
て行おうとすると、探索領域内で、ディストーションを
算出しながら画素データを転送していき、左方向へ溢れ
た画素データを転送保持する機能を有する水平サイドレ
ジスタを設け、始めの同一パリティフェーズ処理をしな
がらサーチウィンドウの画素データを保持し、ディスト
ーション算出が終了した後で、再び、探索領域内に画素
データを右方向に転送しながら水平サイドレジスタから
戻し、続けて異パリティフェーズ処理を行えばよい。

【００３３】しかしながら、探索領域にただ単に中間レ
ジスタを追加して探索領域の範囲を広げ、中間レジスタ
の配置の密度を特定の位置で切り替えて使用すると、プ
ロセッサエレメントの列の間に存在する中間レジスタに
おいては画素データの転送方向は左右方向のみで、上下
方向へは行われず、プロセッサエレメントの列で、上下
方向の転送が行われている間は中間レジスタの画素デー
タは同じ位置に保持される。したがって、中間レジスタ
が存在する探索領域と存在しない探索領域とでは画素デ
ータの転送方法が異なってしまうため、同じサーチウィ
ンドウの画素データを用いて、同一パリティフェーズ処
理と異パリティフェーズ処理を行おうとした場合、同一
パリティフェーズ処理が終了したときの画素データの配
置が同一パリティフェーズ処理が開始されたときの画素
データの配置と異なってしまうといった問題点がある。

【００３４】そこで、本発明は、探索領域に中間レジス
タを追加して探索領域の範囲を広げ、動きベクトルを探
索し、さらに、中間レジスタの配置の密度を切替える特
定位置に、画素データを戻すときの転送方向を水平方向
だけでなく、斜め上または下へ転送方向を切替えること
ができるよう、シフタを設けることにより、シフタは画
素データの入力端子を複数有し、制御信号により出力端
子との接続を切替えるだけで、簡単に画素データの転送
方向を変更し、サーチウィンドウの画素データの配置を
元の状態に戻すことができる動きベクトル探索装置を提
供することを課題としている。

【００３５】

【課題を解決するための手段】請求項１記載の発明は、
上記課題を解決するため、動画像を部分的に構成する現
画像を前記動画像を部分的に構成する参照画像に基づい
て予測するのに用いられる動きベクトルを探索する装置
であり、Ｈ，Ｌ，ＮおよびＭをそれぞれ整数とすると
き、前記現画像が画素データを有するＮ行Ｍ列の画素に
より表わされる現画像ブロックを含み、前記参照画像が
画素データを有するＨ行Ｌ列の画素により表わされるサ
ーチウィンドウを含み、該サーチウィンドウがそれぞれ
画素データを有する前記現画像ブロックと同一サイズの
複数の候補ブロックを含み、該複数の候補ブロックのう
ち前記現画像ブロックに類似する何れか１つの候補ブロ
ックのブロック位置と該現画像ブロックのブロック位置
とによって、前記動きベクトルを特定する動きベクトル
探索装置であって、前記現画像ブロックの画素データを
出力する現画像データ出力手段と、前記参照画像の画素
データを記憶し、前記サーチウィンドウの画素データを
出力可能な参照画像データ記憶手段と、前記サーチウィ
ンドウおよび前記現画像ブロックのサイズに応じた（Ｈ
−Ｎ＋１）行（Ｌ−Ｍ＋１）列の探索領域を形成し、該
探索領域内に前記サーチウィンドウ内の各候補ブロック
の画素データの一部を入力して保持するとともに、該保
持した画素データを前記探索領域の所定方向に転送する
（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個の第１レジスタを有
する第１の画素データ転送保持手段と、前記第１の画素
データ転送保持手段の第１レジスタとの間で画素データ
を授受する複数の第２レジスタを有し、前記第１の画素
データ転送保持手段と共に前記サーチウィンドウの画素
データを前記探索領域を通る所定の転送経路に沿って転
送する第２の画素データ転送保持手段と、前記転送経路
に沿って転送された画素データの一部を前記第１および
第２の画素データ転送保持手段から入力し、該入力した
画素データを前記第１および第２の画素データ転送保持
手段に戻すよう出力する第３レジスタを有する第３の画
素データ転送保持手段と、前記サーチウィンドウの画素
データを前記第１および第２の画素データ転送保持手段
に入力させるとともに、前記第１および第２の画素デー
タ転送保持手段により前記サーチウィンドウの画素デー
タを前記転送経路に沿って転送させるウィンドウデータ
転送制御手段と、前記現画像データ出力手段から出力さ
れた現画像ブロックの画素データと前記第１の画素デー
タ転送保持手段に保持された画素データとに基づいて、
前記現画像ブロックと前記複数の候補ブロックとの間の
画像の差を表わす複数のディストーションをそれぞれ算
出させるディストーション算出手段と、前記現画像ブロ
ックに対し算出された複数のディストーションの値のう
ち最小値を検出して、前記類似する１つの候補ブロック
を特定する類似ブロック特定手段と、前記第１および第
２の画素データ転送保持手段により画素データが転送さ
れるとき、前記第１および第２の画素データ転送保持手
段に入力された画素データのうち前記サーチウィンドウ
の一部の画素データを前記第１および第２の画素データ
転送保持手段から排出しつつ前記第３の画素データ転送
保持手段に保持させる排出データ保持制御手段と、前記
第３の画素データ転送保持手段により前記第１および第
２の画素データ転送保持手段に画素データが転送される
とき、前記第３の画素データ転送保持手段に入力された
画素データのうち前記サーチウィンドウの一部の画素デ
ータを前記第３の画素データ転送保持手段から排出しつ
つ前記第１および第２の画素データ転送保持手段に保持
させるとともに、前記第１および第２の画素データ転送
保持手段により前記サーチウィンドウの画素データを所
定の転送経路に沿って転送させる戻しデータ転送制御手
段と、前記サーチウィンドウの画素データを前記転送経
路とは別の転送経路に沿って転送させ、前記第１および
第２の画素データ転送保持手段に入力させる転送経路変
更手段と、を備え、前記ディストーション算出手段が、
前記第３の画素データ転送保持手段から前記第１および
第２の画素データ転送保持手段に戻された画素データを
用いて、前記現画像ブロックとは異なる現画像ブロック
に対応するディストーションを算出させることを特徴と
する。

【００３６】請求項２記載の発明は、上記課題を解決す
るため、請求項１記載の動きベクトル探索装置におい
て、前記第１の画素データ転送保持手段の第１レジスタ
が、前記ディストーション算出手段に前記サーチウイン
ドウ内の候補ブロックの画素データを入力する転送レジ
スタと、該転送レジスタとの間で画素データを入力し保
持する中間レジスタと、からなることを特徴とする。

【００３７】請求項３記載の発明は、上記課題を解決す
るため、請求項１記載の動きベクトル探索装置におい
て、前記転送経路変更手段が、複数の入力端子を有し、
該入力端子の中から１つの入力端子を選択し、該１つの
入力端子から入力された画素データを出力する出力端子
を有するセレクタからなることを特徴とする。

【００３８】請求項４記載の発明は、上記課題を解決す
るため、請求項１記載の動きベクトル探索装置におい
て、前記参照画像データ記憶手段から前記サーチウィン
ドウの画素データを所定画素領域分ずつ読み出して記憶
するとともに、該記憶済の画素データを前記参照画像デ
ータ記憶手段からのデータ転送速度より大きい転送速度
で前記第１および第２の画素データ転送保持手段に供給
する高速転送記憶手段を有し、前記ウィンドウデータ転
送制御手段が、前記高速転送記憶手段に記憶された画素
データを前記第１および第２の画素データ転送保持手段
に入力させるとともに、前記第１および第２の画素デー
タ転送保持手段により前記画素データを前記転送経路に
沿って転送させ、前記高速転送記憶手段が前記参照画像
データ記憶手段から読み出し記憶している前記所定画素
領域分の画素データのうち、前記探索領域内に戻された
画素データに続く転送順序の画素データを前記第１およ
び第２の画素データ転送保持手段に再度入力させ、前記
ディストーション算出手段が、前記第３の画素データ転
送保持手段から前記第１および第２の画素データ転送保
持手段に戻された画素データと、前記高速転送記憶手段
から前記第１および第２の画素データ転送保持手段に再
度入力された画素データとに基づいて、前記ディストー
ションを算出させることを特徴とする。

【００３９】請求項５記載の発明は、上記課題を解決す
るため、動画像を部分的に構成する現画像フレームを、
前記動画像を部分的に構成する参照画像フレームに基づ
いて予測するのに用いられる複数の動きベクトルを探索
する動きベクトル探索装置であり、Ｈ，Ｌ，ＮおよびＭ
をそれぞれ整数とするとき、前記現画像フレームが、現
画像第１フィールドおよび現画像第２フィールドからな
るとともに、画素データを有する（Ｎ×２）行Ｍ列の画
素により表わされる現画像フレームブロックを含み、該
現画像フレームブロックが、前記現画像第１フィールド
を部分的に構成するＮ行Ｍ列の画素により表わされる現
画像第１フィールドブロックおよび前記現画像第２フィ
ールドを部分的に構成するＮ行Ｍ列の画素により表わさ
れる現画像第２フィールドブロックからなり、前記参照
画像フレームが、参照画像第１フィールドおよび参照画
像第２フィールドからなるとともに、画素データを有す
る（Ｈ×２）行Ｌ列の画素により表わされるサーチウイ
ンドウを含み、該サーチウインドウが、画素データを有
する前記現画像フレームブロックと同一サイズの（Ｎ×
２）行Ｍ列の画素により表わされるフレーム候補ブロッ
クを含み、該フレーム候補ブロックが、前記参照画像第
１フィールドを部分的に構成するＮ行Ｍ列の画素により
表わされる第１フィールド候補ブロックおよび前記参照
画像第２フィールドを部分的に構成するＮ行Ｍ列の画素
により表わされる第２フィールド候補ブロックからな
り、前記複数の動きベクトルが、前記現画像フレームブ
ロックのブロック位置と該現画像フレームブロックに最
も類似するフレーム候補ブロックのブロック位置とによ
って特定されるフレーム動きベクトルと、前記現画像第
１フィールドブロックのブロック位置と該現画像第１フ
ィールドブロックに最も類似する第１フィールド候補ブ
ロックのブロック位置とによって特定される第１フィー
ルド動きベクトルと、前記現画像第２フィールドブロッ
クのブロック位置と該現画像第２フィールドブロックに
最も類似する第２フィールド候補ブロックのブロック位
置とによって特定される第２フィールド動きベクトル
と、を含む動きベクトル探索装置であって、前記現画像
第１フィールドブロックの画素データおよび前記現画像
第２フィールドブロックの画素データを出力する現画像
データ出力手段と、前記参照画像第１フィールドおよび
前記参照画像第２フィールドを含む参照画像フレームの
画素データを記憶し、前記サーチウィンドウの第１フィ
ールド候補ブロックおよび第２フィールド候補ブロック
の画素データを出力する参照画像データ記憶手段と、前
記サーチウィンドウおよび前記現画像フレームブロック
のサイズに応じた（Ｈ−Ｎ＋１）行（Ｌ−Ｍ＋１）列の
探索領域を形成し、該探索領域内に前記サーチウィンド
ウ内の各第１フィールド候補ブロックの画素データの一
部および各第２フィールド候補ブロックの画素データの
一部を入力して保持するとともに、該保持した画素デー
タを前記探索領域の所定方向に転送する（Ｈ−Ｎ＋１）
×（Ｌ−Ｍ＋１）個の第１レジスタを有する第１の画素
データ転送保持手段と、前記第１の画素データ転送保持
手段の第１レジスタとの間で画素データを授受する複数
の第２レジスタを有し、前記第１の画素データ転送保持
手段と共に前記サーチウィンドウの画素データを前記探
索領域を通る所定の転送経路に沿って転送する第２の画
素データ転送保持手段と、前記転送経路に沿って転送さ
れた画素データの一部を前記第１および第２の画素デー
タ転送保持手段から入力し、該入力した画素データを前
記第１および第２の画素データ転送保持手段に戻すよう
出力する第３レジスタを有する第３の画素データ転送保
持手段と、前記参照画像データ記憶手段に記憶されてい
る前記サーチウィンドウの第１フィールド候補ブロック
および第２フィールド候補ブロックの画素データを前記
第１および第２の画素データ転送保持手段に入力させる
とともに、前記サーチウィンドウの第１フィールド候補
ブロックおよび第２フィールド候補ブロックの画素デー
タを前記転送経路に沿って転送させるウィンドウデータ
転送制御手段と、前記現画像データ出力手段から出力さ
れた前記現画像第１フィールドブロックの画素データお
よび前記現画像第２フィールドブロックの画素データと
前記第１の画素データ転送保持手段に保持された画素デ
ータとに基づいて、前記現画像第１フィールドブロック
および前記現画像第２フィールドブロックの各々に対
し、該現画像第１フィールドブロックと前記各第１フィ
ールド候補ブロックとの間の画像の差を表わす複数の第
１のフィールドブロックディストーション、並びに、該
現画像第２フィールドブロックと前記各第２フィールド
候補ブロックとの間の画像の差を表わす複数の第２のフ
ィールドブロックディストーション、を時分割演算させ
るフィールドブロックディストーション算出手段と、該
フィールドブロックディストーション算出手段により算
出された各第１のフィールドブロックディストーション
と各第２のフィールドブロックディストーションに基づ
いて、前記現画像フレームブロックと前記各フレーム候
補ブロックとの間の画像の差を表わす各第１のフレーム
ブロックディストーションを算出し、前記各第１のフィ
ールドブロックディストーションのうちの最小の第１の
フィールドブロックディストーションを検出して、該最
小の第１のフィールドブロックディストーションに対応
する第１最小フィールド候補ブロックと、前記各第２の
フィールドブロックディストーションのうちの最小の第
２のフィールドブロックディストーションを検出して、
該最小の第２のフィールドブロックディストーションに
対応する第２最小フィールド候補ブロックと、前記各第
１のフレームブロックディストーションのうちの最小の
第１のフレームブロックディストーションを検出して、
該最小の第１のフレームブロックディストーションに対
応する第１最小フレーム候補ブロックと、をそれぞれ前
記現画像ブロックに類似する候補ブロックとして特定す
る類似ブロック特定手段と、前記第１および第２の画素
データ転送保持手段により画素データが転送されると
き、前記第１および第２の画素データ転送保持手段に入
力された画素データのうち前記サーチウィンドウの一部
の画素データを前記第１および第２の画素データ転送保
持手段から排出しつつ前記第３の画素データ転送保持手
段に保持させる排出データ保持制御手段と、前記第３の
画素データ転送保持手段に保持された各列の画素データ
を前記第３の画素データ転送保持手段から排出しつつ前
記第１および第２の画素データ転送保持手段に保持させ
るとともに、前記第１および第２の画素データ転送保持
手段により前記サーチウィンドウの画素データを所定の
転送経路に沿って転送させる戻しデータ転送制御手段
と、前記サーチウィンドウの画素データを前記転送経路
とは別の転送経路に沿って転送させ、前記第１および第
２の画素データ転送保持手段に入力させる転送経路変更
手段と、を備え、前記フィールドブロックディストーシ
ョン算出手段が、前記第３の画素データ転送保持手段か
ら前記第１および第２の画素データ転送保持手段に戻さ
れた画素データに基づいて、前記第１のフィールドブロ
ックディストーションを求めた現画像第１フィールドブ
ロックとは異なる現画像フィールドブロックと前記各第
１フィールド候補ブロックとの間の画像の差を表わす複
数の第３のフィールドブロックディストーション、並び
に、前記第２のフィールドブロックディストーションを
求めた現画像第２フィールドブロックとは異なる現画像
フィールドブロックと前記各第２フィールド候補ブロッ
クとの間の画像の差を表わす複数の第４のフィールドブ
ロックディストーション、を時分割演算させ、前記類似
ブロック特定手段が、該フィールドブロックディストー
ション算出手段により算出された各第３のフィールドブ
ロックディストーションと各第４のフィールドブロック
ディストーションに基づいて、前記現画像フレームブロ
ックとは異なる現画像フレームブロックと前記各フレー
ム候補ブロックとの間の画像の差を表わす各第２のフレ
ームブロックディストーションを算出し、前記各第３の
フィールドブロックディストーションのうちの最小の第
３のフィールドブロックディストーションを検出して、
該最小の第３のフィールドブロックディストーションに
対応する第３最小フィールド候補ブロックと、前記各第
４のフィールドブロックディストーションのうちの最小
の第４のフィールドブロックディストーションを検出し
て、該最小の第４のフィールドブロックディストーショ
ンに対応する第４最小フィールド候補ブロックと、前記
各第２のフレームブロックディストーションのうちの最
小の第２のフレームブロックディストーションを検出し
て、該最小の第２のフレームブロックディストーション
に対応する第２最小フレーム候補ブロックと、をそれぞ
れ前記現画像ブロックに類似する候補ブロックとして特
定することを特徴とする。

【００４０】請求項６記載の発明は、上記課題を解決す
るため、請求項５記載の動きベクトル探索装置におい
て、前記フィールドブロックディストーション算出手段
が、前記第３の画素データ転送保持手段から前記第１お
よび第２の画素データ転送保持手段に戻された画素デー
タに基づいて、前記現画像第２フィールドブロックと前
記各第１フィールド候補ブロックとの間の画像の差を表
わす複数の第３のフィールドブロックディストーショ
ン、並びに、前記現画像第１フィールドブロックと前記
各第２フィールド候補ブロックとの間の画像の差を表わ
す複数の第４のフィールドブロックディストーション、
を時分割演算させることを特徴とする。

【００４１】請求項７記載の発明は、上記課題を解決す
るため、請求項５記載の動きベクトル探索装置におい
て、前記フィールドブロックディストーション算出手段
が、前記戻しデータ転送制御手段による画素データの転
送と同時に、前記第３のフィールドブロックディストー
ションおよび前記第４のフィールドブロックディストー
ションを時分割演算させることを特徴とする。

【００４２】請求項８記載の発明は、上記課題を解決す
るため、請求項５記載の動きベクトル探索装置におい
て、前記ウインドウデータ転送制御手段が、前記サーチ
ウインドウ内で隣り合う２つの画素列の画素データを互
いに列方向で逆方向に転送させるよう、前記探索領域内
で入力画素データを列方向に往復移動させながら前記転
送経路に沿って転送させることを特徴とする。

【００４３】

【発明の実施の形態】本発明に係る動きベクトル探索装
置は、図１に示されるように、現画像データ出力手段１
０、参照画像データ記憶手段２０、第１の画素データ転
送保持手段３１、第２の画素データ転送保持手段３２、
第３の画素データ転送保持手段３３、ウィンドウデータ
転送制御手段４１、排出データ保持制御手段４２、戻し
データ転送制御手段４３、転送経路変更手段４４、ディ
ストーション算出手段５０および類似ブロック特定手段
６０から構成される。

【００４４】現画像データ出力手段１０は、現画像ブロ
ックの画素データを出力するものである。参照画像デー
タ記憶手段２０は、参照画像の画素データを記憶し、サ
ーチウィンドウの画素データを出力するものである。第
１の画素データ転送保持手段３１は、複数個の第１レジ
スタを有し、探索領域内にサーチウィンドウ内の各候補
ブロックの画素データの一部を入力して保持するととも
に、保持した画素データを探索領域の所定方向に転送す
るものである。

【００４５】第２の画素データ転送保持手段３２は、複
数の第２レジスタを有し、第１の画素データ転送保持手
段３１の第１レジスタとの間で画素データを授受し、第
１の画素データ転送保持手段３１と共にサーチウィンド
ウの画素データを探索領域を通る所定の転送経路に沿っ
て転送するものである。第３の画素データ転送保持手段
３３は、第３レジスタを有し、転送経路に沿って転送さ
れた画素データの一部を第１および第２の画素データ転
送保持手段３１，３２から入力し、該入力した画素デー
タを第１および第２の画素データ転送保持手段３１，３
２に戻すよう出力するものである。

【００４６】ウィンドウデータ転送制御手段４１は、サ
ーチウィンドウの画素データを第１および第２の画素デ
ータ転送保持手段３１，３２に入力させるとともに、第
１および第２の画素データ転送保持手段３１，３２によ
りサーチウィンドウの画素データを転送経路に沿って転
送させるものである。排出データ保持制御手段４２は、
第１および第２の画素データ転送保持手段３１，３２に
より画素データが転送されるとき、第１および第２の画
素データ転送保持手段３１，３２に入力された画素デー
タのうち前記サーチウィンドウの一部の画素データを第
１および第２の画素データ転送保持手段３１，３２から
排出しつつ第３の画素データ転送保持手段３３に保持さ
せるものである。

【００４７】戻しデータ転送制御手段４３は、第３の画
素データ転送保持手段３３により第１および第２の画素
データ転送保持手段３１，３２に画素データが転送され
るとき、第３の画素データ転送保持手段３３に入力され
た画素データのうちサーチウィンドウの一部の画素デー
タを第３の画素データ転送保持手段３３から排出しつつ
第１および第２の画素データ転送保持手段３１，３２に
保持させるとともに、第１および第２の画素データ転送
保持手段３１，３２によりサーチウィンドウの画素デー
タを所定の転送経路に沿って転送させるものである。

【００４８】転送経路変更手段４４は、サーチウィンド
ウの画素データを転送経路とは別の転送経路に沿って転
送させ、第１および第２の画素データ転送保持手段３
１，３２に入力させるものである。ディストーション算
出手段５０は、現画像データ出力手段から出力された現
画像ブロックの画素データと第１の画素データ転送保持
手段３１に保持された画素データとに基づいて、現画像
ブロックと複数の候補ブロックとの間の画像の差を表わ
す複数のディストーションをそれぞれ算出させるもので
ある。

【００４９】類似ブロック特定手段６０は、現画像ブロ
ックに対し算出された複数のディストーションの値のう
ち最小値を検出して、類似する１つの候補ブロックを特
定するものである。動きベクトル探索装置は、図２に示
される動画像を部分的に構成する現画像１００を動画像
を部分的に構成する参照画像２００に基づいて予測する
のに用いられる動きベクトルを探索する装置である。こ
こで、参照画像２００は現画像１００よりも先に符号化
されたものである。

【００５０】動きベクトル探索装置は、Ｈ，Ｌ，Ｎおよ
びＭをそれぞれ整数とするとき、現画像１００が画素デ
ータを有するＮ行Ｍ列の画素により表わされる現画像ブ
ロック１１０を含み、参照画像２００が画素データを有
するＨ行Ｌ列の画素により表わされるサーチウィンドウ
２１０を含み、サーチウィンドウ２１０がそれぞれ画素
データを有する現画像ブロック１１０と同一サイズの複
数の候補ブロック３１０を含み、複数の候補ブロック３
１０のうち現画像ブロック１１０に類似する何れか１つ
の候補ブロック３１０のブロック位置と現画像ブロック
１１０のブロック位置とによって、動きベクトルを特定
するものである。

【００５１】ここで、第１レジスタにより形成される探
索領域５１０は、サーチウィンドウ２１０および現画像
ブロック１１０のサイズに応じた（Ｈ−Ｎ＋１）行（Ｌ
−Ｍ＋１）列となる。後述する実施例においては、現画
像ブロック１１０は４行４列の画素からなり、サーチウ
ィンドウ２１０は１０行１４列の画素からなるとし、サ
ーチウィンドウ２１０および現画像ブロック１１０のサ
イズに応じた探索領域５１０は７行１１列となる。

【００５２】本発明による動きベクトル探索装置の特徴
は、ディストーション算出手段５０が、第３の画素デー
タ転送保持手段３３から第１および第２の画素データ転
送保持手段３１，３２に戻された画素データを用いて、
現画像ブロックとは異なる現画像ブロックに対応するデ
ィストーションを算出させることができ、さらに、第１
の画素データ転送保持手段３１の第１レジスタが、ディ
ストーション算出手段５０にサーチウインドウ２１０内
の候補ブロック３１０の画素データを入力する転送レジ
スタと、転送レジスタとの間で画素データを入力し保持
する中間レジスタとからなり、また、転送経路変更手段
４４が、複数の入力端子を有し、入力端子の中から１つ
の入力端子を選択し、１つの入力端子から入力された画
素データを出力する出力端子を有するセレクタからなる
ことである。

【００５３】これにより、本発明に係る動きベクトル探
索装置は、探索領域に中間レジスタを使用して探索領域
の範囲を広げて動きベクトルを探索することができ、探
索領域内で、中間レジスタの配置の密度を特定の位置で
切り替えて使用することができ、特定の範囲では高い密
度で探索し、特定の範囲以外は粗い探索を行うことがで
きる。

【００５４】ディストーション算出手段５０ではサーチ
ウィンドウ２１０に対応させる現画像ブロック１１０の
画素データの取り方により、同一パリティフェーズ処理
および異パリティフェーズ処理が行われる。これらの２
フェーズ処理を１セットにしてパイプライン処理するた
めに、まず、同一パリティフェーズ処理を行い、第１の
画素データ転送保持手段３１から溢れたデータを第３の
画素データ保持手段３３に保持し、その後、戻しデータ
転送保持手段４３により第１の画素データ転送保持手段
３１に画素データを同一パリティフェーズ処理開前の状
態まで戻し、次に異パリティフェーズ処理を行う。

【００５５】先に述べたように、中間レジスタの密度を
特定の位置で切り替えて使用する場合、第１の画素デー
タ転送保持手段３１内の画素データの転送方向が、中間
レジスタの存在位置により異なるため、同一パリティフ
ェーズ処理が終了した段階では、画素データの配置が異
なってしまう。そこで、画素データ戻し処理で同一パリ
ティ処理実行前の状態を再現するために、その特定位置
で転送経路変更手段４４により、画素データの転送位置
を移行させる。

【００５６】同一パリティフェーズ、異パリティフェー
ズ処理としては、図３に示すように、同一パリティフェ
ーズ処理の場合は、サーチウィンドウ２１０の一つの候
補ブロック３１０内の画素データ b1(0,0),b1(0,1),b1(0,2),b1(0,3), b1(1,0),b1(1,1),b1(1,2),b1(1,3), b1(2,0),b1(2,1),b1(2,2),b1(2,3), b1(3,0),b1(3,1),b1(3,2),b1(3,3) に対して、現画像ブロック１１０内の画素データ a1(0,0),a1(0,1),a1(0,2),a1(0,3), a1(1,0),a1(1,1),a1(1,2),a1(1,3), a1(2,0),a1(2,1),a1(2,2),a1(2,3), a1(3,0),a1(3,1),a1(3,2),a1(3,3) を対応させて、候補ブロック３１０内の画素データ b2(0,0),b2(0,1),b2(0,2),b2(0,3), b2(1,0),b2(1,1),b2(1,2),b2(1,3), b2(2,0),b2(2,1),b2(2,2),b2(2,3), b2(3,0),b2(3,1),b2(3,2),b2(3,3) に対して、現画像ブロック１１０内の画素データ a2(0,0),a2(0,1),a2(0,2),a2(0,3), a2(1,0),a2(1,1),a2(1,2),a2(1,3), a2(2,0),a2(2,1),a2(2,2),a2(2,3), a2(3,0),a2(3,1),a2(3,2),a2(3,3) を対応させて、ディストーション算出処理が行われ、異
パリティフェーズ処理の場合は、同じサーチウィンドウ
２１０の一つの候補ブロック３１０内の画素データ b1(0,0),b1(0,1),b1(0,2),b1(0,3), b1(1,0),b1(1,1),b1(1,2),b1(1,3), b1(2,0),b1(2,1),b1(2,2),b1(2,3), b1(3,0),b1(3,1),b1(3,2),b1(3,3) に対して、現画像ブロック１１０内の画素データ a2(0,0),a2(0,1),a2(0,2),a2(0,3), a2(1,0),a2(1,1),a2(1,2),a2(1,3), a2(2,0),a2(2,1),a2(2,2),a2(2,3), a2(3,0),a2(3,1),a2(3,2),a2(3,3) を対応させて、候補ブロック３１０内の画素データ b2(0,0),b2(0,1),b2(0,2),b2(0,3), b2(1,0),b2(1,1),b2(1,2),b2(1,3), b2(2,0),b2(2,1),b2(2,2),b2(2,3), b2(3,0),b2(3,1),b2(3,2),b2(3,3) に対して、現画像ブロック１１０内の画素データ a1(0,0),a1(0,1),a1(0,2),a1(0,3), a1(1,0),a1(1,1),a1(1,2),a1(1,3), a1(2,0),a1(2,1),a1(2,2),a1(2,3), a1(3,0),a1(3,1),a1(3,2),a1(3,3) を対応させて、ディストーション算出処理が行われる。

【００５７】本実施例においては、ｂ１（ｘ，ｙ）とａ
１（ｘ，ｙ）の演算とｂ２（ｘ，ｙ）とａ２（ｘ，ｙ）
の演算、または、ｂ１（ｘ，ｙ）とａ２（ｘ，ｙ）の演
算とｂ２（ｘ，ｙ）とａ１（ｘ，ｙ）の演算をまとめ
て、ｂ（ｘ，ｙ）とａ（ｘ，ｙ）の演算として説明す
る。

【００５８】

【実施例】

（実施例１）以下、本発明を図面に基づいて詳しく説明
する。図４〜図３８は本発明に係る動きベクトル探索装
置の第１実施例を示す図である。

【００５９】動きベクトル探索装置は、図４に示される
ように、現画像データ記憶ユニット１０００、参照画像
データ記憶ユニット２０００、入力レジスタユニット２
１００、探索領域形成ユニット３０００、垂直サイドレ
ジスタユニット４１００、水平サイドレジスタユニット
４２００、シフタユニット４５００、類似ブロック特定
ユニット６０００および信号出力ユニット８０００から
構成される。

【００６０】入力レジスタユニット２１００、探索領域
形成ユニット３０００、垂直サイドレジスタユニット４
１００および水平サイドレジスタユニット４２００、シ
フタユニット４５００により形成される２次元配列の構
造を全体として、画素データ転送保持ユニット５０００
と呼ぶことにする。図４において、画素データの流れを
細線の矢印で示し、ディストーションの流れを実線の矢
印で示している。ここでは図面を分かりやすくするため
に各ユニット間の流れを１本のラインで表しているが、
実際は複数のラインにより接続されている。実際の接続
については後述する。また、探索領域形成ユニット３０
００は中央のシフタユニット４５００を境として、左右
に２分割され、左側を探索領域形成ユニット３０００ａ
とし、右側を探索領域形成ユニット３０００ｂとし、垂
直サイドレジスタユニット４１００もシフタユニット４
５００および探索領域形成ユニット３０００により上下
左右に４分割され、左上側を垂直サイドレジスタユニッ
ト４１００ａ、右上側を垂直サイドレジスタユニット４
１００ｂ、左下側を垂直サイドレジスタユニット４１０
０ｃ、右下側を垂直サイドレジスタユニット４１００ｄ
とする。

【００６１】画素データ転送保持ユニット５０００の各
ユニットの構成について、図５に基づいて説明する。同
図に示されるように、画素データ転送保持ユニット５０
００は、複数個の入力レジスタＩＲ、プロセッサエレメ
ントＰＥ、中間レジスタＩＰ、垂直サイドレジスタＶ
Ｓ、水平サイドレジスタＨＳおよび図示されないシフタ
ＳＦからなり、これらをシストリックアレイ構造に配列
して形成されている。ここで、図中の左端と上端に付し
た数字は配列を座標で表したもので、一番左上の水平サ
イドレジスタＨＳはＨＳ（−３，−３）のように表され
る。

【００６２】入力レジスタユニット２１００は、１０個
の入力レジスタＩＲからなり、探索領域形成ユニット３
０００ｂと垂直サイドレジスタユニット４１００ｄの右
側に１列に配置され、ｙ＝０〜９として、入力レジスタ
ＩＲ（１５，ｙ）と示される。探索領域形成ユニット３
０００は、３２個のプロセッサエレメントＰＥおよび７
３個の中間レジスタＩＰから構成され、探索密度の切替
え位置を境に左右に４×４個づつプロセッサエレメント
ＰＥを配置し、各プロセッサエレメントＰＥ間に中間レ
ジスタＩＰをそれぞれ配置し、探索領域形成ユニット３
０００ａでは（７行×８列）の２次元配列を形成し、探
索領域形成ユニット３０００ｂでは（７行×７列）の２
次元配列を形成し、ｘ＝０，２，４，６，８，１０，１
２，１４，ｙ＝０，２，４，６として、プロセッサエレ
メントＰＥ（ｘ，ｙ）と示され、上記プロセッサエレメ
ントＰＥの配置位置を除いた、ｘ＝０〜１４，ｙ＝０〜
６として、中間レジスタＩＰ（ｘ，ｙ）と示される。

【００６３】垂直サイドレジスタユニット４１００は、
４８個の垂直サイドレジスタＶＳおよび２１個の中間レ
ジスタＩＰｂからなり、探索領域形成ユニット３０００
の上下に２次元配列構造をそれぞれ形成する。探索領域
形成ユニット３０００のプロセッサエレメントＰＥのあ
る列に垂直サイドレジスタＶＳを配置し、垂直サイドレ
ジスタＶＳの間の列の必要なところに中間レジスタＩＰ
を配置し、ｘ＝０，２，４，６，８，１０，１２，１
４，ｙ＝−３，−２，−１，７，８，９として、垂直サ
イドレジスタＶＳ（ｘ，ｙ）と示され、ｘ＝１，５，
９，１３，ｙ＝−３〜−１およびｘ＝３，７，１１，ｙ
＝７〜８として、中間レジスタＩＰｂ（ｘ，ｙ）と示さ
れる。

【００６４】水平サイドレジスタユニット４２００は、
３９個の水平サイドレジスタＨＳからなり、探索領域形
成ユニット３０００ａおよび垂直サイドレジスタユニッ
ト４１００ａ，４１００ｃの左側に（１３行×３列）の
２次元配列の構造を形成し、ｘ＝−３〜−１，ｙ＝−３
〜９として、水平サイドレジスタＨＳ（ｘ，ｙ）と示さ
れる。

【００６５】シフタユニット４５００は、１３個のシフ
タＳＦからなり、本実施例では、探索領域形成ユニット
３０００の中央部つまり、７列目と８列目の各レジスタ
およびプロセッサエレメントＰＥの間に１列に配置さ
れ、ｙ＝−３〜９としてシフタＳＦ（ｙ）と示される。
次に、各ユニットの機能について説明する。

【００６６】現画像データ記憶ユニット１０００は、現
画像ブロック単位に現画像の画素データを記憶し、現画
像ブロックの画素データを同一パリティフェーズ処理と
異パリティフェーズ処理に対応するように出力するもの
である。参照画像データ記憶ユニット２０００は、参照
画像のサーチウィンドウ単位に参照画像の画素データを
記憶し、サーチウィンドウの画素データを出力するもの
である。

【００６７】入力レジスタユニット２１００は、参照画
像データ記憶ユニット２０００から出力された画素デー
タを入力し、探索領域形成ユニット３０００にサーチウ
ィンドウ内の画素データを参照画像フォーマット通りに
配置するように画素データを列単位に出力するものであ
る。探索領域形成ユニット３０００は、サーチウィンド
ウ内の画素データを参照画像フォーマット通りに入力レ
ジスタユニット２１００から列単位に入力して配置し、
サーチウィンドウの画素データも順次転送させながら、
現画像データ記憶ユニット１０００から現画像ブロック
の画素データを順次入力し、サーチウィンドウ内の候補
ブロックに対する現画像ブロックのディストーションを
算出し、出力するものである。

【００６８】なお、左右の探索領域形成ユニット３００
０ａおよび３０００ｂは中心の切替え位置でプロセッサ
エレメントＰＥの配置密度を切替えて使用するものであ
り、実際のプロセッサエレメントＰＥおよび中間レジス
タＩＰの配置を図６（ａ）に示す。ここで、中心の切替
え位置を境に左側の探索領域形成ユニット３０００ａの
探索密度を高くする場合は図６（ｂ）のようになり、反
対に右側の探索領域形成ユニット３０００ｂの探索密度
を高くする場合は図６（ｃ）のように探索領域形成ユニ
ット３０００ｂ内の各プロセッサエレメントＰＥと中間
レジスタＩＰの接続状態を切替えて使用するものであ
る。

【００６９】本実施例では図６（ｂ）に示す状態で動き
ベクトルの探索を行うものとする。探索密度の切替えに
は後述する信号出力ユニット８０００からの制御信号に
基づいて接続の切替えを行う。垂直サイドレジスタユニ
ット４１００は、前記探索領域形成ユニット３０００に
おいて、ディストーション算出処理中に画素データを上
下方向へ転送する時に溢れた画素データを入力保持し、
再び、探索領域形成ユニット３０００へ出力するもので
ある。

【００７０】水平サイドレジスタユニット４２００は、
前記探索領域形成ユニット３０００において、ディスト
ーション算出後の画素データを列単位に入力保持し、再
び、探索領域形成ユニット３０００へ出力するものであ
る。シフタユニット４５００は、探索領域形成ユニット
３０００内の探索密度の切替え位置に配置され、画素デ
ータを戻す際に、この探索領域形成ユニット３０００の
切替え位置において、ディストーション算出開始前の画
素データの配置に戻すように、画素データの転送位置を
水平方向、斜め上方向あるいは斜め下方向に切り替えて
出力するためのものである。

【００７１】類似ブロック特定ユニット６０００は、各
プロセッサエレメントＰＥにて算出されたディストーシ
ョンを入力し、入力されたディストーションの中から最
小のディストーションを検出し、さらに、最小ディスト
ーションが算出されたプロセッサエレメントＰＥの位置
情報に基づいて現画像ブロックに対応するサーチウィン
ドウ内の候補ブロックを特定し、動きベクトルを求める
ものである。

【００７２】信号出力ユニット８０００は、図７に示す
ように、基本クロック信号に基づいて各種の制御信号を
形成し、各ユニットへ出力し、各ユニットの動作を制御
するものである。同図に示すように、信号出力ユニット
８０００は信号出力端子Ｐ１〜Ｐ１２を有し、各信号出
力端子から出力された信号は各ユニットへ入力される。
信号出力端子Ｐ１〜Ｐ１２から出力される信号は、それ
ぞれ、クロックパルス信号ＣＫ１およびパルス信号ＣＫ
２，ＳＬ，ＳＲ，ＳＪ，ＳＵ，ＳＤ，ＳＨ，ＣＬ，ＬＤ
１，ＬＤ２，ＳＭＶであり、各信号は以下の制御を行う
ために出力される信号である。

【００７３】信号出力ユニット８０００の第１信号出力
端子Ｐ１から出力される信号は、クロックパルス信号Ｃ
Ｋ１である。クロックパルス信号ＣＫ１は、本装置の基
本クロックで、この信号を基準にして他のパルス信号を
形成し、全ての動作を制御するものであり、画素データ
転送保持ユニット５０００の入力レジスタユニット２１
００、探索領域形成ユニット３０００、垂直サイドレジ
スタユニット４１００および水平サイドレジスタユニッ
ト４２００へ出力される。

【００７４】クロックパルス信号ＣＫ１は２値パルス信
号であり、周期の１／２のパルス幅をもつ。ここではハ
イレベル信号を１としローレベル信号を０で表すことに
する。また、本実施例では、クロックパルス信号ＣＫ１
の１周期を単位時間として以後、処理の流れを表すこと
にする。クロックパルス信号ＣＫ１の１クロック目の立
ち下がりから２クロック目の立ち下がりまでを期間ｃ２
と呼び、以後、期間ｃ３，ｃ４，ｃ５．．．と呼ぶこと
にする。クロックパルス信号ＣＫ１の１クロック目を含
む期間ｃ２の前のクロックパルス信号ＣＫ１の１周期分
の期間をｃ１と呼ぶことにする。

【００７５】信号出力ユニット８０００の第２信号出力
端子Ｐ２から出力される信号は、パルス信号ＣＫ２であ
る。パルス信号ＣＫ２は、ディストーション算出後の処
理を制御する為の信号であり、探索領域形成ユニット３
０００のプロセッサエレメントＰＥおよび類似ブロック
特定ユニット６０００へ出力される。パルス信号ＣＫ２
はクロックパルス信号ＣＫ１と同じ仕様の信号である。

【００７６】信号出力ユニット８０００の第３信号出力
端子Ｐ３から出力される信号は、パルス信号ＳＬであ
り、信号出力ユニット８０００の第４信号出力端子Ｐ４
から出力される信号は、パルス信号ＳＲであり、信号出
力ユニット８０００の第５信号出力端子Ｐ５から出力さ
れる信号は、パルス信号ＳＪである。これらのパルス信
号ＳＬ，ＳＲ，ＳＪは、画素データ転送保持ユニット５
０００上の画素データの転送方向を制御する為の信号で
あり、パルス信号ＳＬおよびＳＪは、探索領域形成ユニ
ット３０００および垂直サイドレジスタユニット４１０
０へ出力され、パルス信号ＳＲは、探索領域形成ユニッ
ト３０００、垂直サイドレジスタユニット４１００、水
平サイドレジスタユニット４２００およびシフタユニッ
ト４５００へ出力される。パルス信号ＳＬにより、各レ
ジスタおよびプロセッサエレメントＰＥでは右側の各レ
ジスタまたはプロセッサエレメントＰＥから画素データ
を入力するように接続を切替える動作を行い、パルス信
号ＳＲにより、各レジスタおよびプロセッサエレメント
ＰＥでは左側の各レジスタまたはプロセッサエレメント
ＰＥから画素データを入力するように接続を切替える動
作を行う。

【００７７】パルス信号ＳＪは、先に述べた探索領域形
成ユニット３０００における探索密度の切替えにおい
て、探索密度を高くした探索領域形成ユニット３０００
とその上下に位置する垂直サイドレジスタユニット４１
００へ出力される信号である。本信号により、画素デー
タの流れを各プロセッサエレメントＰＥ間の列方向に介
在する中間レジスタＩＰを飛ばして直接プロセッサエレ
メントＰＥ間で画素データが転送されるように接続を切
替える。本実施例では、左側の探索領域形成ユニット３
０００および垂直サイドレジスタユニット４１００へ本
信号が出力される。

【００７８】信号出力ユニット８０００の第６信号出力
端子Ｐ６から出力される信号は、パルス信号ＳＵであ
り、信号出力ユニット８０００の第７号出力端子Ｐ７か
ら出力される信号は、パルス信号ＳＤである。これらの
パルス信号ＳＵ，ＳＤは、シフタＳＦの画素データの転
送位置を斜め上方向、水平方向および斜め下方向に切替
える制御をするための信号であり、シフタユニット４５
００へ出力される。パルス信号ＳＵにより、シフタＳＦ
では左斜め下の各レジスタまたはプロセッサエレメント
ＰＥから画素データを入力するように接続を切替える動
作を行い、パルス信号ＳＤにより、シフタＳＦでは左斜
め上の各レジスタまたはプロセッサエレメントＰＥから
画素データを入力するように接続を切替える動作を行
う。

【００７９】信号出力ユニット８０００の第８信号出力
端子Ｐ８から出力される信号は、パルス信号ＳＨであ
る。パルス信号ＳＨは、探索領域形成ユニット３０００
におけるディストーション算出処理および画素データの
転送処理に伴い、探索領域形成ユニット３０００および
垂直サイドレジスタユニット４１００から溢れた画素デ
ータを水平サイドレジスタユニット４２００へ転送する
ための信号であり、水平サイドレジスタユニット４２０
０へ出力される。パルス信号ＳＨにより、水平サイドレ
ジスタＨＳでは右隣の各レジスタから画素データを入力
するように接続を切替える動作を行う。

【００８０】信号出力ユニット８０００の第９信号出力
端子Ｐ９から出力される信号は、パルス信号ＣＬであ
り、信号出力ユニット８０００の第１０信号出力端子Ｐ
１０から出力される信号は、パルス信号ＬＤ１である。
これらのパルス信号ＣＬ，ＬＤ１は、ディストーション
算出および出力処理の制御を行う信号であり、プロセッ
サエレメントＰＥへ出力される。パルス信号ＣＬは、プ
ロセッサエレメントＰＥにおけるディストーション算出
処理において、積算されたディストーションをクリアし
て、再び、積算処理を開始するトリガとなっている。パ
ルス信号ＬＤ１は、プロセッサエレメントＰＥにおける
ディストーション転送処理において、ディストーション
の転送方向を切替える信号であり、特に、ディストーシ
ョンの算出終了時に転送を開始するトリガとなってい
る。

【００８１】信号出力ユニット８０００の第１１信号出
力端子Ｐ１１から出力される信号は、パルス信号ＬＤ２
であり、信号出力ユニット８０００の第１２信号出力端
子Ｐ１２から出力される信号は、パルス信号ＳＭＶであ
る。これらのパルス信号ＬＤ２，ＳＭＶは、類似ブロッ
ク特定処理の制御を行う信号であり、類似ブロック特定
ユニット６０００へ出力される。パルス信号ＬＤ２は、
類似ブロック特定ユニット６０００において、１フェー
ズ処理単位毎に、類似ブロック特定処理を行うタイミン
グを表し、本信号により、各処理のリセットを行い、パ
ルス信号ＳＭＶは、類似ブロック特定ユニット６０００
において、１フェーズ処理単位毎に、求められた最小デ
ィストーションおよび動きベクトルを出力するタイミン
グを表している。

【００８２】本実施例では、同じサーチウィンドウ２１
０内の画素データについてディストーション算出を同一
パリティフェーズ処理および異パリティフェーズ処理と
続けて行い、これらを１セットとして、同じ周期で、隣
のサーチウィンドウ２１０についてもディストーション
算出処理を同一パリティフェーズ処理および異パリティ
フェーズ処理と続けて１セットとして実行する。これら
はクロックパルス信号ＣＫ１の３４倍の周期で実行さ
れ、よって、信号出力ユニット８０００から出力される
パルス信号はクロックパルス信号ＣＫ１の３４倍の周期
を１サイクルとして、各ユニットの制御を行うように信
号を出力する。

【００８３】但し、画素データの入力転送保持処理につ
いては初期立上げ時のクロックパルス信号ＣＫ１の４４
クロック目までは初期処理で、以後、３４クロック毎に
処理を繰り返すものである。つまり、一番始めのディス
トーション算出処理は同一パリティフェーズ処理につい
て行われ、これはクロックパルス信号ＣＫ１の４５クロ
ック目に開始され、以後、クロックパルス信号ＣＫ１の
３４クロック毎に同一パリティフェーズ処理が実行さ
れ、異パリティフェーズ処理は、クロックパルス信号Ｃ
Ｋ１の６３クロック目に開始され、以後、クロックパル
ス信号ＣＫ１の３４クロック毎に実行される。

【００８４】また、画素データ排出処理、画素データ戻
し処理、ディストーション転送処理および動きベクトル
検出処理は同一パリティフェーズ処理および、異パリテ
ィフェーズ処理に引続いて、それぞれ実行されるように
なっている。この様な処理の流れを実現するために、本
実施例では各信号の出力のタイミングを次の様に定めて
いる。

【００８５】パルス信号ＳＬはクロックパルス信号ＣＫ
１の４クロック目の立ち下がりに同期して出力され、ク
ロックパルス信号ＣＫ１の２倍のパルス幅を持ち、４倍
の周期で出力され、期間ｃ５９まで連続し、その後、ク
ロックパルス信号ＣＫ１の６６クロック目の立ち下がり
に同期して、クロックパルス信号ＣＫ１の２倍のパルス
幅、４倍の周期で出力され、以後、期間ｃ４５から期間
ｃ７８までの信号が出力される。

【００８６】パルス信号ＳＲは同一パリティフェーズ処
理のディストーション算出処理が終了したとき、画素デ
ータ戻し処理を行うために出力されるので、クロックパ
ルス信号ＣＫ１の６０クロック目の立ち下がりに同期し
て出力され、クロックパルス信号ＣＫ１の６倍のパルス
幅を持ち、以後、上記と同様のサイクルで出力される。

【００８７】パルス信号ＳＪは探索領域形成ユニット３
０００ａおよび垂直サイドレジスタユニット４１００
ａ，４１００ｃの各プロセッサエレメントＰＥ、中間レ
ジスタＩＰａおよび垂直サイドレジスタＶＳに常時、出
力される。パルス信号ＳＵはクロックパルス信号ＣＫ１
の６１クロック目立ち下がりに同期して出力され、クロ
ックパルス信号ＣＫ１の２倍のパルス幅を持ち、以後、
上記と同様のサイクルで出力される。

【００８８】パルス信号ＳＤはクロックパルス信号ＣＫ
１の６０クロック目立ち下がりに同期して出力され、ク
ロックパルス信号ＣＫ１の２倍のパルス幅を持ち、以
後、上記と同様のサイクルで出力される。パルス信号Ｓ
Ｈは同一パリティフェーズ処理時のディストーション算
出開始時のパルス信号ＣＬが発せられた次の周期、つま
りクロックパルス信号ＣＫ１の４５クロック目の立ち下
がりに同期して出力され、クロックパルス信号ＣＫ１の
２倍のパルス幅を持ち、次いで、クロックパルス信号Ｃ
Ｋ１の５２クロック目の立ち下がりに同期して出力さ
れ、クロックパルス信号ＣＫ１の４倍のパルス幅を持
つ。以後、それぞれ、上記と同様のサイクルで出力され
る。

【００８９】パルス信号ＣＬはディストーション算出開
始時ごとに、その前のクロックパルス信号ＣＫ１の立ち
下がりに同期して出力されるので、クロックパルス信号
ＣＫ１の２倍のパルス幅を持ち、同一パリティフェーズ
処理のトリガとして、期間ｃ４５に出力され、ついで異
パリティフェーズ処理のトリガとして、期間ｃ６３に出
力され、以後、それぞれ、上記と同様のサイクルで出力
される。

【００９０】パルス信号ＬＤ１は各ディストーション算
出処理で求められたディストーションを転送するタイミ
ングを示すので、クロックパルス信号ＣＫ１の２倍のパ
ルス幅を持ち、同一パリティフェーズ処理後のディスト
ーション転送のトリガとして、期間ｃ６１に出力され、
異パリティフェーズ処理後のディストーション転送のト
リガとして、期間ｃ７９に出力され、以後、それぞれ、
上記と同様のサイクルで出力される。

【００９１】パルス信号ＬＤ２は各ディストーション算
出処理で求められたディストーションを類似ブロック特
定ユニット６０００で入力し処理を開始するための信号
であり、クロックパルス信号ＣＫ１の２倍のパルス幅を
持ち、同一パリティフェーズ処理後の類似ブロック特定
処理のトリガとして、期間ｃ６２に出力され、異パリテ
ィフェーズ処理後の類似ブロック特定処理のトリガとし
て、期間ｃ８０に出力され、以後、それぞれ、上記と同
様のサイクルで出力される。

【００９２】パルス信号ＳＭＶは類似ブロック特定ユニ
ット６０００で特定された動きベクトルおよび最小ディ
ストーションを出力するタイミングを示すので、クロッ
クパルス信号ＣＫ１の２倍のパルス幅を持ち、同一パリ
ティフェーズ処理による動きベクトルおよび最小ディス
トーションの出力のトリガとして、期間ｃ６６に出力さ
れ、異パリティフェーズ処理による動きベクトルおよび
最小ディストーションの出力のトリガとして、期間ｃ８
４に出力され、以後、それぞれ、上記と同様のサイクル
で出力される。

【００９３】次に、画素データ転送保持ユニット５００
０の構成要素である、入力レジスタＩＲ、プロセッサエ
レメントＰＥ、中間レジスタＩＰ、垂直サイドレジスタ
ＶＳ、水平サイドレジスタＨＳおよびシフタＳＦの構成
について端子配置図および回路図を基に説明する。入力
レジスタＩＲの端子配置図は図８（ａ）に示され、デー
タ入力端子ＹＤｉおよびデータ出力端子ＹＬｏ，ＹＤｏ
を有し、さらに、図示されない信号出力ユニット８００
０の信号出力端子Ｐ１と接続される信号入力端子を有す
る。

【００９４】入力レジスタＩＲの回路図は図８（ｂ）に
示され、フリップフロップ２１２０から構成され、デー
タ入力端子ＹＤｉを介してサーチウィンドウの画素デー
タを入力し、データ出力端子ＹＤｏおよびＹＬｏを介し
て出力し、転送するものである。フリップフロップ２１
２０はＤフリップフロップからなり、データ入力端子
Ａ、信号入力端子Ｓおよびデータ出力端子Ｙを有し、信
号入力端子Ｓに入力された信号に同期してデータ入力端
子Ａに入力されたデータをデータ出力端子Ｙにラッチす
るものである。

【００９５】図８（ｂ）に示すように、フリップフロッ
プ２１２０のデータ入力端子Ａには入力レジスタＩＲの
データ入力端子ＹＤｉを介して他の入力レジスタあるい
は参照画像データ記憶ユニット２０００からサーチウィ
ンドウの画素データが入力され、信号入力端子Ｓには信
号出力ユニット８０００からクロックパルス信号ＣＫ１
が入力される。

【００９６】ここで、実際には、フリップフロップは２
つからなり、クロックパルス信号ＣＫ１の１／２のパル
ス幅および周期を持つ信号によって画素データを１つず
つ２画素分保持および転送するように制御されるが、上
記説明の通り２画素分をひとまとまりとして説明する。
したがって、以下で説明するフリップフロップについて
も特に断らない限り２つからなる。

【００９７】プロセッサエレメントＰＥの端子配置図は
図９に示される。ここで、画素データ転送保持ユニット
５０００上でのプロセッサエレメントＰＥの配列位置を
座標で示すと、プロセッサエレメントＰＥ（ｘ，ｙ）と
表せるが、本実施例ではプロセッサエレメントＰＥ
（０，ｙ），ＰＥ（４，ｙ），ＰＥ（８，ｙ），ＰＥ
（１２，ｙ）を奇数列のプロセッサエレメントＰＥと呼
ぶことにし、プロセッサエレメントＰＥ（２，ｙ），Ｐ
Ｅ（６，ｙ），ＰＥ（１０，ｙ），ＰＥ（１４，ｙ）を
偶数列のプロセッサエレメントＰＥと呼ぶことにする。
奇数列のプロセッサエレメントＰＥはデータ入力端子
Ｘ，ＹＤｉ，ＹＬｉ，ＹＬＪｉ，ＹＲｉ，ＹＲＪｉ，Ｄ
ｉおよびデータ出力端子ＹＤｏ，ＹＬｏ，ＹＲｏ，Ｄｏ
を有し、偶数列のプロセッサエレメントＰＥはデータ入
力端子Ｘ，ＹＵｉ，ＹＬｉ，ＹＬＪｉ，ＹＲｉ，ＹＲＪ
ｉ，Ｄｉおよびデータ出力端子ＹＵｏ，ＹＬｏ，ＹＲ
ｏ，Ｄｏを有し、さらに、全てのプロセッサエレメント
ＰＥは図示されない信号出力ユニット８０００の信号出
力端子Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ９，Ｐ１０と
接続される信号入力端子を有する。

【００９８】プロセッサエレメントＰＥの回路図は図１
０に示され、画素データ入力切替え部３１００、ディス
トーション算出部３２００およびディストーション転送
部３３００から構成される。画素データ入力切替え部３
１００はセレクタ３１１０およびフリップフロップ３１
２０から構成され、データ入力端子ＹＤｉ，ＹＵｉ，Ｙ
Ｒｉ，ＹＲＪｉ，ＹＬｉ，ＹＬＪｉを介してサーチウィ
ンドウの画素データを入力し、データ入力端子に入力さ
れた画素データを一つ選択して、ディストーション算出
部３２００へ出力し、さらに、データ出力端子ＹＤｏ，
ＹＵｏ，ＹＬｏ，ＹＲｏを介して出力し、転送するもの
である。

【００９９】セレクタ３１１０は、データ入力端子Ａ，
Ｂ，Ｃ，Ｄ，Ｅ、信号入力端子Ｓ０，Ｓ１，Ｓ２および
データ出力端子Ｙを有し、信号入力端子Ｓ０，Ｓ１，Ｓ
２に入力された信号に基づいて、データ入力端子Ａ，
Ｂ，Ｃ，Ｄ，Ｅのうち何れか１つを選択して、データ出
力端子Ｙと電気的に接続されるものである。図１０に示
すように、奇数列のプロセッサエレメントＰＥのセレク
タ３１１０のデータ入力端子Ａ，Ｂ，Ｃ，Ｄ，Ｅにはそ
れぞれ、プロセッサエレメントＰＥのデータ入力端子Ｙ
Ｄｉ，ＹＲｉ，ＹＲＪｉ，ＹＬｉ，ＹＬＪｉを介してサ
ーチウィンドウの画素データが入力され、偶数列のプロ
セッサエレメントＰＥのセレクタ３１１０のデータ入力
端子Ａ，Ｂ，Ｃ，Ｄ，Ｅにはそれぞれ、プロセッサエレ
メントＰＥのデータ入力端子ＹＵｉ，ＹＲｉ，ＹＲＪ
ｉ，ＹＬｉ，ＹＬＪｉを介してサーチウィンドウの画素
データが入力され、全てのプロセッサエレメントＰＥの
セレクタ３１１０の信号入力端子Ｓ０には信号出力ユニ
ット８０００からパルス信号ＳＪが入力され、信号入力
端子Ｓ１には信号出力ユニット８０００からパルス信号
ＳＲが入力され、信号入力端子Ｓ２には信号出力ユニッ
ト８０００からパルス信号ＳＬが入力される。

【０１００】セレクタ３１１０の信号入力端子Ｓ０に入
力された信号が０のときはデータ入力端子Ａ，Ｂ，Ｄの
何れかとデータ出力端子Ｙが電気的に接続され、信号入
力端子Ｓ０に入力された信号が１のときはプロセッサエ
レメントＰＥのデータの入力を１つ隣の各レジスタの出
力端子に接続するのではなく、２つ隣に位置する各レジ
スタまたはプロセッサエレメントＰＥの出力端子に接続
することを意味し、データ入力端子Ａ，Ｃ，Ｅの何れか
とデータ出力端子Ｙが電気的に接続される。

【０１０１】詳しく説明すると、信号入力端子Ｓ０に入
力された信号が０でかつ信号入力端子Ｓ１に入力された
信号が１のときはＳ２の入力に関わらず、データ入力端
子Ｂとデータ出力端子Ｙが電気的に接続され、信号入力
端子Ｓ０に入力された信号が０でかつ信号入力端子Ｓ１
に入力された信号が０でかつ信号入力端子Ｓ２に入力さ
れた信号が１のときはデータ入力端子Ｄとデータ出力端
子Ｙが電気的に接続され、信号入力端子Ｓ０，Ｓ１，Ｓ
２に入力された信号が全て０のときはデータ入力端子Ａ
とデータ出力端子Ｙが電気的に接続される。さらに、信
号入力端子Ｓ０に入力された信号が１でかつ信号入力端
子Ｓ１に入力された信号が１のときはＳ２の入力に関わ
らず、データ入力端子Ｃとデータ出力端子Ｙが電気的に
接続され、信号入力端子Ｓ０に入力された信号が１でか
つ信号入力端子Ｓ１が０でかつ信号入力端子Ｓ２が１の
ときはデータ入力端子Ｅとデータ出力端子Ｙが電気的に
接続され、信号入力端子Ｓ０に入力された信号が１でか
つ信号入力端子Ｓ１，Ｓ２に入力された信号がともに０
のときはデータ入力端子Ａとデータ出力端子Ｙが電気的
に接続される。

【０１０２】フリップフロップ３１２０はＤフリップフ
ロップからなり、データ入力端子Ａ、信号入力端子Ｓお
よびデータ出力端子Ｙを有し、信号入力端子Ｓに入力さ
れた信号に同期してデータ入力端子Ａに入力されたデー
タをデータ出力端子Ｙにラッチするものである。フリッ
プフロップ３１２０のデータ入力端子Ａにはセレクタ３
１１０のデータ出力端子Ｙが電気的に接続され、セレク
タ３１１０で選択された、サーチウィンドウの画素デー
タが入力され、信号入力端子Ｓには信号出力ユニット８
０００からクロックパルス信号ＣＫ１が入力される。

【０１０３】ディストーション算出部３２００はディス
トーション演算器３２１０およびフリップフロップ３２
２０から構成され、データ入力端子Ｘを介して現画像デ
ータ記憶ユニット１０００から現画像ブロックの画素デ
ータを入力し、同じプロセッサエレメントＰＥの画素デ
ータ入力切替え部３１００からサーチウィンドウの画素
データを入力し、これらをもとに対応するディストーシ
ョンの算出を行い、同じプロセッサエレメントＰＥのデ
ィストーション転送部３３００に出力するものである。

【０１０４】ディストーション演算器３２１０はデータ
入力端子Ａ，Ｂ，Ｃ，信号入力端子Ｓおよびデータ出力
端子Ｙを有し、ディストーションの算出を行い、出力す
るものである。図１０に示すように、ディストーション
演算器３２１０のデータ入力端子Ａは画素データ入力切
替えブロック３１００のフリップフロップ３１２０のデ
ータ出力端子Ｙと電気的に接続され、画素データ入力切
替え部３１００で選択されたサーチウィンドウの画素デ
ータが入力される。データ入力端子Ｂにはプロセッサエ
レメントＰＥのデータ入力端子Ｘを介して、現画像デー
タ記憶ユニット１０００から出力された現画像ブロック
の画素データが入力される。データ入力端子Ｃはフリッ
プフロップ３２２０のデータ出力端子Ｙと電気的に接続
され、ディストーション算出部３２００で求められたデ
ィストーションが再度、入力される。信号入力端子Ｓに
は信号出力ユニット８０００からパルス信号ＣＬが入力
される。

【０１０５】ディストーション演算器３２１０の信号入
力端子Ｓに入力された信号が０の時は、データ入力端子
Ａに入力されたデータＡとデータ入力端子Ｂに入力され
たデータＢを減算し、データ（Ａ−Ｂ）を求め、これを
正数変換し、正数変換後のデータ｜Ａ−Ｂ｜にデータ入
力端子Ｃに入力されたデータＣを加算して、データ出力
端子Ｙにデータ（｜Ａ−Ｂ｜＋Ｃ）を出力し、信号入力
端子Ｓに入力された信号が１の時は、データ入力端子Ｃ
に入力された値がクリアされ、データ入力端子Ａに入力
されたデータＡとデータ入力端子Ｂに入力されたデータ
Ｂを減算し、データ（Ａ−Ｂ）を求め、これを正数変換
し、データ出力端子Ｙにデータ｜Ａ−Ｂ｜を出力するも
のである。

【０１０６】フリップフロップ３２２０はＤフリップフ
ロップからなり、データ入力端子Ａ、信号入力端子Ｓお
よびデータ出力端子Ｙを有し、信号入力端子Ｓに入力さ
れた信号に同期してデータ入力端子Ａに入力されたデー
タをデータ出力端子Ｙにラッチするものである。フリッ
プフロップ３２２０のデータ入力端子Ａにはディストー
ション演算器３２１０のデータ出力端子Ｙが電気的に接
続され、ディストーション演算器３２１０で算出され
た、ディストーションが入力され、信号入力端子Ｓには
信号出力ユニット８０００からクロックパルス信号ＣＫ
１が入力される。

【０１０７】ディストーション転送部３３００はセレク
タ３３１０およびフリップフロップ３３２０から構成さ
れ、ディストーション算出部３２００で算出されたディ
ストーションを入力し、あるいはデータ入力端子Ｄｉを
介して別のプロセッサエレメントＰＥで算出されたディ
ストーションを入力し、プロセッサエレメントＰＥのデ
ータ出力端子Ｄｏを介して出力し、転送するものであ
る。

【０１０８】セレクタ３３１０はデータ入力端子Ａ，
Ｂ，信号入力端子Ｓおよびデータ出力端子Ｙを有し、信
号入力端子Ｓに入力された信号に基づいて、データ入力
端子Ａ，Ｂのうち何れか１つを選択して、データ出力端
子Ｙと電気的に接続するものである。図１０に示すよう
に、セレクタ３３１０のデータ入力端子Ａにはデータ入
力端子Ｄｉを介して、他のプロセッサエレメントＰＥで
算出されたディストーションが入力され、データ入力端
子Ｂはディストーション算出部３２００のフリップフロ
ップ３２２０のデータ出力端子Ｙと電気的に接続され、
同じプロセッサエレメントＰＥで算出されたディストー
ションが入力され、信号入力端子Ｓは信号出力ユニット
８０００からパルス信号ＬＤ１が入力される。

【０１０９】フリップフロップ３３２０はＤフリップフ
ロップからなり、データ入力端子Ａ、信号入力端子Ｓお
よびデータ出力端子Ｙを有し、信号入力端子Ｓに入力さ
れた信号に同期してデータ入力端子Ａに入力されたデー
タをデータ出力端子Ｙにラッチするものである。フリッ
プフロップ３３２０のデータ入力端子Ａにはセレクタ３
３１０のデータ出力端子Ｙが電気的に接続され、セレク
タ３３１０で選択された、ディストーションが入力さ
れ、信号入力端子Ｓには信号出力ユニット８０００から
パルス信号ＣＫ２が入力される。

【０１１０】中間レジスタＩＰの端子配置図は図１１
（ａ）および図１２（ａ）に示される。ここで、画素デ
ータ転送保持ユニット５０００上での中間レジスタＩＰ
の配列位置を座標で示すと、中間レジスタＩＰ（ｘ，
ｙ）と表せるが、本実施例では中間レジスタＩＰ（０，
ｙ），ＩＰ（４，ｙ），ＩＰ（８，ｙ），ＩＰ（１２，
ｙ）を奇数列の中間レジスタＩＰａと呼ぶことにし、中
間レジスタＩＰ（２，ｙ），ＩＰ（６，ｙ），ＩＰ（１
０，ｙ），ＩＰ（１４，ｙ）を偶数列の中間レジスタＩ
Ｐａと呼ぶことにし、中間レジスタＩＰ（１，ｙ），Ｉ
Ｐ（３，ｙ），ＩＰ（５，ｙ），ＩＰ（７，ｙ），ＩＰ
（９，ｙ），ＩＰ（１１，ｙ），ＩＰ（１３，ｙ）を中
間列の中間レジスタＩＰｂと呼ぶことにする。

【０１１１】奇数列および偶数列の中間レジスタＩＰａ
は図１１（ａ）に示され、奇数列の中間レジスタＩＰａ
はデータ入力端子ＹＤｉ，ＹＬｉ，ＹＬＪｉ，ＹＲｉ，
ＹＲＪｉおよびデータ出力端子ＹＤｏ，ＹＬｏ，ＹＲｏ
を有し、偶数列の中間レジスタＩＰａはデータ入力端子
ＹＵｉ，ＹＬｉ，ＹＬＪｉ，ＹＲｉ，ＹＲＪｉおよびデ
ータ出力端子ＹＵｏ，ＹＬｏ，ＹＲｏを有し、さらに、
奇数列および偶数列の中間レジスタＩＰａは図示されな
い信号出力ユニット８０００の信号出力端子Ｐ１，Ｐ
３，Ｐ４，Ｐ５と接続される信号入力端子を有する。

【０１１２】中間列の中間レジスタＩＰｂは図１２
（ａ）に示され、データ入力端子ＹＬｉ，ＹＲｉおよび
データ出力端子ＹＬｏ，ＹＲｏを有し、さらに、図示さ
れない信号出力ユニット８０００の信号出力端子Ｐ１，
Ｐ３，Ｐ４と接続される信号入力端子を有する。奇数列
および偶数列の中間レジスタＩＰａの回路図は図１１
（ｂ）に示され、セレクタ３５１０ａおよびフリップフ
ロップ３５２０ａから構成され、データ入力端子ＹＤ
ｉ，ＹＵｉ，ＹＲｉ，ＹＲＪｉ，ＹＬｉ，ＹＬＪｉを介
してサーチウィンドウの画素データを入力し、データ入
力端子に入力された画素データを一つ選択して保持し、
さらに、データ出力端子ＹＤｏ，ＹＵｏ，ＹＲｏ，ＹＬ
ｏを介して出力し、転送するものである。

【０１１３】セレクタ３５１０ａは、データ入力端子
Ａ，Ｂ，Ｃ，Ｄ，Ｅ、信号入力端子Ｓ０，Ｓ１，Ｓ２お
よびデータ出力端子Ｙを有し、信号入力端子Ｓ０，Ｓ
１，Ｓ２に入力された信号に基づいて、データ入力端子
Ａ，Ｂ，Ｃ，Ｄ，Ｅのうち何れか１つを選択して、デー
タ出力端子Ｙと電気的に接続するものである。図１１
（ｂ）に示すように、奇数列の中間レジスタＩＰａのセ
レクタ３５１０ａのデータ入力端子Ａ，Ｂ，Ｃ，Ｄ，Ｅ
にはそれぞれ、中間レジスタＩＰａのデータ入力端子Ｙ
Ｄｉ，ＹＲｉ，ＹＲＪｉ，ＹＬｉ，ＹＬＪｉを介してサ
ーチウィンドウの画素データが入力され、偶数列の中間
レジスタＩＰａのセレクタ３５１０ａのデータ入力端子
Ａ，Ｂ，Ｃ，Ｄ，Ｅにはそれぞれ、中間レジスタＩＰａ
のデータ入力端子ＹＵｉ，ＹＲｉ，ＹＲＪｉ，ＹＬｉ，
ＹＬＪｉを介してサーチウィンドウの画素データが入力
される。全ての中間レジスタＩＰａのセレクタ３５１０
ａの信号入力端子Ｓ０には信号出力ユニット８０００か
らパルス信号ＳＪが入力され、信号入力端子Ｓ１には信
号出力ユニット８０００からパルス信号ＳＲが入力さ
れ、信号入力端子Ｓ２には信号出力ユニット８０００か
らパルス信号ＳＬが入力される。

【０１１４】セレクタ３５１０ａの信号入力端子Ｓ０に
入力された信号が０のときはデータ入力端子Ａ，Ｂ，Ｄ
の何れかとデータ出力端子Ｙが電気的に接続され、信号
入力端子Ｓ０に入力された信号が１のときは中間レジス
タＩＰａのデータの入力を１つ隣の各レジスタの出力端
子に接続するのではなく、２つ隣に位置する各レジスタ
または中間レジスタＩＰａの出力端子に接続することを
意味し、データ入力端子Ａ，Ｃ，Ｅの何れかとデータ出
力端子Ｙが電気的に接続される。

【０１１５】詳しく説明すると、信号入力端子Ｓ０に入
力された信号が０でかつ信号入力端子Ｓ１に入力された
信号が１のときはデータ入力端子Ｂとデータ出力端子Ｙ
が電気的に接続され、信号入力端子Ｓ０に入力された信
号が０でかつ信号入力端子Ｓ１に入力された信号が０で
かつ信号入力端子Ｓ２に入力された信号が１のときはデ
ータ入力端子Ｄとデータ出力端子Ｙが電気的に接続さ
れ、信号入力端子Ｓ０，Ｓ１，Ｓ２に入力された信号が
全て０のときはデータ入力端子Ａとデータ出力端子Ｙが
電気的に接続される。さらに、信号入力端子Ｓ０に入力
された信号が１でかつ信号入力端子Ｓ１に入力された信
号が１のときはデータ入力端子Ｃとデータ出力端子Ｙが
電気的に接続され、信号入力端子Ｓ０に入力された信号
が１でかつ信号入力端子Ｓ１に入力された信号が０でか
つ信号入力端子Ｓ２に入力された信号が１のときはデー
タ入力端子Ｅとデータ出力端子Ｙが電気的に接続され、
信号入力端子Ｓ０が１でかつ信号入力端子Ｓ１，Ｓ２に
入力された信号がともに０のときはデータ入力端子Ａと
データ出力端子Ｙが電気的に接続される。

【０１１６】フリップフロップ３５２０ａはＤフリップ
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号に同期してデータ入力端子Ａに入力されたデ
ータをデータ出力端子Ｙにラッチするものである。フリ
ップフロップ３５２０ａのデータ入力端子Ａにはセレク
タ３５１０ａのデータ出力端子Ｙが電気的に接続され、
セレクタ３５１０ａで選択された、サーチウィンドウの
画素データが入力され、信号入力端子Ｓには信号出力ユ
ニット８０００からクロックパルス信号ＣＫ１が入力さ
れる。

【０１１７】中間列の中間レジスタＩＰｂの回路図は図
１２（ｂ）に示され、セレクタ３５１０ｂおよびフリッ
プフロップ３５２０ｂから構成され、データ入力端子Ｙ
Ｒｉ，ＹＬｉを介してサーチウィンドウの画素データを
入力し、データ入力端子に入力された画素データを一つ
選択して保持し、さらに、データ出力端子ＹＲｏ，ＹＬ
ｏを介して出力し、転送するものである。

【０１１８】セレクタ３５１０ｂは、データ入力端子
Ａ，Ｂ，Ｃ，信号入力端子Ｓ０，Ｓ１およびデータ出力
端子Ｙを有し、信号入力端子Ｓ０，Ｓ１に入力された信
号に基づいて、データ入力端子Ａ，Ｂ，Ｃのうち何れか
１つを選択して、データ出力端子Ｙと電気的に接続する
ものである。図１２（ｂ）に示すように、セレクタ３５
１０ｂのデータ入力端子Ａは同じ中間レジスタＩＰｂの
フリップフロップ３５２０ｂのデータ出力端子Ｙにそれ
ぞれ電気的に接続され、データ入力端子Ｂ，Ｃにはそれ
ぞれ、中間レジスタＩＰｂのデータ入力端子ＹＲｉ，Ｙ
Ｌｉを介してサーチウィンドウの画素データが入力され
る。

【０１１９】中間レジスタＩＰｂのセレクタ３５１０ｂ
の信号入力端子Ｓ０，Ｓ１は信号出力ユニット８０００
の信号出力端子にそれぞれ電気的に接続され、信号入力
端子Ｓ０にはパルス信号ＳＲが入力され、信号入力端子
Ｓ１にはパルス信号ＳＬが入力される。セレクタ３５１
０ｂの信号入力端子Ｓ０に入力された信号が１のときは
信号入力端子Ｓ１の入力に関わらず、データ入力端子Ｂ
とデータ出力端子Ｙが電気的に接続され、信号入力端子
Ｓ０に入力された信号が０でかつ信号入力端子Ｓ１に入
力された信号が１のときはデータ入力端子Ｃとデータ出
力端子Ｙが電気的に接続され、信号入力端子Ｓ０，Ｓ１
に入力された信号がともに０のときはデータ入力端子Ａ
とデータ出力端子Ｙが電気的に接続される。

【０１２０】フリップフロップ３５２０ｂはＤフリップ
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号に同期してデータ入力端子Ａに入力されたデ
ータをデータ出力端子Ｙにラッチするものである。フリ
ップフロップ３５２０ｂのデータ入力端子Ａにはセレク
タ３５１０ｂのデータ出力端子Ｙが電気的に接続され、
セレクタ３５１０ｂで選択された、サーチウィンドウの
画素データが入力され、信号入力端子Ｓには信号出力ユ
ニット８０００からクロックパルス信号ＣＫ１が入力さ
れる。

【０１２１】垂直サイドレジスタＶＳの端子配置図は図
１３（ａ）に示され、ここで、画素データ転送保持ユニ
ット５０００上での垂直サイドレジスタＶＳの配列位置
を座標で示すと、垂直サイドレジスタＶＳ（ｘ，ｙ）と
表せるが、本実施例では垂直サイドレジスタＶＳ（０，
ｙ），ＶＳ（４，ｙ），ＶＳ（８，ｙ），ＶＳ（１２，
ｙ）を奇数列の垂直サイドレジスタＶＳと呼ぶことに
し、垂直サイドレジスタＶＳ（２，ｙ），ＶＳ（６，
ｙ），ＶＳ（１０，ｙ），ＶＳ（１４，ｙ）を偶数列の
垂直サイドレジスタＶＳと呼ぶことにする。

【０１２２】奇数列の垂直サイドレジスタＶＳはデータ
入力端子ＹＤｉ，ＹＬｉ，ＹＬＪｉ，ＹＲｉ，ＹＲＪｉ
およびデータ出力端子ＹＤｏ，ＹＬｏ，ＹＲｏを有し、
偶数列の垂直サイドレジスタＶＳはデータ入力端子ＹＵ
ｉ，ＹＬｉ，ＹＬＪｉ，ＹＲｉ，ＹＲＪｉおよびデータ
出力端子ＹＵｏ，ＹＬｏ，ＹＲｏを有し、さらに、全て
の垂直サイドレジスタＶＳは図示されない信号出力ユニ
ット８０００の信号出力端子Ｐ１，Ｐ３，Ｐ４，Ｐ５と
接続される信号入力端子を有する。

【０１２３】垂直サイドレジスタＶＳの回路図は図１３
（ｂ）に示され、セレクタ４１１０およびフリップフロ
ップ４１２０から構成され、データ入力端子ＹＤｉ，Ｙ
Ｕｉ，ＹＲｉ，ＹＲＪｉ，ＹＬｉ，ＹＬＪｉを介してサ
ーチウィンドウの画素データを入力し、データ入力端子
に入力された画素データを一つ選択して、データ出力端
子ＹＤｏ，ＹＵｏ，ＹＬｏ，ＹＲｏを介して出力し、転
送するものである。

【０１２４】セレクタ４１１０は、データ入力端子Ａ，
Ｂ，Ｃ，Ｄ，Ｅ、信号入力端子Ｓ０，Ｓ１，Ｓ２および
データ出力端子Ｙを有し、信号入力端子Ｓ０，Ｓ１，Ｓ
２に入力された信号に基づいて、データ入力端子Ａ，
Ｂ，Ｃ，Ｄ，Ｅのうち何れか１つを選択して、データ出
力端子Ｙと電気的に接続するものである。図１３（ｂ）
に示すように、奇数列の垂直サイドレジスタＶＳのセレ
クタ４１１０のデータ入力端子Ａ，Ｂ，Ｃ，Ｄ，Ｅには
それぞれ、垂直サイドレジスタＶＳのデータ入力端子Ｙ
Ｄｉ，ＹＲｉ，ＹＲＪｉ，ＹＬｉ，ＹＬＪｉを介してサ
ーチウィンドウの画素データが入力され、偶数列の垂直
サイドレジスタＶＳのセレクタ４１１０のデータ入力端
子Ａ，Ｂ，Ｃ，Ｄ，Ｅにはそれぞれ、垂直サイドレジス
タＶＳのデータ入力端子ＹＵｉ，ＹＲｉ，ＹＲＪｉ，Ｙ
Ｌｉ，ＹＬＪｉを介してサーチウィンドウの画素データ
が入力され、全ての垂直サイドレジスタＶＳのセレクタ
４１１０の信号入力端子Ｓ０には信号出力ユニット８０
００からパルス信号ＳＪが入力され、信号入力端子Ｓ１
には信号出力ユニット８０００からパルス信号ＳＲが入
力され、信号入力端子Ｓ２には信号出力ユニット８００
０からパルス信号ＳＬが入力される。セレクタ４１１０
の信号入力端子Ｓ０の信号が０のときはデータ入力端子
Ａ，Ｂ，Ｄの何れかとデータ出力端子Ｙが電気的に接続
され、信号入力端子Ｓ０に入力された信号が１のときは
垂直サイドレジスタＶＳのデータの入力を１つ隣の各レ
ジスタの出力端子に接続するのではなく、２つ隣に位置
する各レジスタまたは垂直サイドレジスタＶＳの出力端
子に接続することを意味し、データ入力端子Ａ，Ｃ，Ｅ
の何れかとデータ出力端子Ｙが電気的に接続される。

【０１２５】詳しく説明すると、信号入力端子Ｓ０に入
力された信号が０でかつ信号入力端子Ｓ１に入力された
信号が１のときはデータ入力端子Ｂとデータ出力端子Ｙ
が電気的に接続され、信号入力端子Ｓ０に入力された信
号が０でかつ信号入力端子Ｓ１に入力された信号が０で
かつ信号入力端子Ｓ２に入力された信号が１のときはデ
ータ入力端子Ｄとデータ出力端子Ｙが電気的に接続さ
れ、信号入力端子Ｓ０，Ｓ１，Ｓ２に入力された信号全
ての信号が０のときはデータ入力端子Ａとデータ出力端
子Ｙが電気的に接続される。さらに、信号入力端子Ｓ０
に入力された信号が１でかつ信号入力端子Ｓ１に入力さ
れた信号が１のときはデータ入力端子Ｃとデータ出力端
子Ｙが電気的に接続され、信号入力端子Ｓ０に入力され
た信号が１でかつ信号入力端子Ｓ１に入力された信号が
０でかつ信号入力端子Ｓ２に入力された信号が１のとき
はデータ入力端子Ｅとデータ出力端子Ｙが電気的に接続
され、信号入力端子Ｓ０に入力された信号が１でかつ信
号入力端子Ｓ１，Ｓ２に入力された信号がともに０のと
きはデータ入力端子Ａとデータ出力端子Ｙが電気的に接
続される。

【０１２６】フリップフロップ４１２０はＤフリップフ
ロップからなり、データ入力端子Ａ、信号入力端子Ｓお
よびデータ出力端子Ｙを有し、信号入力端子Ｓに入力さ
れた信号に同期してデータ入力端子Ａに入力されたデー
タをデータ出力端子Ｙにラッチするものである。フリッ
プフロップ４１２０のデータ入力端子Ａにはセレクタ４
１１０のデータ出力端子Ｙが電気的に接続され、セレク
タ４１１０で選択された、サーチウィンドウの画素デー
タが入力され、信号入力端子Ｓには信号出力ユニット８
０００からクロックパルス信号ＣＫ１が入力される。

【０１２７】水平サイドレジスタＨＳの端子配置図は図
１４（ａ）に示され、データ入力端子ＹＬｉ，ＹＲｉお
よびデータ出力端子ＹＬｏ，ＹＲｏを有し、さらに、図
示されない信号出力ユニット８０００の信号出力端子Ｐ
１，Ｐ４，Ｐ７と接続される信号入力端子を有する。水
平サイドレジスタＨＳの回路図は図１４（ｂ）に示さ
れ、セレクタ４２１０およびフリップフロップ４２２０
から構成され、データ入力端子ＹＲｉ，ＹＬｉを介して
サーチウィンドウの画素データを入力し、データ入力端
子に入力された画素データを一つ選択して保持し、さら
に、データ出力端子ＹＲｏ，ＹＬｏを介して出力し、転
送するものである。

【０１２８】セレクタ４２１０は、データ入力端子Ａ，
Ｂ，Ｃ、信号入力端子Ｓ０，Ｓ１およびデータ出力端子
Ｙを有し、信号入力端子Ｓ０，Ｓ１に入力された信号に
基づいて、データ入力端子Ａ，Ｂ，Ｃのうち何れか１つ
を選択して、データ出力端子Ｙと電気的に接続するもの
である。図１４（ｂ）に示すように、セレクタ４２１０
のデータ入力端子Ａは同じ水平サイドレジスタＨＳのフ
リップフロップ４２２０のデータ出力端子Ｙに電気的に
接続され、セレクタ４２１０のデータ入力端子Ｂ，Ｃに
は水平サイドレジスタＨＳのデータ入力端子ＹＬｉ，Ｙ
Ｒｉを介して、サーチウィンドウの画素データが入力さ
れ、セレクタ４２１０の信号入力端子Ｓ０には信号出力
ユニット８０００からパルス信号ＳＨが入力され、信号
入力端子Ｓ１には信号出力ユニット８０００からパルス
信号ＳＲが入力される。つまり、セレクタ４２１０の信
号入力端子Ｓ０に入力された信号が１のときは水平サイ
ドレジスタＨＳの右隣の各レジスタまたはプロセッサエ
レメントＰＥの出力端子に接続して、画素データを入力
し、信号入力端子Ｓ１に入力された信号が１のときは水
平サイドレジスタＨＳを左隣の別の水平サイドレジスタ
ＨＳの出力端子に接続して、画素データを入力するもの
である。

【０１２９】詳しく説明すると、信号入力端子Ｓ０に入
力された信号が０でかつ信号入力端子Ｓ１に入力された
信号が１のときはデータ入力端子Ｂとデータ出力端子Ｙ
が電気的に接続され、信号入力端子Ｓ０，Ｓ１に入力さ
れた信号がともに０のときはデータ入力端子Ａとデータ
出力端子Ｙが電気的に接続され、さらに、信号入力端子
Ｓ０に入力された信号が１のときは信号入力端子Ｓ１に
関わらず、データ入力端子Ｃとデータ出力端子Ｙが電気
的に接続される。

【０１３０】フリップフロップ４２２０はＤフリップフ
ロップからなり、データ入力端子Ａ、信号入力端子Ｓお
よびデータ出力端子Ｙを有し、信号入力端子Ｓに入力さ
れた信号に同期してデータ入力端子Ａに入力されたデー
タをデータ出力端子Ｙにラッチするものである。フリッ
プフロップ４２２０のデータ入力端子Ａにはセレクタ４
２１０のデータ出力端子Ｙが電気的に接続され、セレク
タ４２１０で選択された、サーチウィンドウの画素デー
タが入力され、信号入力端子Ｓには信号出力ユニット８
０００からクロックパルス信号ＣＫ１が入力される。

【０１３１】シフタＳＦの端子配置図は図１５（ａ）に
示され、データ入力端子ＹＲｉ，ＹＲＪｉ，ＹＵｉ，Ｙ
ＵＪｉ，ＹＤｉ，ＹＤＪｉおよびデータ出力端子ＹＲｏ
を有し、さらに、図示されない信号出力ユニット８００
０の信号出力端子Ｐ５，Ｐ６，Ｐ７と接続される信号入
力端子を有する。シフタＳＦの回路図は図１５（ｂ）に
示され、セレクタ４５１０から構成され、データ入力端
子ＹＲｉ，ＹＲＪｉ，ＹＵｉ，ＹＵＪｉ，ＹＤｉ，ＹＤ
Ｊｉを介してサーチウィンドウの画素データを入力し、
データ入力端子に入力された画素データを一つ選択し
て、データ出力端子ＹＲｏを介して出力し、転送するも
のである。

【０１３２】セレクタ４５１０は、データ入力端子Ａ，
Ｂ，Ｃ，Ｄ，Ｅ，Ｆ、信号入力端子Ｓ０，Ｓ１，Ｓ２お
よびデータ出力端子Ｙを有し、信号入力端子Ｓ０，Ｓ
１，Ｓ２に入力された信号に基づいて、データ入力端子
Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆのうち何れか１つを選択して、
データ出力端子Ｙと電気的に接続するものである。図１
５（ｂ）に示すように、セレクタ４５１０のデータ入力
端子Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆにはそれぞれ、シフタＳＦ
のデータ入力端子ＹＲｉ，ＹＲＪｉ，ＹＵｉ，ＹＵＪ
ｉ，ＹＤｉ，ＹＤＪｉを介してサーチウィンドウの画素
データが入力され、セレクタ４５１０の信号入力端子Ｓ
０には信号出力ユニット８０００からパルス信号ＳＪが
入力され、信号入力端子Ｓ１には信号出力ユニット８０
００からパルス信号ＳＵが入力され、信号入力端子Ｓ２
には信号出力ユニット８０００からパルス信号ＳＤが入
力される。

【０１３３】セレクタ４５１０の信号入力端子Ｓ０に入
力された信号が０のときはデータ入力端子Ａ，Ｃ，Ｅの
何れかとデータ出力端子Ｙが電気的に接続され、信号入
力端子Ｓ０に入力された信号が１のときは１つ隣の各レ
ジスタの出力端子に接続するのではなく、２つ隣に位置
する各レジスタまたはプロセッサエレメントＰＥの出力
端子に接続することを意味し、データ入力端子Ｂ，Ｄ，
Ｆの何れかとデータ出力端子Ｙが電気的に接続される。

【０１３４】詳しく説明すると、信号入力端子Ｓ０に入
力された信号が０でかつ信号入力端子Ｓ１に入力された
信号が１のときはＳ２の入力に関わらず、データ入力端
子Ｃとデータ出力端子Ｙが電気的に接続され、信号入力
端子Ｓ０に入力された信号が０でかつ信号入力端子Ｓ１
に入力された信号が０でかつ信号入力端子Ｓ２に入力さ
れた信号が１のときはデータ入力端子Ｅとデータ出力端
子Ｙが電気的に接続され、信号入力端子Ｓ０，Ｓ１，Ｓ
２に入力された信号が全て０のときはデータ入力端子Ａ
とデータ出力端子Ｙが電気的に接続される。さらに、信
号入力端子Ｓ０に入力された信号が１でかつ信号入力端
子Ｓ１に入力された信号が１のときはＳ２の入力に関わ
らず、データ入力端子Ｄとデータ出力端子Ｙが電気的に
接続され、信号入力端子Ｓ０に入力された信号が１でか
つ信号入力端子Ｓ１が０でかつ信号入力端子Ｓ２が１の
ときはデータ入力端子Ｆとデータ出力端子Ｙが電気的に
接続され、信号入力端子Ｓ０に入力された信号が１でか
つ信号入力端子Ｓ１，Ｓ２に入力された信号がともに０
のときはデータ入力端子Ｂとデータ出力端子Ｙが電気的
に接続される。

【０１３５】次に、各ユニットの構成および接続につい
て図１６〜１８に基づき説明する。現画像データ記憶ユ
ニット１０００は、データ出力端子Ｒ０，Ｒ１を有し、
現画像上の画素データを現画像ブロック毎に記憶し、出
力するものである。データ出力端子Ｒ０は奇数列のプロ
セッサエレメントＰＥへ画素データを出力するためのも
ので、データ出力端子Ｒ１は偶数列のプロセッサエレメ
ントＰＥへ画素データを出力するためのものである。

【０１３６】参照画像データ記憶ユニット２０００は、
データ出力端子Ｓ０，Ｓ１，Ｓ２を有し、参照画像上の
画素データをサーチウィンドウ毎に記憶し、出力するも
のである。サーチウィンドウ上の画素データは列単位に
入力レジスタユニット２１００へ出力され、クロックパ
ルス信号ＣＫ１の４クロックを１単位として、１列づつ
出力されるようになっている。

【０１３７】画素データ転送保持ユニット５０００の構
成は先に述べたとおりであり、ここでは、画素データ転
送保持ユニット５０００を構成している各ユニットの構
成および接続について詳しく説明する。入力レジスタユ
ニット２１００は、図１６に示されるように、入力レジ
スタＩＲ（１５，０）のデータ入力端子ＹＤｉには参照
画像データ記憶ユニット２０００のデータ出力端子Ｓ０
が電気的に接続され、入力レジスタＩＲ（１５，４）の
データ入力端子ＹＤｉには参照画像データ記憶ユニット
２０００のデータ出力端子Ｓ１が電気的に接続され、入
力レジスタＩＲ（１５，８）のデータ入力端子ＹＤｉに
は参照画像データ記憶ユニット２０００のデータ出力端
子Ｓ２が電気的に接続され、サーチウィンドウの画素デ
ータが入力される。入力レジスタＩＲ（１５，１），Ｉ
Ｒ（１５，２），ＩＲ（１５，３），ＩＲ（１５，
５），ＩＲ（１５，６），ＩＲ（１５，７），ＩＲ（１
５，９）のデータ入力端子ＹＤｉには１つ上の入力レジ
スタＩＲのデータ出力端子ＹＤｉが電気的に接続され、
サーチウィンドウの画素データが入力される。

【０１３８】探索領域形成ユニット３０００は、図１７
にその一部を示すように、奇数列のプロセッサエレメン
トＰＥ（ｘ，ｙ）のデータ入力端子Ｘには現画像データ
記憶ユニット１０００のデータ出力端子Ｒ０が電気的に
接続され、現画像ブロックの画素データが入力される。
データ入力端子ＹＤｉには一つ上の中間レジスタＩＰａ
（ｘ，ｙ−１）または垂直サイドレジスタユニット４１
００の垂直サイドレジスタＶＳ（ｘ，−１）のデータ出
力端子ＹＤｏが電気的に接続され、データ入力端子ＹＬ
ｉには右側の中間列の中間レジスタＩＰｂ（ｘ＋１，
ｙ）のデータ出力端子ＹＬｏが電気的に接続され、デー
タ入力端子ＹＬＪｉには２つ右隣に位置するプロセッサ
エレメントＰＥ（ｘ＋２，ｙ）のデータ出力端子ＹＬｏ
が電気的に接続され、データ入力端子ＹＲｉには左側の
中間列の中間レジスタＩＰｂ（ｘ−１，ｙ）、水平サイ
ドレジスタユニット４２００の水平サイドレジスタＨＳ
（−１，ｙ）またはシフタユニット４５００のシフタＳ
Ｆ（ｙ）のデータ出力端子ＹＲｏが電気的に接続され、
データ入力端子ＹＲＪｉには２つ左隣に位置するプロセ
ッサエレメントＰＥ（ｘ−２，ｙ）のデータ出力端子Ｙ
Ｒｏが電気的に接続され、これらのデータ入力端子には
サーチウィンドウの画素データが入力される。データ入
力端子Ｄｉには２つ右隣に位置するプロセッサエレメン
トＰＥ（ｘ＋２，ｙ）のデータ出力端子Ｄｏと電気的に
接続され、各プロセッサエレメントＰＥで算出されたデ
ィストーションが入力される。偶数列のプロセッサエレ
メントＰＥ（ｘ，ｙ）のデータ入力端子Ｘには現画像デ
ータ記憶ユニット１０００のデータ出力端子Ｒ１が電気
的に接続され、現画像ブロックの画素データが入力され
る。データ入力端子ＹＵｉには一つ下の中間レジスタＩ
Ｐａ（ｘ，ｙ＋１）または垂直サイドレジスタユニット
４１００の垂直サイドレジスタＶＳ（ｘ，７）のデータ
出力端子ＹＵｏが電気的に接続され、データ入力端子Ｙ
Ｌｉには右側の中間列の中間レジスタＩＰｂ（ｘ＋１，
ｙ）または入力レジスタユニット２１００の入力レジス
タＩＲ（１５，ｙ）のデータ出力端子ＹＬｏが電気的に
接続され、データ入力端子ＹＬＪｉには２つ右隣に位置
するプロセッサエレメントＰＥ（ｘ＋２，ｙ）のデータ
出力端子ＹＬｏが電気的に接続され、データ入力端子Ｙ
Ｒｉには左側の中間列の中間レジスタＩＰｂ（ｘ−１，
ｙ）のデータ出力端子ＹＲｏが電気的に接続され、デー
タ入力端子ＹＲＪｉには２つ左隣に位置するプロセッサ
エレメントＰＥ（ｘ−２，ｙ）のデータ出力端子ＹＲｏ
が電気的に接続され、これらのデータ入力端子にはサー
チウィンドウの画素データが入力される。データ入力端
子Ｄｉには２つ右隣に位置するプロセッサエレメントＰ
Ｅ（ｘ＋２，ｙ）のデータ出力端子Ｄｏと電気的に接続
され、各プロセッサエレメントＰＥで算出されたディス
トーションが入力される。

【０１３９】また、奇数列の中間レジスタＩＰａ（ｘ，
ｙ）のデータ入力端子ＹＤｉには一つ上のプロセッサエ
レメントＰＥ（ｘ，ｙ−１）のデータ出力端子ＹＤｏが
電気的に接続され、データ入力端子ＹＬｉには右側の中
間列の中間レジスタＩＰｂ（ｘ＋１，ｙ）のデータ出力
端子ＹＬｏが電気的に接続され、データ入力端子ＹＬＪ
ｉには２つ右隣に位置する中間レジスタＩＰａ（ｘ＋
２，ｙ）のデータ出力端子ＹＬｏが電気的に接続され、
データ入力端子ＹＲｉには左側の中間列の中間レジスタ
ＩＰｂ（ｘ−１，ｙ）、水平サイドレジスタユニット４
２００の水平サイドレジスタＨＳ（−１，ｙ）またはシ
フタユニット４５００のシフタＳＦ（ｙ）のデータ出力
端子ＹＲｏが電気的に接続され、データ入力端子ＹＲＪ
ｉには２つ左隣に位置する中間レジスタＩＰａ（ｘ−
２，ｙ）のデータ出力端子ＹＲｏが電気的に接続され、
偶数列の中間レジスタＩＰａ（ｘ，ｙ）のデータ入力端
子ＹＵｉには一つ下のプロセッサエレメントＰＥ（ｘ，
ｙ＋１）のデータ出力端子ＹＵｏが電気的に接続され、
データ入力端子ＹＬｉには右側の中間列の中間レジスタ
ＩＰｂ（ｘ＋１，ｙ）または入力レジスタユニット２１
００の入力レジスタＩＲ（１５，ｙ）のデータ出力端子
ＹＬｏが電気的に接続され、データ入力端子ＹＬＪｉに
は２つ右隣に位置する中間レジスタＩＰａ（ｘ＋２，
ｙ）のデータ出力端子ＹＬｏが電気的に接続され、デー
タ入力端子ＹＲｉには左側の中間列の中間レジスタＩＰ
ｂ（ｘ−１，ｙ）またはシフタユニット４５００のシフ
タＳＦ（ｙ）のデータ出力端子ＹＲｏが電気的に接続さ
れ、データ入力端子ＹＲＪｉには２つ左隣に位置する中
間レジスタＩＰａ（ｘ−２，ｙ）のデータ出力端子ＹＲ
ｏが電気的に接続され、中間列の中間レジスタＩＰｂ
（ｘ，ｙ）のデータ入力端子ＹＬｉには右側のプロセッ
サエレメントＰＥ（ｘ＋１，ｙ）または中間レジスタＩ
Ｐａ（ｘ＋１，ｙ）のデータ出力端子ＹＬｏが電気的に
接続され、データ入力端子ＹＲｉには左側のプロセッサ
エレメントＰＥ（ｘ−１，ｙ）または中間レジスタＩＰ
ａ（ｘ−１，ｙ）のデータ出力端子ＹＲｏが電気的に接
続される。

【０１４０】垂直サイドレジスタユニット４１００は、
奇数列の垂直サイドレジスタＶＳ（ｘ，ｙ）のデータ入
力端子ＹＤｉには一つ上の垂直サイドレジスタＶＳ
（ｘ，ｙ−１）または探索領域形成ユニット３０００の
プロセッサエレメントＰＥ（ｘ，６）のデータ出力端子
ＹＤｏが電気的に接続され、データ入力端子ＹＬｉには
右側の中間列の中間レジスタＩＰｂ（ｘ＋１，ｙ）のデ
ータ出力端子ＹＬｏが電気的に接続され、データ入力端
子ＹＬＪｉには２つ右隣に位置する垂直サイドレジスタ
ＶＳ（ｘ＋２，ｙ）のデータ出力端子ＹＬｏが電気的に
接続され、データ入力端子ＹＲｉには左側の中間列の中
間レジスタＩＰｂ（ｘ−１，ｙ）、水平サイドレジスタ
ユニット４２００の水平サイドレジスタＨＳ（−１，
ｙ）またはシフタユニット４５００のシフタＳＦ（ｙ）
のデータ出力端子ＹＲｏが電気的に接続され、データ入
力端子ＹＲＪｉには２つ左隣に位置する垂直サイドレジ
スタＶＳ（ｘ−２，ｙ）のデータ出力端子ＹＲｏが電気
的に接続され、偶数列の垂直サイドレジスタＶＳ（ｘ，
ｙ）のデータ入力端子ＹＵｉには一つ下の垂直サイドレ
ジスタＶＳ（ｘ，ｙ＋１）または探索領域形成ユニット
３０００のプロセッサエレメントＰＥ（ｘ，０）のデー
タ出力端子ＹＵｏが電気的に接続され、データ入力端子
ＹＬｉには右側の中間列の中間レジスタＩＰｂ（ｘ＋
１，ｙ）または入力レジスタユニット２１００の入力レ
ジスタＩＲ（１５，ｙ）のデータ出力端子ＹＬｏが電気
的に接続され、データ入力端子ＹＬＪｉには２つ右隣に
位置する垂直サイドレジスタＶＳ（ｘ＋２，ｙ）のデー
タ出力端子ＹＬｏが電気的に接続され、データ入力端子
ＹＲｉには左側の中間列の中間レジスタＩＰｂ（ｘ−
１，ｙ）のデータ出力端子ＹＲｏが電気的に接続され、
データ入力端子ＹＲＪｉには２つ左隣に位置する垂直サ
イドレジスタＶＳ（ｘ−２，ｙ）のデータ出力端子ＹＲ
ｏが電気的に接続され、中間列の中間レジスタＩＰｂ
（ｘ，ｙ）のデータ入力端子ＹＬｉには右側の垂直サイ
ドレジスタＶＳ（ｘ，ｙ＋１）のデータ出力端子ＹＬｏ
が電気的に接続され、データ入力端子ＹＲｉには左側の
垂直サイドレジスタＶＳ（ｘ，ｙ−１）またはシフタユ
ニット４５００のシフタＳＦ（ｙ）のデータ出力端子Ｙ
Ｒｏが電気的に接続される。

【０１４１】水平サイドレジスタユニット４２００は、
水平サイドレジスタＨＳ（ｘ，ｙ）のデータ入力端子Ｙ
Ｌｉには右側の水平サイドレジスタＨＳ（ｘ＋１，
ｙ）、探索領域形成ユニット３０００のプロセッサエレ
メントＰＥ（０，ｙ）および中間レジスタＩＰａ（０，
ｙ）または垂直サイドレジスタユニット４１００に垂直
サイドレジスタＶＳ（０，ｙ）のデータ出力端子ＹＬｏ
が電気的に接続され、データ入力端子ＹＲｉには左側の
水平サイドレジスタＨＳ（ｘ−１，ｙ）のデータ出力端
子ＹＲｏが電気的に接続される。

【０１４２】シフタユニット４５００は、図１８に示さ
れるように、シフタＳＦ（ｙ）のデータ入力端子ＹＲｉ
には左側の探索領域形成ユニット３０００の中間レジス
タＩＰｂ（７，ｙ）のデータ出力端子ＹＲｏが電気的に
接続され、データ入力端子ＹＲＪｉには左側の探索領域
形成ユニット３０００のプロセッサエレメントＰＥ
（６，ｙ）または中間レジスタＩＰａ（６，ｙ）または
垂直サイドレジスタユニット４１００の垂直サイドレジ
スタＶＳ（６，ｙ）のデータ出力端子ＹＲｏが電気的に
接続され、データ入力端子ＹＤｉには３行上に位置する
左側の探索領域形成ユニット３０００の中間レジスタＩ
Ｐｂ（７，ｙ−３）のデータ出力端子ＹＲｏが電気的に
接続され、データ入力端子ＹＤＪｉには３行上に位置す
る左側の探索領域形成ユニット３０００のプロセッサエ
レメントＰＥ（６，ｙ−３）または中間レジスタＩＰａ
（６，ｙ−３）または垂直サイドレジスタユニット４１
００の垂直サイドレジスタＶＳ（６，ｙ−３）のデータ
出力端子ＹＲｏが電気的に接続され、データ入力端子Ｙ
Ｕｉには３行下に位置する左側の探索領域形成ユニット
３０００の中間レジスタＩＰｂ（７，ｙ＋３）のデータ
出力端子ＹＲｏが電気的に接続され、データ入力端子Ｙ
ＵＪｉには３行下に位置する左側の探索領域形成ユニッ
ト３０００のプロセッサエレメントＰＥ（６，ｙ＋３）
または中間レジスタＩＰａ（６，ｙ＋３）または垂直サ
イドレジスタユニット４１００の垂直サイドレジスタＶ
Ｓ（６，ｙ＋３）のデータ出力端子ＹＲｏが電気的に接
続される。

【０１４３】類似ブロック特定ユニット６０００は、図
１９にその詳細構成ブロック図を示す。同図に示すよう
に類似ブロック特定ユニット６０００は、最小ディスト
ーション検出ユニット６１００、動きベクトル垂直成分
検出ユニット６２００および動きベクトル水平成分検出
ユニット６３００からなり、最小ディストーション検出
ユニット６１００は、比較器６１１０，比較器６１２
０，セレクタ６１３０，フリップフロップ６１４０，論
理和演算器６１５０およびセレクタ付きフリップフロッ
プ６１８０を備え、動きベクトル垂直成分検出ユニット
６２００は、セレクタ６２２０，フリップフロップ６２
３０，換算テーブル６２４０およびセレクタ付きフリッ
プフロップ６２８０を備え、動きベクトル水平成分検出
ユニット６３００は、カウンタ６３１０，セレクタ６３
２０，フリップフロップ６３３０，換算テーブル６３４
０およびセレクタ付きフリップフロップ６３８０を備え
ている。

【０１４４】はじめに、類似ブロック特定ユニット６０
００の構成機器について個々に説明をする。最小ディス
トーション検出ユニット６１００の比較器６１１０は、
データ入力端子Ａ０，Ａ１，Ａ２，Ａ３，データ出力端
子ＭおよびＹを有し、データ入力端子Ａ０，Ａ１，Ａ
２，Ａ３に入力されたデータの中で最小の値を持つデー
タＬＭＤｉｓを出力端子Ｙから出力し、最小の値を持つ
データの入力された入力端子がＡ０ならば０を、Ａ１な
らば１を、Ａ２ならば２を、Ａ３ならば３をＬＭＶｙと
してデータ出力端子Ｍから出力するものである。

【０１４５】最小ディストーション検出ユニット６１０
０の比較器６１２０は、第１データ入力端子Ａ，第２デ
ータ入力端子Ｂおよび信号出力端子Ｙを有し、第１デー
タ入力端子Ａに入力されたデータが第２データ入力端子
Ｂに入力されたデータ以上の大きさであるとき、０を表
わす信号Ｍｉｎを信号出力端子Ｙから出力し、第１デー
タ入力端子Ａに入力されたデータが第２データ入力端子
Ｂに入力されたデータより小さいとき、１を表わす信号
Ｍｉｎを信号出力端子Ｙから出力するものである。

【０１４６】最小ディストーション検出ユニット６１０
０のセレクタ６１３０は、第１データ入力端子Ａ，第２
データ入力端子Ｂ，信号入力端子Ｓおよびデータ出力端
子Ｙを有し、信号入力端子Ｓに入力された信号が０を表
わす信号のとき、第２データ入力端子Ｂに入力されてい
るデータをデータ出力端子Ｙから出力し、信号入力端子
Ｓに入力された信号が１を表わす信号のとき、第１デー
タ入力端子Ａに入力されているデータをデータ出力端子
Ｙから出力するものである。

【０１４７】最小ディストーション検出ユニット６１０
０のフリップフロップ６１４０は、Ｄフリップフロップ
からなり、データ入力端子Ａ，信号入力端子Ｓおよびデ
ータ出力端子Ｙを有し、信号入力端子Ｓに入力された信
号のパルスに同期して、データ入力端子Ａに入力されて
いるデータをデータ出力端子Ｙにラッチするものであ
る。

【０１４８】最小ディストーション検出ユニット６１０
０の論理和演算器６１５０は、信号入力端子Ｓ，データ
入力端子Ｂおよびデータ出力端子Ｙを有し、信号入力端
子Ｓの信号が１を表わすときはデータ入力端子Ｂのデー
タに関わらず、データ出力端子Ｙに全ビットが１を表わ
すデータを出力し、信号入力端子Ｓの信号が０を表わす
ときはデータ入力端子Ｂに入力されたデータをデータ出
力端子Ｙに出力するものである。

【０１４９】言換えれば、最小ディストーション検出ユ
ニット６１００では、フリップフロップ６１４０からパ
ルス信号ＣＫ２に同期してラッチされ出力されているデ
ータを前回までの最小ディストーションとし、比較器６
１１０から出力されているデータＬＭＤｉｓを今回の最
小ディストーションと呼ぶとすると、論理和演算器６１
５０の信号入力端子Ｓに入力された信号が０のとき、比
較器６１２０で第１データ入力端子Ａに入力された今回
の最小ディストーションと第２データ入力端子Ｂに入力
された前回までの最小ディストーションとを比較して小
さい方のディストーションをセレクタ６１３０を介して
フリップフロップ６１４０に入力しするもので、論理和
演算器６１５０の信号入力端子Ｓに入力された信号が１
のときは、前回までの最小ディストーションは無効とし
て、今回の最小ディストーションを最も小さい最小ディ
ストーションとしてセレクタ６１３０を介してフリップ
フロップ６１４０に入力するものである。

【０１５０】最小ディストーション検出ユニット６１０
０のセレクタ付きフリップフロップ６１８０は、データ
入力端子Ｉ，信号入力端子Ｅ，信号入力端子Ｆおよびデ
ータ出力端子Ｏを有し、信号入力端子Ｅに入力された信
号が１を表わす信号のとき、信号入力端子Ｆに入力され
た信号のパルスに同期して、データ入力端子Ｉに入力さ
れているデータをデータ出力端子Ｏにラッチし出力する
ものである。

【０１５１】動きベクトル垂直成分検出ユニット６２０
０のセレクタ６２２０は、第１データ入力端子Ａ、第２
データ入力端子Ｂ、信号入力端子Ｓおよびデータ出力端
子Ｙを有し、信号入力端子Ｓに入力された信号が０を表
わす信号のとき、第１データ入力端子Ａに入力されてい
るデータをデータ出力端子Ｙから出力し、信号入力端子
Ｓに入力された信号が１を表わす信号のとき、第２デー
タ入力端子Ｂに入力されているデータをデータ出力端子
Ｙから出力するものである。

【０１５２】動きベクトル垂直成分検出ユニット６２０
０のフリップフロップ６２３０は、Ｄフリップフロップ
からなり、データ入力端子Ａ，信号入力端子Ｓおよびデ
ータ出力端子Ｙを有し、信号入力端子Ｓに入力された信
号のパルスに同期して、データ入力端子Ａに入力されて
いるデータをデータ出力端子Ｙにラッチするものであ
る。ここで、出力されるデータをＭｙと呼ぶことにす
る。

【０１５３】動きベクトル垂直成分検出ユニット６２０
０の換算テーブル６２４０は、データ入力端子Ａおよび
データ出力端子Ｙを有し、データ入力端子Ａに入力され
たデータをあらかじめ準備されている換算テーブルに基
づいて、動きベクトルデータに換算し、データ出力端子
Ｙに出力するものである。動きベクトル垂直成分検出ユ
ニット６２００のセレクタ付きフリップフロップ６２８
０は、データ入力端子Ｉ，信号入力端子Ｅ，信号入力端
子Ｆおよびデータ出力端子Ｏを有し、信号入力端子Ｅに
入力された信号が１を表わす信号のとき、信号入力端子
Ｆに入力された信号のパルスに同期して、データ入力端
子Ｉに入力されているデータをデータ出力端子Ｏにラッ
チし出力するものである。

【０１５４】動きベクトル水平成分検出ユニット６３０
０のカウンタ６３１０は、信号入力端子ＣＬ，ＣＫおよ
びカウントデータ出力端子Ｑｎを有し、信号入力端子Ｃ
Ｌに入力された信号が１を表わす信号のとき出力カウン
トＣＴｘを０にリセットし、カウントデータ出力端子Ｑ
ｎに出力し、信号入力端子ＣＬに入力された信号が０を
表わす信号でかつ、信号入力端子ＣＫに入力された信号
が１を表わす信号のときにそのパルス信号の立上がりに
同期して出力カウントＣＴｘを１づつカウントアップし
て、カウントデータ出力端子Ｑｎに出力するものであ
る。

【０１５５】動きベクトル水平成分検出ユニット６３０
０のセレクタ６３２０は、第１データ入力端子Ａ，第２
データ入力端子Ｂ，信号入力端子Ｓおよびデータ出力端
子Ｙを有し、信号入力端子Ｓに入力された信号が０を表
わす信号のとき、第１データ入力端子Ａに入力されてい
るデータをデータ出力端子Ｙから出力し、信号入力端子
Ｓに入力された信号が１を表わす信号のとき、第２デー
タ入力端子Ｂに入力されているデータをデータ出力端子
Ｙから出力するものである。

【０１５６】動きベクトル水平成分検出ユニット６３０
０のフリップフロップ６３３０は、Ｄフリップフロップ
からなり、データ入力端子Ａ，信号入力端子Ｓおよびデ
ータ出力端子Ｙを有し、信号入力端子Ｓに入力された信
号のパルスに同期して、データ入力端子Ａに入力されて
いるデータをデータ出力端子Ｙにラッチするものであ
る。ここで、出力されるデータをＭｘと呼ぶことにす
る。

【０１５７】動きベクトル水平成分検出ユニット６３０
０の換算テーブル６３４０は、データ入力端子Ａおよび
データ出力端子Ｙを有し、データ入力端子Ａに入力され
たデータをあらかじめ準備されている換算テーブルに基
づいて、動きベクトルデータに換算し、データ出力端子
Ｙに出力するものである。動きベクトル水平成分検出ユ
ニット６３００のセレクタ付きフリップフロップ６３８
０は、データ入力端子Ｉ，信号入力端子Ｅ，信号入力端
子Ｆおよびデータ出力端子Ｏを有し、信号入力端子Ｅに
入力された信号が１を表わす信号のとき、信号入力端子
Ｆに入力された信号のパルスに同期して、データ入力端
子Ｉに入力されているデータをデータ出力端子Ｏにラッ
チし出力するものである。

【０１５８】つぎに、類似ブロック特定ユニット６００
０の各構成機器間の接続について説明する。最小ディス
トーション検出ユニット６１００の比較器６１１０のデ
ータ入力端子Ａ０は、プロセッサエレメントＰＥ（０，
０）のフリップフロップ３３２０のデータ出力端子Ｙ
に、プロセッサエレメントＰＥ（０，０）のデータ出力
端子Ｄｏを介して電気的に接続され、データ入力端子Ａ
１は、プロセッサエレメントＰＥ（０，２）のフリップ
フロップ３３２０のデータ出力端子Ｙに、プロセッサエ
レメントＰＥ（０，２）のデータ出力端子Ｄｏを介して
電気的に接続され、データ入力端子Ａ２は、プロセッサ
エレメントＰＥ（０，４）のフリップフロップ３３２０
のデータ出力端子Ｙに、プロセッサエレメントＰＥ
（０，４）のデータ出力端子Ｄｏを介して電気的に接続
され、データ入力端子Ａ３は、プロセッサエレメントＰ
Ｅ（０，６）のフリップフロップ３３２０のデータ出力
端子Ｙに、プロセッサエレメントＰＥ（０，６）のデー
タ出力端子Ｄｏを介して電気的に接続されている。

【０１５９】最小ディストーション検出ユニット６１０
０の比較器６１２０の第１データ入力端子Ａは、比較器
６１１０のデータ出力端子Ｙに電気的に接続され、第２
データ入力端子Ｂは、論理和演算器６１５０のデータ出
力端子Ｙに電気的に接続されている。最小ディストーシ
ョン検出ユニット６１００のセレクタ６１３０の第１デ
ータ入力端子Ａは、比較器６１１０のデータ出力端子Ｙ
に電気的に接続され、第２データ入力端子Ｂは、フリッ
プフロップ６１４０のデータ出力端子Ｙに電気的に接続
され、信号入力端子Ｓは、比較器６１２０の信号出力端
子Ｙに電気的に接続されている。

【０１６０】最小ディストーション検出ユニット６１０
０のフリップフロップ６１４０のデータ入力端子Ａは、
セレクタ６１３０のデータ出力端子Ｙに電気的に接続さ
れ、信号入力端子Ｓは、信号出力ユニット８０００の第
２信号出力ユニット８０００出力端子Ｐ２に電気的に接
続される。最小ディストーション検出ユニット６１００
の論理和演算器６１５０の信号入力端子Ｓは、信号出力
ユニット８０００の第７信号出力端子Ｐ７に電気的に接
続され、データ入力端子Ｂは、フリップフロップ６１４
０のデータ出力端子Ｙに電気的に接続されている。

【０１６１】最小ディストーション検出ユニット６１０
０のセレクタ付きフリップフロップ６１８０のデータ入
力端子Ｉは、フリップフロップ６１４０のデータ出力端
子Ｙに電気的に出力され、信号入力端子Ｅは、信号出力
ユニット８０００の第９信号出力端子Ｐ９に電気的に接
続され、信号入力端子Ｆは、信号出力ユニット８０００
の第２信号出力端子Ｐ２に電気的に接続されている。

【０１６２】動きベクトル垂直成分検出ユニット６２０
０のセレクタ６２２０の第１データ入力端子Ａは、フリ
ップフロップ６２３０のデータ出力端子Ｙに電気的に接
続され、第２データ入力端子Ｂは、最小ディストーショ
ン検出ユニット６１００の比較器６１１０のデータ出力
端子Ｍに電気的に接続され、信号入力端子Ｓは、最小デ
ィストーション検出ユニット６１００の比較器６１２０
の信号出力端子Ｙに電気的に接続されている。

【０１６３】動きベクトル垂直成分検出ユニット６２０
０のフリップフロップ６２３０のデータ入力端子Ａは、
セレクタ６２２０のデータ出力端子Ｙに電気的に接続さ
れ、信号入力端子Ｓは、信号出力ユニット８０００の第
２信号出力端子Ｐ２に電気的に接続されている。動きベ
クトル垂直成分検出ユニット６２００の換算テーブル６
２４０のデータ入力端子Ａは、フリップフロップ６２３
０のデータ出力端子Ｙに電気的に接続されている。

【０１６４】動きベクトル垂直成分検出ユニット６２０
０のセレクタ付きフリップフロップ６２８０のデータ入
力端子Ｉは、換算テーブル６２４０のデータ出力端子Ｙ
に電気的に出力され、信号入力端子Ｅは、信号出力ユニ
ット８０００の第９信号出力端子Ｐ９に電気的に接続さ
れ、信号入力端子Ｆは、信号出力ユニット８０００の第
２信号出力端子Ｐ２に電気的に接続されている。

【０１６５】動きベクトル水平成分検出ユニット６３０
０のカウンタ６３１０の信号入力端子ＣＬは、信号出力
ユニット８０００の第７信号出力端子Ｐ７に電気的に接
続され、信号入力端子ＣＫは、信号出力ユニット８００
０の第２信号出力端子Ｐ２に電気的に接続されている。
動きベクトル水平成分検出ユニット６３００のセレクタ
６３２０の第１データ入力端子Ａは、フリップフロップ
６３３０のデータ出力端子Ｙに電気的に接続され、第２
データ入力端子Ｂは、カウンタ６３１０のカウントデー
タ出力端子Ｑｎに電気的に接続され、信号入力端子Ｓ
は、最小ディストーション検出ユニット６１００の比較
器６１２０の信号出力端子Ｙに電気的に接続されてい
る。

【０１６６】動きベクトル水平成分検出ユニット６３０
０のフリップフロップ６３３０のデータ入力端子Ａは、
セレクタ６３２０のデータ出力端子Ｙに電気的に接続さ
れ、信号入力端子Ｓは、信号出力ユニット８０００の第
２信号出力端子Ｐ２に電気的に接続されている。動きベ
クトル水平成分検出ユニット６３００の換算テーブル６
３４０のデータ入力端子Ａは、フリップフロップ６３３
０のデータ出力端子Ｙに電気的に接続されている。

【０１６７】動きベクトル水平成分検出ユニット６３０
０のセレクタ付きフリップフロップ６３８０のデータ入
力端子Ｉは、換算テーブル６３４０のデータ出力端子Ｙ
に電気的に出力され、信号入力端子Ｅは、信号出力ユニ
ット８０００の第９信号出力端子Ｐ９に電気的に接続さ
れ、信号入力端子Ｆは、信号出力ユニット８０００の第
２信号出力端子Ｐ２に電気的に接続されている。

【０１６８】次に、本装置の動作の概要を説明する。ま
ず、参照画像データ記憶ユニット２０００から出力され
た画素データを入力レジスタ２１００へ入力し、探索領
域形成ユニット３０００においては特定の位置で中間レ
ジスタの飛ばし処理を行い、各レジスタおよびプロセッ
サエレメントＰＥ間の接続を切替え、プロセッサエレメ
ントＰＥの配置密度を切り替える。探索領域形成ユニッ
ト３０００へサーチウィンドウ内の画素データを入力
し、転送しながら参照画像フォーマットに配置する。

【０１６９】次に、各プロセッサエレメントＰＥにて、
ディストーションの算出を行う。各プロセッサエレメン
トＰＥで算出されたディストーションは各プロセッサエ
レメント間で転送し、類似ブロック特定ユニット６００
０へ出力される。次に、類似ブロック特定ユニット６０
００では入力された各ディストーションをもとに最小デ
ィストーションを検出するとともに動きベクトルを求め
る。探索領域形成ユニット３０００から溢れた画素デー
タは一旦、水平サイドレジスタユニット４２００へ入力
され保持され、同一パリティフェーズ処理終了後、再
び、探索領域形成ユニット３０００へ戻し処理が行われ
る。

【０１７０】この時、シフタユニット４５００により、
同一パリティフェーズ処理開始時の参照画像フォーマッ
トに探索領域形成ユニット３０００上にサーチウィンド
ウの画素データが配置されるように画素データを移動し
ながら、戻し処理を行う。次に、再び、各プロセッサエ
レメントＰＥにて、ディストーションの算出処理を異パ
リティフェーズ処理について行い、算出されたディスト
ーションは各プロセッサエレメント間で転送され、類似
ブロック特定ユニット６０００へ出力され、類似ブロッ
ク特定ユニット６０００では入力された各ディストーシ
ョンをもとに最小ディストーションを検出するとともに
動きベクトルを求める。

【０１７１】以上の処理を１セット単位として続けて、
次のサーチウィンドウについても同様に処理を行い、動
きベクトル探索装置のパイプライン処理を行う。以下に
画素データの流れに基づきながら動作の詳細について説
明をする。まず、サーチウィンドウの画素データの入力
について説明する。サーチウィンドウの画素データは参
照画像データ記憶ユニット２０００へ記憶され、参照画
像データ記憶ユニット２０００のデータ出力端子Ｓ０，
Ｓ１，Ｓ２から出力された画素データは入力レジスタユ
ニット２１００の入力レジスタＩＲ（１５，０），ＩＲ
（１５，４），ＩＲ（１５，８）のデータ入力端子ＹＤ
ｉを介してそれぞれ入力される。参照画像データ記憶ユ
ニット２０００からの画素データの出力は期間ｃ１より
開始され、入力レジスタＩＲのフリップフロップ２１２
０にデータ入力端子Ａを介して入力され、クロックパル
ス信号ＣＫ１に同期してラッチされる。以後、入力レジ
スタＩＲへのデータの入力はこのフリップフロップ２１
２０への画素データのラッチ時を意味するものとする。

【０１７２】本実施例ではサーチウィンドウは１０行×
１４列の画素からなり、画素データｂ（ｘ，ｙ）と座標
で表す。ここで、ｘ＝０〜１３，ｙ＝０〜９である。順
次、入力レジスタＩＲに入力された画素データは１列毎
に入力レジスタユニット２１００から探索領域形成ユニ
ット３０００および垂直サイドレジスタユニット４１０
０へ出力され、転送される。

【０１７３】入力レジスタユニット２１００への画素デ
ータの入力および転送について、詳しく説明すると、ク
ロックパルス信号ＣＫ１の１クロック目に同期して、図
２０に示すように、入力レジスタＩＲ（１５，０），Ｉ
Ｒ（１５，４）へ画素データｂ（０，３），ｂ（０，
７）がそれぞれ入力される。次いで、クロックパルス信
号ＣＫ１の２クロック目に同期して、図２１に示すよう
に、入力レジスタＩＲ（１５，０），ＩＲ（１５，４）
から１つ下の入力レジスタＩＲ（１５，１），ＩＲ（１
５，５）へ画素データｂ（０，３），ｂ（０，７）が転
送され、さらに、入力レジスタＩＲ（１５，０），ＩＲ
（１５，４）へ画素データｂ（０，２），ｂ（０，６）
がそれぞれ入力される。

【０１７４】次いで、クロックパルス信号ＣＫ１の３ク
ロック目に同期して、図２２に示すように、入力レジス
タＩＲ（１５，０），ＩＲ（１５，１），ＩＲ（１５，
４），ＩＲ（１５，５）から１つ下の入力レジスタＩＲ
（１５，１），ＩＲ（１５，２），ＩＲ（１５，５），
ＩＲ（１５，６）へ画素データｂ（０，２），ｂ（０，
３），ｂ（０，６），ｂ（０，７）が転送され、さら
に、入力レジスタＩＲ（１５，０），ＩＲ（１５，
４），ＩＲ（１５，８）へ画素データｂ（０，１），ｂ
（０，５），ｂ（０，９）がそれぞれ入力される。

【０１７５】次いで、クロックパルス信号ＣＫ１の４ク
ロック目に同期して、図２３に示すように、入力レジス
タＩＲ（１５，０），ＩＲ（１５，１），ＩＲ（１５，
２），ＩＲ（１５，４），ＩＲ（１５，５），ＩＲ（１
５，６），ＩＲ（１５，８）から１つ下の入力レジスタ
ＩＲ（１５，１），ＩＲ（１５，２），ＩＲ（１５，
３），ＩＲ（１５，５），ＩＲ（１５，６），ＩＲ（１
５，７），ＩＲ（１５，９）へ画素データｂ（０，
１），ｂ（０，２），ｂ（０，３），ｂ（０，５），ｂ
（０，６），ｂ（０，７），ｂ（０，９）が転送され、
さらに、入力レジスタＩＲ（１５，０），ＩＲ（１５，
４），ＩＲ（１５，８）へ画素データｂ（０，０），ｂ
（０，４），ｂ（０，８）がそれぞれ入力される。ここ
までで、サーチウィンドウの１列目の画素データｂ
（０，ｙ）が全て、参照画像データ記憶ユニット２００
０から、入力レジスタユニット２１００へ入力されたこ
とになる。

【０１７６】以後、参照画像データ記憶ユニット２００
０および入力レジスタユニット２１００は上記の処理を
サーチウィンドウの各列毎にクロックパルス信号ＣＫ１
の４クロック毎に繰り返していく。つまり、ｎを整数と
するとき、クロックパルス信号ＣＫ１の（４ｎ＋１）ク
ロック目に同期して、ＩＲ（１５，０），ＩＲ（１５，
４）へ画素データｂ（ｎ，３），ｂ（ｎ，７）がそれぞ
れ入力され、次いで、クロックパルス信号ＣＫ１の（４
ｎ＋２）クロック目に同期して、入力レジスタＩＲ（１
５，０），ＩＲ（１５，４）から１つ下の入力レジスタ
ＩＲ（１５，１），ＩＲ（１５，５）へ画素データｂ
（ｎ，３），ｂ（ｎ，７）が転送され、さらに、入力レ
ジスタＩＲ（１５，０），ＩＲ（１５，４）へ画素デー
タｂ（ｎ，２），ｂ（ｎ，６）がそれぞれ入力され、次
いで、クロックパルス信号ＣＫ１の（４ｎ＋３）クロッ
ク目に同期して、入力レジスタＩＲ（１５，０），ＩＲ
（１５，１），ＩＲ（１５，４），ＩＲ（１５，５）か
ら１つ下の入力レジスタＩＲ（１５，１），ＩＲ（１
５，２），ＩＲ（１５，５），ＩＲ（１５，６）へ画素
データｂ（ｎ，２），ｂ（ｎ，３），ｂ（ｎ，６），ｂ
（ｎ，７）が転送され、さらに、入力レジスタＩＲ（１
５，０），ＩＲ（１５，４），ＩＲ（１５，８）へ画素
データｂ（ｎ，１），ｂ（ｎ，５），ｂ（ｎ，９）がそ
れぞれ入力され、次いで、クロックパルス信号ＣＫ１の
（４ｎ＋４）クロック目に同期して、入力レジスタＩＲ
（１５，０），ＩＲ（１５，１），ＩＲ（１５，２），
ＩＲ（１５，４），ＩＲ（１５，５），ＩＲ（１５，
６），ＩＲ（１５，８）から１つ下の入力レジスタＩＲ
（１５，１），ＩＲ（１５，２），ＩＲ（１５，３），
ＩＲ（１５，５），ＩＲ（１５，６），ＩＲ（１５，
７），ＩＲ（１５，９）へ画素データｂ（ｎ，１），ｂ
（ｎ，２），ｂ（ｎ，３），ｂ（ｎ，５），ｂ（ｎ，
６），ｂ（ｎ，７），ｂ（ｎ，９）が転送され、さら
に、入力レジスタＩＲ（１５，０），ＩＲ（１５，
４），ＩＲ（１５，８）へ画素データｂ（ｎ，０），ｂ
（ｎ，４），ｂ（ｎ，８）がそれぞれ入力され、サーチ
ウィンドウの（ｎ＋１）列目の画素データｂ（ｎ，ｙ）
が全て参照画像データ記憶ユニット２０００から入力レ
ジスタユニット２１００へ入力される。以上の動作はサ
ーチウィンドウの画素データが全て入力されるまでを１
セットとして続けられる。

【０１７７】次に、入力レジスタユニット２１００へ入
力保持されたサーチウィンドウの画素データを探索領域
形成ユニット３０００および垂直サイドレジスタユニッ
ト４１００へ転送し、探索領域形成ユニット３０００お
よび垂直サイドレジスタユニット４１００内を繰り返し
転送しながら、サーチウィンドウの画素データを参照画
像フォーマット通りに入力し配置する動作について説明
する。

【０１７８】探索領域形成ユニット３０００および垂直
サイドレジスタユニット４１００内の画素データの転送
処理は各ユニットを構成しているプロセッサエレメント
ＰＥ、中間レジスタＩＰａ、中間レジスタＩＰｂおよび
垂直サイドレジスタＶＳ内のセレクタ３１１０、セレク
タ３５１０ａ、セレクタ３５１０ｂおよびセレクタ４１
１０によるデータ入力端子の切替えにより実現される。

【０１７９】セレクタ３１１０、セレクタ３５１０ａお
よびセレクタ４１１０のデータ入力端子の切替えは信号
入力端子Ｓ０，Ｓ１，Ｓ２を介して入力されるパルス信
号ＳＪ，ＳＲ，ＳＬにより制御され、セレクタ３５１０
ｂのデータ入力端子の切替えは信号入力端子Ｓ１，Ｓ２
を介して入力されるパルス信号ＳＲ，ＳＬにより制御さ
れる。

【０１８０】本実施例では、パルス信号ＳＪは探索領域
形成ユニット３０００ａ、垂直サイドレジスタユニット
４１００ａ、垂直サイドレジスタユニット４１００ｃお
よびシフタユニット４５００へ常時、入力され、探索領
域形成ユニット３０００ｂ、垂直サイドレジスタユニッ
ト４１００ｂおよび垂直サイドレジスタユニット４１０
０ｄへは入力されない。パルス信号ＳＲはサーチウィン
ドウの画素データが全て入力され、ディストーション算
出が終了して、画素データの戻し処理が開始されるまで
は入力されない。以上を踏まえて、画素データの転送処
理を順を追って、説明する。

【０１８１】まず、探索領域形成ユニット３０００ｂ、
垂直サイドレジスタユニット４１００ｂおよび垂直サイ
ドレジスタユニット４１００ｄ内の画素データの動きに
ついて説明する。上述の各ユニット内のプロセッサエレ
メントＰＥのセレクタ３１１０、中間レジスタＩＰａの
セレクタ３５１０ａ、中間レジスタＩＰｂのセレクタ３
５１０ｂおよび垂直サイドレジスタＶＳのセレクタ４１
１０の信号入力端子Ｓ０，Ｓ１にはサーチウィンドウの
画素データが全て入力されるまでは０が入力されてい
て、信号入力端子Ｓ２に入力されるパルス信号ＳＬによ
り各セレクタの制御が行われる。

【０１８２】詳しく説明すると、期間ｃ５において、パ
ルス信号ＳＬは１となり、各セレクタに信号入力端子Ｓ
２を介して信号１が入力される。このため、各セレクタ
ではデータ入力端子Ｄとデータ出力端子Ｙが電気的に接
続され、各レジスタおよびプロセッサエレメントＰＥの
データ入力端子ＹＬｉを介して画素データが入力され、
クロックパルス信号ＣＫ１の５クロック目に同期して、
各フリップフロップへ画素データがラッチされ、データ
出力端子Ｙを介して出力される。

【０１８３】このようにして、図２４に示すように、画
素データｂ（０，ｙ）が入力レジスタユニット２１００
の入力レジスタＩＲ（１５，ｙ）から、それぞれ左側の
各レジスタまたはプロセッサエレメントＰＥ（１４，
ｙ）へ転送される。次いで、クロックパルス信号ＣＫ１
の６クロック目に同期して、パルス信号ＳＬは０とな
り、各セレクタに信号入力端子Ｓ２を介して信号０が入
力され、このため、各セレクタではデータ入力端子Ａと
データ出力端子Ｙが電気的に接続され、偶数列の各レジ
スタおよびプロセッサエレメントＰＥ（１４，ｙ）のデ
ータ入力端子ＹＵｉを介して画素データが入力され、各
フリップフロップへ画素データがラッチされ、データ出
力端子Ｙを介して出力される。

【０１８４】このようにして、図２５に示すように、画
素データｂ（０，ｙ）が各レジスタおよびプロセッサエ
レメントＰＥ（１４，ｙ）から、それぞれ一つ上側の各
レジスタまたはプロセッサエレメントＰＥ（１４，ｙ−
１）へ転送される。同様にして、クロックパルス信号Ｃ
Ｋ１の７，８クロック目までは、画素データｂ（０，
ｙ）は各レジスタおよびプロセッサエレメントＰＥ（１
４，ｙ−１）から、それぞれクロックパルス信号ＣＫ１
に同期して同様に転送処理を繰り返し、上側の各レジス
タまたはプロセッサエレメントＰＥ（１４，ｙ−３）へ
転送される。

【０１８５】次いで、期間ｃ９において、パルス信号Ｓ
Ｌが１となり、各セレクタに信号入力端子Ｓ２を介して
信号１が入力される。このため、各セレクタではデータ
入力端子Ｄとデータ出力端子Ｙが電気的に接続され、各
レジスタおよびプロセッサエレメントＰＥのデータ入力
端子ＹＬｉを介して画素データが入力され、クロックパ
ルス信号ＣＫ１の９クロック目に同期して、各フリップ
フロップに画素データがラッチされ、データ出力端子Ｙ
を介して出力される。

【０１８６】このようにして、図２６に示すように、画
素データｂ（１，ｙ）が入力レジスタユニット２１００
の入力レジスタＩＲ（１５，ｙ）から、それぞれ左側の
各レジスタまたはプロセッサエレメントＰＥ（１４，
ｙ）へ転送され、画素データｂ（０，ｙ）が各レジスタ
およびプロセッサエレメントＰＥ（１４，ｙ−３）か
ら、それぞれ左側の中間レジスタＩＰｂ（１３，ｙ−
３）へ転送される。

【０１８７】次いで、クロックパルス信号ＣＫ１の１０
クロック目に同期して、パルス信号ＳＬは既に０となっ
ているため、各セレクタに信号入力端子Ｓ２を介して信
号０が入力され、このため、各セレクタではデータ入力
端子Ａとデータ出力端子Ｙが電気的に接続され、偶数列
の各レジスタおよびプロセッサエレメントＰＥ（１４，
ｙ）のデータ入力端子ＹＵｉを介して画素データが入力
され、各フリップフロップに画素データがラッチされ、
データ出力端子Ｙを介して出力され、中間列の中間レジ
スタＩＰｂ（１３，ｙ）は同じ中間レジスタＩＰｂ（１
３，ｙ）のフリップフロップ３５２０ｂのデータ出力端
子Ｙが電気的に接続されるため、画素データは保持され
る。

【０１８８】同様にして、クロックパルス信号ＣＫ１の
１１，１２クロック目までは、画素データｂ（１，ｙ）
は各レジスタおよびプロセッサエレメントＰＥ（１４，
ｙ−１）から、それぞれクロックパルス信号ＣＫ１に同
期して同様に転送処理を繰り返し、上側の各レジスタま
たはプロセッサエレメントＰＥ（１４，ｙ−３）へ転送
され、中間列の中間レジスタＩＰｂ（１３，ｙ）ではセ
レクタ３５１０ｂのデータ入力端子Ａは同じ中間レジス
タＩＰｂ（１３，ｙ）のフリップフロップ３５２０ｂの
データ出力端子Ｙに電気的に接続されているため、画素
データｂ（０，ｙ）は中間レジスタＩＰｂ（１３，ｙ−
３）へ保持されたままとなる。

【０１８９】次いで、期間ｃ１３において、パルス信号
ＳＬが１となり、各セレクタに信号入力端子Ｓ２を介し
て信号１が入力される。このため、各セレクタではデー
タ入力端子Ｄとデータ出力端子Ｙが電気的に接続され、
各レジスタおよびプロセッサエレメントＰＥのデータ入
力端子ＹＬｉを介して画素データが入力され、クロック
パルス信号ＣＫ１の１３クロック目に同期して、各フリ
ップフロップに画素データがラッチされ、データ出力端
子Ｙを介して出力される。

【０１９０】このようにして、図２７に示すように、画
素データｂ（２，ｙ）が入力レジスタユニット２１００
の入力レジスタＩＲ（１５，ｙ）から、それぞれ左側の
各レジスタまたはプロセッサエレメントＰＥ（１４，
ｙ）へ転送され、画素データｂ（１，ｙ）が各レジスタ
およびプロセッサエレメントＰＥ（１４，ｙ−３）か
ら、それぞれ左側の中間レジスタＩＰｂ（１３，ｙ−
３）へ転送され、画素データデータｂ（０，ｙ）が中間
レジスタＩＰｂ（１３，ｙ−３）から、それぞれ左側の
各レジスタまたはプロセッサエレメントＰＥ（１２，ｙ
−３）へ転送される。

【０１９１】同様にして、クロックパルス信号ＣＫ１の
１４，１５，１６クロック目までは、画素データｂ
（２，ｙ）は偶数列の各レジスタおよびプロセッサエレ
メントＰＥ（１４，ｙ）から、それぞれクロックパルス
信号ＣＫ１に同期して同様に転送処理を繰り返し、上側
の偶数列の各レジスタまたはプロセッサエレメントＰＥ
（１４，ｙ−３）へ転送され、画素データｂ（１，ｙ）
は中間列の中間レジスタＩＰｂ（１３，ｙ−３）へ保持
されたままとなる。

【０１９２】また、奇数列の各レジスタおよびプロセッ
サエレメントＰＥ（１２，ｙ）ではデータ入力端子ＹＤ
ｉを介して画素データが入力され、各フリップフロップ
に画素データがラッチされ、データ出力端子Ｙを介して
出力される。このようにして、図２８に示すように、画
素データｂ（０，ｙ）が奇数列の各レジスタおよびプロ
セッサエレメントＰＥ（１２，ｙ−３）から、それぞれ
一つ下側の各レジスタまたはプロセッサエレメントＰＥ
（１４，ｙ−２）へ転送される。

【０１９３】同様にして、クロックパルス信号ＣＫ１の
１５，１６クロック目までは、画素データｂ（０，ｙ）
は奇数列の各レジスタおよびプロセッサエレメントＰＥ
（１２，ｙ−２）から、それぞれクロックパルス信号Ｃ
Ｋ１に同期して同様に転送処理を繰り返し、下側の各レ
ジスタまたはプロセッサエレメントＰＥ（１２，ｙ）へ
転送される。

【０１９４】以上の様にして、探索領域形成ユニット３
０００ｂおよび垂直サイドレジスタユニット４１００
ｂ，４１００ｄ内の画素データはｎを整数として、以
後、クロックパルス信号ＣＫ１の（４ｎ＋５）クロック
目に同期して、各レジスタおよびプロセッサエレメント
ＰＥ間を右から左へ水平方向に移動する動作を行い、ク
ロックパルス信号ＣＫ１の（４ｎ＋８）クロック目まで
は偶数列の各レジスタおよびプロセッサエレメントＰＥ
では画素データを一つずつ上へ転送し、中間列の中間レ
ジスタＩＰｂでは画素データを保持し、奇数列の各レジ
スタおよびプロセッサエレメントＰＥでは画素データを
一つずつ下へ転送し、以後、上記動作を繰り返す。

【０１９５】クロックパルス信号ＣＫ１の３２クロック
目において、図２９に示すように、探索領域形成ユニッ
ト３０００ｂ、垂直サイドレジスタユニット４１００ｂ
および垂直サイドレジスタユニット４１００ｄ内に画素
データが入力保持される。次に、探索領域形成ユニット
３０００ａ、垂直サイドレジスタユニット４１００ａお
よび垂直サイドレジスタユニット４１００ｃ内の画素デ
ータの動きについて説明する。

【０１９６】上述の各ユニット内のプロセッサエレメン
トＰＥのセレクタ３１１０、中間レジスタＩＰａのセレ
クタ３５１０ａ、中間レジスタＩＰｂのセレクタ３５１
０ｂおよび垂直サイドレジスタＶＳのセレクタ４１１０
に信号入力端子Ｓ０を介して常にパルス信号ＳＪとして
信号１が入力され、信号入力端子Ｓ１を介してサーチウ
ィンドウの画素データが全て入力されるまでは信号０が
入力され、信号入力端子Ｓ２介して入力されるパルス信
号ＳＬにより各セレクタの制御が行われる。

【０１９７】詳しく説明すると、期間ｃ３３において、
パルス信号ＳＬは１となり、各セレクタに信号入力端子
Ｓ２を介して信号１が入力される。各セレクタには信号
入力端子Ｓ０を介して常にパルス信号ＳＪとして信号１
が入力されているため、各セレクタではデータ入力端子
Ｅとデータ出力端子Ｙが電気的に接続され、各レジスタ
およびプロセッサエレメントＰＥ（６，ｙ）のデータ入
力端子ＹＬＪｉを介して、画素データを入力し、クロッ
クパルス信号ＣＫ１の３３クロック目に同期して、各フ
リップフロップへ画素データをラッチする。

【０１９８】このようにして、図３０に示すように、画
素データｂ（０，ｙ）が各レジスタおよびプロセッサエ
レメントＰＥ（８，ｙ）から、それぞれ左側の各レジス
タまたはプロセッサエレメントＰＥ（６，ｙ）へ転送さ
れる。次いで、クロックパルス信号ＣＫ１の３４クロッ
ク目に同期して、パルス信号ＳＬは既に０となっている
ため、各セレクタに信号入力端子Ｓ２を介して信号０が
入力され、このため、各セレクタではデータ入力端子Ａ
とデータ出力端子Ｙが電気的に接続され、偶数列の各レ
ジスタおよびプロセッサエレメントＰＥ（６，ｙ）のデ
ータ入力端子ＹＵｉを介して画素データが入力され、各
フリップフロップに画素データがラッチされ、データ出
力端子Ｙを介して出力される。

【０１９９】このようにして、画素データｂ（０，ｙ）
が偶数列の各レジスタおよびプロセッサエレメントＰＥ
（６，ｙ）から、それぞれ一つ上側の各レジスタまたは
プロセッサエレメントＰＥ（６，ｙ−１）へ転送され
る。同様にして、クロックパルス信号ＣＫ１の３５，３
６クロック目までは、画素データｂ（０，ｙ）は偶数列
の各レジスタおよびプロセッサエレメントＰＥ（６，ｙ
−１）から、それぞれクロックパルス信号ＣＫ１に同期
して同様に転送処理を繰り返し、上側の各レジスタまた
はプロセッサエレメントＰＥ（６，ｙ−３）へ転送され
る。

【０２００】次いで、期間ｃ３７において、パルス信号
ＳＬが１となり、各セレクタに信号入力端子Ｓ２を介し
て入力される。このため、各セレクタではデータ入力端
子Ｅとデータ出力端子Ｙが電気的に接続され、各レジス
タおよびプロセッサエレメントＰＥのデータ入力端子Ｙ
ＬＪｉを介して、画素データを入力し、クロックパルス
信号ＣＫ１の３７クロック目に同期して、各フリップフ
ロップに画素データがラッチされ、データ出力端子Ｙを
介して出力される。

【０２０１】このようにして、画素データｂ（１，ｙ）
が各レジスタおよびプロセッサエレメントＰＥ（８，
ｙ）から、それぞれ左側の各レジスタまたはプロセッサ
エレメントＰＥ（６，ｙ）へ転送され、画素データｂ
（０，ｙ）が各レジスタおよびプロセッサエレメントＰ
Ｅ（６，ｙ−３）から、それぞれ左側の各レジスタおよ
びプロセッサエレメントＰＥ（４，ｙ−３）へ転送され
る。

【０２０２】次いで、クロックパルス信号ＣＫ１の３８
クロック目に同期して、パルス信号ＳＬは既に０となっ
ているため、各セレクタでは信号入力端子Ｓ２を介して
信号０が入力され、このため、各セレクタではデータ入
力端子Ａとデータ出力端子Ｙが電気的に接続され、偶数
列の各レジスタおよびプロセッサエレメントＰＥ（６，
ｙ）のデータ入力端子ＹＵｉを介して画素データが入力
され、各フリップフロップに画素データがラッチされ、
データ出力端子Ｙを介して出力され、奇数列の各レジス
タおよびプロセッサエレメントＰＥ（４，ｙ）のデータ
入力端子ＹＤｉを介して画素データが入力され、各フリ
ップフロップに画素データがラッチされ、データ出力端
子Ｙを介して出力される。

【０２０３】同様にして、クロックパルス信号ＣＫ１の
３９，４０クロック目までは、画素データｂ（１，ｙ）
は偶数列の各レジスタおよびプロセッサエレメントＰＥ
（６，ｙ−１）から、それぞれクロックパルス信号ＣＫ
１に同期して同様に転送処理を繰り返し、上側の各レジ
スタまたはプロセッサエレメントＰＥ（６，ｙ−３）へ
転送され、画素データｂ（０，ｙ）は奇数列の各レジス
タおよびプロセッサエレメントＰＥ（４，ｙ−２）か
ら、それぞれクロックパルス信号ＣＫ１に同期して同様
に転送処理を繰り返し、下側の各レジスタまたはプロセ
ッサエレメントＰＥ（４，ｙ）へ転送される。

【０２０４】以上の様にして、探索領域形成ユニット３
０００ａおよび垂直サイドレジスタユニット４１００
ａ，４１００ｃ内の画素データはｎを整数として、以
後、クロックパルス信号ＣＫ１の（４ｎ＋３３）クロッ
ク目に同期して、各レジスタおよびプロセッサエレメン
トＰＥ間を右から左へ水平方向に移動する動作を行い、
クロックパルス信号ＣＫ１の（４ｎ＋３６）クロック目
までは偶数列の各レジスタおよびプロセッサエレメント
ＰＥでは画素データを一つずつ上へ転送し、奇数列の各
レジスタおよびプロセッサエレメントＰＥでは画素デー
タを一つずつ下へ転送し、以後、上記動作を繰り返す。

【０２０５】このようにして、クロックパルス信号ＣＫ
１の４５クロック目において、図３１に示すように、探
索領域形成ユニット３０００および垂直サイドレジスタ
ユニット４１００内にサーチウィンドウの画素データｂ
（ｘ，ｙ）が全て入力保持される。なお、以後、クロッ
クパルス信号ＣＫ１の４５クロック目から６０クロック
目までの間、各プロセッサエレメントＰＥではディスト
ーションの算出が実行されるが、その間も、探索領域形
成ユニット３０００および垂直サイドレジスタユニット
４１００内の画素データの転送処理は引続き行われ、全
てのサーチウィンドウの画素データが入力される。

【０２０６】このようにして、サーチウィンドウ内の画
素データが、探索領域形成ユニット３０００内に参照画
像フォーマット通りに配置されると、各プロセッサエレ
メントＰＥでは、信号出力ユニット８０００から出力さ
れるパルス信号ＣＬに同期してディストーションの算出
処理が開始される。ディストーション算出処理中もサー
チウィンドウ内の画素データの転送は続いているので、
探索領域内から溢れた画素データは水平サイドレジスタ
ユニット４２００へ入力され保持される。

【０２０７】探索領域形成ユニット３０００および垂直
サイドレジスタユニット４１００から水平サイドレジス
タユニット４２００へ画素データの転送保持処理は水平
サイドレジスタユニット４２００を構成している水平サ
イドレジスタＨＳのセレクタ４２１０のデータ入力端子
の切替えにより実現される。セレクタ４２１０のデータ
入力端子の切替えは信号入力端子Ｓ０，Ｓ１を介して入
力されるパルス信号ＳＨ，ＳＲにより制御される。

【０２０８】本実施例では、パルス信号ＳＨは、探索領
域形成ユニット３０００および垂直サイドレジスタユニ
ット４１００から画素データを水平サイドレジスタユニ
ット４２００へ転送するための制御信号であり、期間ｃ
４６，ｃ５３，ｃ５４において出力され、パルス信号Ｓ
Ｒはサーチウィンドウの画素データが全て入力され、デ
ィストーション算出が終了して、画素データの戻し処理
が開始されるまでは入力されない。

【０２０９】詳しく説明すると、期間ｃ４６において、
パルス信号ＳＨが１となり、セレクタ４２１０に信号入
力端子Ｓ０を介して信号１が入力される。このため、セ
レクタ４２１０ではデータ入力端子Ｂとデータ出力端子
Ｙが電気的に接続され、水平サイドレジスタＨＳのデー
タ入力端子ＹＬｉを介して画素データが入力された画素
データがデータ出力端子Ｙを介して出力され、フリップ
フロップ４２２０へデータ入力端子Ａを介して入力さ
れ、クロックパルス信号ＣＫ１の４６クロック目に同期
して、フリップフロップ４２２０にラッチされ、データ
出力端子Ｙを介して出力される。

【０２１０】このようにして、図３２に示すように、画
素データｂ（０，ｙ）が各レジスタおよびプロセッサエ
レメントＰＥ（０，ｙ−３）から、それぞれ左側の水平
サイドレジスタＨＳ（−１，ｙ−３）へ転送される。期
間ｃ５２まではパルス信号ＳＨは０となり、セレクタ４
２１０に信号入力端子Ｓ０を介して信号０が入力され
る。このため、セレクタ４２１０ではデータ入力端子Ａ
とデータ出力端子Ｙが電気的に接続され、同じ水平サイ
ドレジスタＨＳのフリップフロップ４２２０のデータ出
力端子Ｙから出力された画素データがデータ入力端子Ａ
を介して入力され、データ出力端子Ｙを介して出力さ
れ、フリップフロップ４２２０のデータ入力端子Ａへ入
力され、よって、画素データが保持される。

【０２１１】次いで、期間ｃ５３において、再び、パル
ス信号ＳＨが１となり、セレクタ４２１０に信号入力端
子Ｓ０を介して信号１が入力される。このため、セレク
タ４２１０ではデータ入力端子Ｂとデータ出力端子Ｙが
電気的に接続され、水平サイドレジスタＨＳのデータ入
力端子ＹＬｉを介して画素データが入力された画素デー
タがデータ出力端子Ｙを介して出力され、フリップフロ
ップ４２２０へデータ入力端子Ａを介して入力され、ク
ロックパルス信号ＣＫ１の５３クロック目に同期して、
フリップフロップ４２２０にラッチされ、データ出力端
子Ｙを介して出力される。

【０２１２】このようにして、図３３に示すように、画
素データｂ（１，ｙ）が各レジスタおよびプロセッサエ
レメントＰＥ（０，ｙ）から、それぞれ左側の水平サイ
ドレジスタＨＳ（−１，ｙ）へ転送され、画素データｂ
（０，ｙ）が水平サイドレジスタＨＳ（−１，ｙ−３）
から、それぞれ左側の水平サイドレジスタＨＳ（−２，
ｙ−３）へ転送される。

【０２１３】次いで、期間ｃ５４においても、同様にパ
ルス信号ＳＨが１であるため、セレクタ４２１０に信号
入力端子Ｓ０を介して信号１が入力される。このため、
セレクタ４２１０ではデータ入力端子Ｂとデータ出力端
子Ｙが電気的に接続され、水平サイドレジスタＨＳのデ
ータ入力端子ＹＬｉを介して画素データが入力された画
素データがデータ出力端子Ｙを介して出力され、フリッ
プフロップ４２２０へデータ入力端子Ａを介して入力さ
れ、クロックパルス信号ＣＫ１の５４クロック目に同期
して、フリップフロップ４２２０にラッチされ、データ
出力端子Ｙを介して出力される。

【０２１４】このようにして、図３４に示すように、画
素データｂ（２，ｙ）が各レジスタおよびプロセッサエ
レメントＰＥ（０，ｙ−３）から、それぞれ左側の水平
サイドレジスタＨＳ（−１，ｙ−３）へ転送され、画素
データｂ（１，ｙ）が水平サイドレジスタＨＳ（−１，
ｙ）から、それぞれ左側の水平サイドレジスタＨＳ（−
２，ｙ）へ転送され、画素データｂ（０，ｙ）が水平サ
イドレジスタＨＳ（−２，ｙ−３）から、それぞれ左側
の水平サイドレジスタＨＳ（−３，ｙ−３）へ転送され
る。

【０２１５】ディストーション算出処理が終了すると同
時に、信号出力ユニット８０００から出力されるパルス
信号ＳＲに同期して各列毎に水平右方向へ画素データを
転送する。この時、ディストーション算出処理前の状態
にフォーマットを戻すために、画素データ転送保持ユニ
ット５０００のシフタユニット４５００において、画素
データの移動を列毎に行う。

【０２１６】具体的に説明すると、同一パリティフェー
ズ処理でディストーション算出処理を開始したときの探
索領域形成ユニット３０００内の画素データの配置は図
３１のようになっている。そして、ディストーション算
出処理が終了したときの探索領域形成ユニット３０００
内の画素データの配置は図３５に示されるとおりであ
り、ここで、２つの画素データの配置を比較すると、５
列目と６列目の画素データの配置が異なることが分か
る。

【０２１７】そこで、図３５に示される配置を図３１に
示される配置に戻すように、シフタＳＦにパルス信号Ｓ
Ｕ，ＳＤを入力して、左右の探索領域形成ユニット３０
００間の接続を切替える。図３６に、ディストーション
算出前の画素データの配置を簡易的に表す。本図は画素
データ転送保持ユニット５０００を示し、各列に配置さ
れている画素データｂ（ｘ，ｙ）のｘの値を記述してあ
る。また、画素データの配置は奇数列および偶数列で上
下にずれており、それらの位置関係を表したものであ
る。

【０２１８】図３７（ａ）に、ディストーション算出後
の画素データの配置を示す。ここで、斜線で示した部分
の画素データの上下の配置位置が、図３６と異なること
がわかる。これを、図３６の配置と揃えるために、図３
７（ｂ），（ｃ）の様に、画素データｂ（５，ｙ）およ
びｂ（６，ｙ）の位置を上下入れ替えて、転送し、最終
的に、図３８に示すような配置に画素データを戻す。こ
こで、図３６と図３８を比べて見ると、同じ配置に画素
データが並んでいることが分かる。

【０２１９】これらの処理はシフタユニット４５００の
シフタＳＦのセレクタ４５１０によるデータ入力端子の
切替えにより実現される。セレクタ４５１０のデータ入
力端子Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆの切替えは信号入力端子
Ｓ０，Ｓ１，Ｓ２に入力されるパルス信号ＳＪ，ＳＵお
よびＳＤにより制御される。

【０２２０】詳しく説明すると、画素データ戻し処理が
クロックパルス信号ＣＫ１の６１クロック目より開始さ
れるが、期間ｃ６１において、シフタＳＦに入力される
信号ＳＪは１であり、パルス信号ＳＤが１となり、セレ
クタ４５１０に信号入力端子Ｓ２を介して信号１が入力
される。このため、セレクタ４５１０ではデータ入力端
子Ｆとデータ出力端子Ｙが電気的に接続され、シフタＳ
Ｆのデータ入力端子ＹＤＪｉを介して画素データが入力
され、データ出力端子ＹＲｏを介して出力される。

【０２２１】また、画素データ転送保持ユニット５００
０においては、期間ｃ６１において、パルス信号ＳＲが
１となり、プロセッサエレメントＰＥ、中間レジスタＩ
Ｐ、垂直サイドレジスタＶＳおよび水平サイドレジスタ
ＨＳのセレクタ３１１０、セレクタ３５１０ａ、セレク
タ３５１０ｂ、セレクタ４１１０、セレクタ４２１０に
信号入力端子Ｓ１を介して信号１が入力される。このた
め、各セレクタではデータ入力端子ＢまたはＣがデータ
出力端子Ｙと電気的に接続される。ここで、探索領域形
成ユニット３０００ａおよび垂直サイドレジスタユニッ
ト４１００ａ，４１００ｃ内のプロセッサエレメントＰ
Ｅのセレクタ３１１０、中間レジスタＩＰａのセレクタ
３５１０ａおよび垂直サイドレジスタＶＳのセレクタ４
１１０では同時にパルス信号ＳＪが入力されているた
め、データ入力端子Ｃとデータ出力端子Ｙが電気的に接
続され、水平サイドレジスタＨＳのセレクタ４２１０で
はデータ入力端子Ｃとデータ出力端子Ｙが電気的に接続
され、それ以外はデータ入力端子Ｂとデータ出力端子Ｙ
が電気的に接続される。

【０２２２】これにより、クロックパルス信号ＣＫ１の
６１クロック目には図３７（ｂ）に示すように、期間ｃ
６０における７列目の画素データｂ（６，ｙ）以外の画
素データｂ（ｘ，ｙ）は各レジスタおよびプロセッサエ
レメントＰＥから一つ右側の各レジスタまたはプロセッ
サエレメントＰＥへ転送され、７列目の画素データｂ
（６，ｙ）は、垂直サイドレジスタＶＳ（６，ｙ−
３）、中間レジスタ（６，ｙ−３）、プロセッサエレメ
ントＰＥ（６，ｙ−３）から垂直サイドレジスタＶＳ
（８，ｙ）、中間レジスタ（８，ｙ）、プロセッサエレ
メントＰＥ（８，ｙ）へ転送される。

【０２２３】次いで、期間ｃ６２において、パルス信号
ＳＤに替わって、パルス信号ＳＵが１となるため、セレ
クタ４５１０に信号入力端子Ｓ１を介して信号１が入力
される。このため、セレクタ４５１０ではデータ入力端
子Ｄとデータ出力端子Ｙが電気的に接続され、シフタＳ
Ｆのデータ入力端子ＹＵＪｉを介して画素データが入力
され、データ出力端子ＹＲｏを介して出力される。

【０２２４】また、画素データ転送保持ユニット５００
０においては、パルス信号ＳＲは１のままであるので、
クロックパルス信号ＣＫ１の６２クロック目に同期し
て、図３７（ｃ）に示すように、７列目の画素データｂ
（５，ｙ）以外の画素データｂ（ｘ，ｙ）は各レジスタ
およびプロセッサエレメントＰＥから一つ右側の各レジ
スタまたはプロセッサエレメントＰＥへ転送され、７列
目の画素データｂ（５，ｙ）は、垂直サイドレジスタＶ
Ｓ（６，ｙ）、中間レジスタ（６，ｙ）、プロセッサエ
レメントＰＥ（６，ｙ）から垂直サイドレジスタＶＳ
（８，ｙ−３）、中間レジスタ（８，ｙ−３）、プロセ
ッサエレメントＰＥ（８，ｙ−３）へ転送される。

【０２２５】次いで、期間ｃ６３において、パルス信号
ＳＵが０となるため、セレクタ４５１０に信号入力端子
Ｓ１、Ｓ２を介して信号０が入力され、このため、セレ
クタ４５１０ではデータ入力端子Ｂとデータ出力端子Ｙ
が電気的に接続され、シフタＳＦのデータ入力端子ＹＲ
Ｊｉを介して画素データが入力され、データ出力端子Ｙ
Ｒｏを介して出力される。

【０２２６】また、画素データ転送保持ユニット５００
０においては、パルス信号ＳＲは１のままであるので、
クロックパルス信号ＣＫ１の６３クロック目に同期し
て、図３８に示すように、全ての画素データｂ（ｘ，
ｙ）は各レジスタおよびプロセッサエレメントＰＥから
一つ右側の各レジスタまたはプロセッサエレメントＰＥ
へ転送される。

【０２２７】このようにして、サーチウィンドウ内の画
素データが探索領域形成ユニット３０００内に再び、配
置され、各プロセッサエレメントＰＥでは信号出力ユニ
ット８０００から出力されるパルス信号ＣＬに同期して
ディストーション算出処理が再び、開始される。次に、
ディストーション算出処理について説明する。

【０２２８】ディストーション算出処理は各プロセッサ
エレメントＰＥにて行われる。ディストーション算出処
理はサーチウィンドウに対応させる現画像ブロックの画
素データの取り方により、同一パリティフェーズ処理お
よび異パリティフェーズ処理に分けられる。また、プロ
セッサエレメントＰＥは探索領域形成ユニット３０００
内の配置位置により、奇数列と、偶数列に大別される
が、これは各列毎の画素データのディストーション算出
処理を行う画素データの順序が異なるだけで、処理の方
法および対応する現画像ブロックの画素データは同じで
ある。

【０２２９】具体的に説明すると、例えば、プロセッサ
エレメントＰＥ（０，０）においては、同じサーチウィ
ンドウ内の一つの候補ブロックの画素データに対して、
同じ現画像ブロックの画素データを対応させて行う。ま
た、奇数列のプロセッサエレメントＰＥ（ｘ，ｙ）にお
いて、ディストーションの算出は画素データｂ（ｘ，ｙ
−３），ｂ（ｘ，ｙ−２），ｂ（ｘ，ｙ−１），ｂ
（ｘ，ｙ），ｂ（ｘ＋１，ｙ−３），．．．の順に行わ
れ、偶数列のプロセッサエレメントＰＥ（ｘ，ｙ）にお
いては、画素データｂ（ｘ，ｙ），ｂ（ｘ，ｙ−１），
ｂ（ｘ，ｙ−２），ｂ（ｘ，ｙ−３），ｂ（ｘ＋１，
ｙ），．．．の順に行われる。但し、探索領域形成ユニ
ット３０００ｂにおいては中間レジスタＩＰが配置され
るため、各プロセッサエレメントＰＥ（ｘ，ｙ）と画素
データｂ（ｘ，ｙ）のｘの対応が異なり、奇数列のプロ
セッサエレメントＰＥ（１２，ｙ）においては、画素デ
ータｂ（８，ｙ−３）偶数列のプロセッサエレメントＰ
Ｅ（８，ｙ）においては、画素データｂ（４，ｙ）、プ
ロセッサエレメントＰＥ（１４，ｙ）においては、画素
データｂ（１０，ｙ）がそれぞれ対応する。

【０２３０】現画像データ記憶ユニット１０００におい
ては、上述の処理を実現するために、現画像ブロックの
画素データａ（ｘ，ｙ）を順次、各プロセッサエレメン
トＰＥへ出力する。奇数列のプロセッサエレメントＰＥ
（ｘ，ｙ）へは現画像ブロックの画素データａ（ｘ，ｙ
＋３），ａ（ｘ，ｙ＋２），ａ（ｘ，ｙ＋１），ａ
（ｘ，ｙ），ａ（ｘ＋１，ｙ＋３），ａ（ｘ＋１，ｙ＋
２），．．．が出力され、偶数列のプロセッサエレメン
トＰＥ（ｘ，ｙ）へは現画像ブロックの画素データａ
（ｘ，ｙ），ａ（ｘ，ｙ＋１），ａ（ｘ，ｙ＋２），ａ
（ｘ，ｙ＋３），ａ（ｘ＋１，ｙ），ａ（ｘ＋１，ｙ＋
１），．．．が出力される。ただし、上記で説明した通
り、異パリティフェーズの場合、ａ（ｘ，ｙ）内での画
素データの出力順は逆になり、ａ２（ｘ，ｙ）、ａ１
（ｘ，ｙ）の順になる。

【０２３１】ディストーション算出処理は各プロセッサ
エレメントＰＥのディストーション算出部３２００にお
いて行われる。ディストーション演算器３２１０の信号
入力端子Ｓへのパルス信号ＣＬの入力をトリガとして、
ディストーション算出を開始する。期間ｃ４５におい
て、パルス信号ＣＬが１となり、ディストーション演算
器３２１０に信号入力端子Ｓを介して入力される。これ
により、ディストーション演算器３２１０では、データ
入力端子Ｃの値が０とされる。これで、ディストーショ
ン算出の準備ができたことになり、次のクロックパルス
信号ＣＫ１の４５クロックからディストーション算出処
理が開始される。

【０２３２】クロックパルス信号ＣＫ１の４５クロック
目に同期して、奇数列のプロセッサエレメントＰＥ
（ｘ，ｙ）のフリップフロップ３１２０に画素データｂ
（０，３）がラッチされ、データ出力端子Ｙを介して出
力され、ディストーション演算器３２１０にデータ入力
端子Ａを介して入力され、ディストーション演算器３２
１０にデータ入力端子Ｂを介して、現画像データ記憶ユ
ニット１０００から画素データａ（０，３）が入力さ
れ、データ入力端子Ｃを介して、フリップフロップ３２
２０から出力されているデータ０が入力される。これに
より、ディストーション演算器３２１０ではデータ入力
端子Ａに入力された画素データｂ（０，３）からデータ
入力端子Ｂへ入力された画素データＡ（０，３）を減算
し、正数変換して、これにデータ入力端子Ｃに入力され
ているデータ０を加算してデータ出力端子Ｙへデータ |b(0,3)-a(0,3)| を出力する。

【０２３３】次いで、クロックパルス信号ＣＫ１の４６
クロック目に同期して、フリップフロップ３２２０では
上記のデータがラッチされ、データ出力端子Ｙを介して
出力され、ディストーション演算器３２１０にデータ入
力端子Ｃを介して入力される。同時に、フリップフロッ
プ３１２０では、奇数列のプロセッサエレメントＰＥ
（ｘ，ｙ）のフリップフロップ３１２０に画素データｂ
（０，２）がラッチされ、データ出力端子Ｙを介して出
力され、ディストーション演算器３２１０にデータ入力
端子Ａを介して入力され、ディストーション演算器３２
１０にデータ入力端子Ｂを介して、現画像データ記憶ユ
ニット１０００から画素データａ（０，２）が入力さ
れ、データ入力端子Ｃを介して、フリップフロップ３２
２０から出力されているデータ｜ｂ（０，３）−ａ
（０，３）｜が入力される。

【０２３４】これにより、ディストーション演算器３２
１０ではデータ入力端子Ａを介して入力された画素デー
タｂ（０，２）からデータ入力端子Ｂを介して入力され
た画素データＡ（０，２）を減算し、正数変換して、こ
れにデータ入力端子Ｃを介して入力されているデータ０
を加算してデータ出力端子Ｙを介してデータ |b(0,3)-a(0,3)| ＋|b(0,2)-a(0,2)| が出力される。

【０２３５】同様にして、処理を続け、最終的にクロッ
クパルス信号ＣＫ１の６０クロック目に同期して、ディ
ストーション演算器３２１０のデータ出力端子Ｙを介し
てデータ |b(0,3)-a(0,3)| ＋|b(0,2)-a(0,2)| ＋|b(0,1)-a(0,1)| ＋|b(0,0)-a(0,0)| ＋|b(1,3)-a(1,3)| ＋|b(1,2)-a(1,2)| ＋|b(1,1)-a(1,1)| ＋|b(1,0)-a(1,0)| ＋|b(2,3)-a(2,3)| ＋|b(2,2)-a(2,2)| ＋|b(2,1)-a(2,1)| ＋|b(2,0)-a(2,0)| ＋|b(3,3)-a(3,3)| ＋|b(3,2)-a(3,2)| ＋|b(3,1)-a(3,1)| ＋|b(3,0)-a(3,0)| が出力され、フリップフロップ３２２０にデータ入力端
子Ａを介して入力され、クロックパルス信号ＣＫ１の６
１クロック目に同期してラッチされ、データ出力端子Ｙ
を介して出力される。これをディストーションＤ（０，
０）とする。また、偶数列のプロセッサエレメントＰＥ
（ｘ，ｙ）で算出されたディストーションも最終的には
上記と同様の式で表され、全てのプロセッサエレメント
ＰＥ（ｘ，ｙ）において、対応するＤ（ｘ，ｙ）が求め
られたことになる。

【０２３６】次に、これらのディストーションはディス
トーション転送部３３００へ転送され、その後、類似ブ
ロック特定ユニット６０００へと転送される。ディスト
ーション転送処理は各プロセッサエレメントＰＥのディ
ストーション転送部３３００において行われる。セレク
タ３３１０に信号入力端子Ｓを介して入力されるパルス
信号ＬＤ１をトリガとして、ディストーション転送処理
を開始する。ここで、ｙ＝０，３，５，７として、プロ
セッサエレメントＰＥ（０，ｙ）のデータ出力端子Ｄｏ
は類似ブロック特定ユニット６０００に電気的に接続さ
れ、データ入力端子Ｄｉは一つ右隣りのプロセッサエレ
メントＰＥ（２，ｙ）のデータ出力端子Ｄｏへ電気的に
接続されている。ｘ＝２，４，６，８，１０，１２，ｙ
＝０，３，５，７として、その他のプロセッサエレメン
トＰＥ（ｘ，ｙ）においても、データ入力端子Ｄｉは一
つ右隣のプロセッサエレメントＰＥ（ｘ−２，ｙ）のデ
ータ出力端子Ｄｏへ電気的に接続されている。

【０２３７】期間ｃ６１において、パルス信号ＬＤ１が
１となり、セレクタ３３１０に信号入力端子Ｓを介して
入力される。これにより、セレクタ３３１０ではデータ
入力端子Ｂとデータ出力端子Ｙが電気的に接続され、フ
リップフロップ３２２０のデータ出力端子Ｙを介して出
力されたデータＤ（０，ｙ）がフリップフロップ３３２
０にデータ入力端子Ａを介して入力される。

【０２３８】さらに、クロックパルス信号ＣＫ１の６１
クロック目に同期して、フリップフロップ３３２０では
上記のデータＤ（ｘ，ｙ）がラッチされ、データ出力端
子Ｙを介して出力され、プロセッサエレメントＰＥのデ
ータ出力端子Ｄｏを介して、類似ブロック特定ユニット
６０００または左となりのプロセッサエレメントＰＥ
（ｘ，ｙ）へ転送される。

【０２３９】次いで、期間ｃ６２において、パルス信号
ＬＤ１は０となるため、セレクタ３３１０ではデータ入
力端子Ａとデータ出力端子Ｙが電気的に接続され、プロ
セッサエレメントＰＥのデータ入力端子Ｄｉを介して入
力されたデータＤ（ｘ＋２，ｙ）がデータ出力端子Ｙを
介して出力され、フリップフロップ３３２０のデータ入
力端子Ａに入力される。

【０２４０】さらに、クロックパルス信号ＣＫ１の６２
クロック目に同期して、フリップフロップ３３２０では
上記のデータＤ（ｘ＋２，ｙ）がラッチされ、データ出
力端子Ｙを介して出力され、プロセッサエレメントＰＥ
のデータ出力端子Ｄｏを介して、類似ブロック特定ユニ
ット６０００または左となりのプロセッサエレメントＰ
Ｅ（ｘ−２，ｙ）へ転送される。

【０２４１】以上の動作を順次繰り返し、期間ｃ６９に
おいて、全てのプロセッサエレメントＰＥ（ｘ，ｙ）で
算出されたディストーションＤ（ｘ，ｙ）が転送されな
がら、類似ブロック特定ユニット６０００に出力され
る。次に、類似ブロック特定ユニット６０００における
動きベクトル検出処理について説明する。

【０２４２】類似ブロック特定ユニット６０００では、
比較器６１１０に各データ入力端子Ａ０，Ａ１，Ａ２，
Ａ３を介して、各プロセッサエレメントＰＥ（ｘ，ｙ）
によって求められたそれぞれのディストーションが入力
される。まず、期間ｃ６２において、パルス信号ＬＤ２
に同期して、論理和演算器６１５０に信号入力端子Ｓを
介して信号１が入力され、また、カウンタ６３１０に信
号入力端子ＣＬを介して信号１が入力されることによ
り、カウンタ６３１０の内部データの出力カウントＣＴ
ｘが０にリセットされる。

【０２４３】次いで、パルス信号ＣＫ２の６２クロック
目に同期して、Ｄ（０，０），Ｄ（０，２），Ｄ（０，
４），Ｄ（０，６）が、類似ブロック特定ユニット６０
００の最小ディストーション検出ユニット６１００の比
較器６１１０にデータ入力端子Ａ０，Ａ１，Ａ２，Ａ３
を介してそれぞれ入力される。本実施例では、最小ディ
ストーションＬＭＤｉｓ＝Ｄ（０，０）とし、比較器６
１１０では、データ入力端子Ａ０，Ａ１，Ａ２，Ａ３を
介してそれぞれ入力されたデータが比較され、その中か
ら最も小さいディストーションＤ（０，０）が選択され
て、データ出力端子Ｙを介して最小ディストーションＬ
ＭＤｉｓ＝Ｄ（０，０）が出力され、最小ディストーシ
ョンに対応するデータ入力端子をＬＭＶｙ＝０がデータ
出力端子Ｍを介して出力される。

【０２４４】論理和演算器６１５０では、信号入力端子
Ｓを介して信号１が入力されているので、データ入力端
子Ｂを介して入力されているデータ、すなわち、フリッ
プフロップ６１４０のデータ出力端子Ｙから出力され、
入力されているデータに関わらず、データ出力端子Ｙを
介してすべてのビットが１のデータ、すなわち、最大値
のデータが出力される。比較器６１２０では、データ入
力端子Ａを介して入力された最小ディストーションＬＭ
Ｄｉｓ＝Ｄ（０，０）と、データ入力端子Ｂを介して入
力された上記最大値のデータを比較し、Ｄ（０，０）の
方が小さいため信号出力端子Ｙを介してＭｉｎ＝１が出
力される。セレクタ６１３０では、信号入力端子Ｓを介
して信号１が入力されるため、データ入力端子Ａを介し
て入力されているＤ（０，０）がデータ出力端子Ｙを介
してフリップフロップ６１４０に出力される。

【０２４５】類似ブロック特定ユニット６０００の動き
ベクトル垂直成分検出ユニット６２００のセレクタ６２
２０では、信号入力端子Ｓを介して入力された信号１に
より、データ入力端子Ｂがデータ出力端子Ｙと電気的に
接続され、ＬＭＶｙ＝０を入力し、データ出力端子Ｙを
介してフリップフロップ６２３０に出力される。類似ブ
ロック特定ユニット６０００の動きベクトル水平成分検
出ユニット６３００のカウンタ６３１０では、ＣＫ２の
パルス信号に同期して、信号入力端子ＣＬに入力される
信号ＬＤ２によってリセットされた内部データの出力カ
ウントＣＴｘがカウント出力端子Ｑｎを介してＣＴｘ＝
０として出力される。セレクタ６３２０では、信号入力
端子Ｓを介して入力された信号１により、データ入力端
子Ｂがデータ出力端子Ｙと電気的に接続され、ＣＴｘ＝
０を入力し、データ出力端子Ｙを介してフリップフロッ
プ６３３０に出力される。

【０２４６】次いで、パルス信号ＣＫ２の６３クロック
目に同期して、類似ブロック特定ユニット６０００の最
小ディストーション検出ユニット６１００のフリップフ
ロップ６１４０では、入力データＤ（０，０）がラッチ
され、データ出力端子Ｙを介してセレクタ付きフリップ
フロップ６１８０に出力される。類似ブロック特定ユニ
ット６０００の動きベクトル垂直成分検出ユニット６２
００のフリップフロップ６２３０では、入力データ０が
ラッチされ、データ出力端子Ｙを介してＭｙ＝０として
換算テーブル６２４０に出力され、換算テーブル６２４
０では、データ入力端子Ａを介して入力されたデータＭ
ｙ＝０が動きベクトルに換算され、データ出力端子Ｙを
介して換算データがセレクタ付きフリップフロップ６２
８０に出力される。

【０２４７】類似ブロック特定ユニット６０００の動き
ベクトル水平成分検出ユニット６３００のフリップフロ
ップ６３３０では、入力データ０がラッチされ、データ
出力端子Ｙを介してＭｘ＝０として換算テーブル６３４
０に出力され、換算テーブル６３４０では、データ入力
端子Ａを介して入力されたデータＭｘ＝０が動きベクト
ルに換算され、データ出力端子Ｙを介して換算データが
セレクタ付きフリップフロップ６３８０に出力される。

【０２４８】つまり、前回求められたデータがそれぞれ
フリップフロップ６１４０，６２３０および６３３０に
保持されたことになる。同時に、パルス信号ＣＫ２の６
３クロック目に同期して、Ｄ（１，０），Ｄ（１，
２），Ｄ（１，４），Ｄ（１，６）が、類似ブロック特
定ユニット６０００の最小ディストーション検出ユニッ
ト６１００の比較器６１１０にデータ入力端子Ａ０，Ａ
１，Ａ２，Ａ３を介してそれぞれ入力される。比較器６
１１０では、データ入力端子Ａ０，Ａ１，Ａ２，Ａ３を
介してそれぞれ入力されたデータが比較され、その中で
最も小さいディストーションが選択されて、最小ディス
トーションＬＭＤｉｓ＝Ｄ（１，２）がデータ出力端子
Ｙを介して出力され、Ｄ（１，２）が入力されたデータ
入力端子Ａ２を表わすＬＭＶｙ＝２が、データ出力端子
Ｍを介して出力される。

【０２４９】論理和演算器６１５０では、信号入力端子
Ｓを介して信号０が入力されているので、データ入力端
子Ｂを介して入力されているデータ、すなわち、フリッ
プフロップ６１４０のデータ出力端子Ｙから出力され、
入力されている前回最小ディストーションのＤ（０，
０）がデータ出力端子Ｙを介して出力される。比較器６
１２０では、データ入力端子Ａを介して入力された上記
今回最小ディストーションＬＭＤｉｓ＝Ｄ（１，２）
と、データ入力端子Ｂを介して入力された上記前回最小
ディストーションのＤ（０，０）とを比較し、本実施例
ではＤ（０，０）の方が小さいとし、このため信号出力
端子Ｙを介してＭｉｎ＝０が出力される。セレクタ６１
３０では、信号入力端子Ｓを介して信号０が入力される
ため、データ入力端子Ｂを介して入力されているＤ
（０，０）がデータ出力端子Ｙを介してフリップフロッ
プ６１４０に出力される。

【０２５０】つまり、第１列目および第２列目のプロセ
ッサエレメントＰＥにおける最小ディストーションが求
められ、フリップフロップ６１４０に入力されたことに
なる。一方、類似ブロック特定ユニット６０００の動き
ベクトル垂直成分検出ユニット６２００のセレクタ６２
２０では、信号入力端子Ｓを介して信号０が入力される
ため、データ入力端子Ａがデータ出力端子Ｙと電気的に
接続され、前回ＬＭＶｙ＝０を入力し、データ出力端子
Ｙを介してフリップフロップ６２３０に出力される。

【０２５１】一方、類似ブロック特定ユニット６０００
の動きベクトル水平成分検出ユニット６３００のカウン
タ６３１０では、ＣＫ２のパルス信号に同期して、カウ
ントアップされた出力カウントＣＴｘがカウント出力端
子Ｑｎを介してＣＴｘ＝１として出力される。セレクタ
６３２０では、信号入力端子Ｓを介して信号０が入力さ
れるため、データ入力端子Ａがデータ出力端子Ｙと電気
的に接続され、前回ＣＴｘ＝０を入力し、データ出力端
子Ｙを介してフリップフロップ６３３０に出力される。

【０２５２】次いで、パルス信号ＣＫ２の６４クロック
目に同期して、類似ブロック特定ユニット６０００の最
小ディストーション検出ユニット６１００のフリップフ
ロップ６１４０では、入力データＤ（０，０）がラッチ
され、データ出力端子Ｙを介してセレクタ付きフリップ
フロップ６１８０に出力される。類似ブロック特定ユニ
ット６０００の動きベクトル垂直成分検出ユニット６２
００のフリップフロップ６２３０では、入力データ０が
ラッチされ、データ出力端子Ｙを介してＭｙ＝０として
換算テーブル６２４０に出力され、換算テーブル６２４
０では、データ入力端子Ａを介して入力されたデータＭ
ｙ＝０が動きベクトルに換算され、データ出力端子Ｙを
介して換算データがセレクタ付きフリップフロップ６２
８０に出力される。類似ブロック特定ユニット６０００
の動きベクトル水平成分検出ユニット６３００のフリッ
プフロップ６３３０では、入力データ１がラッチされ、
データ出力端子Ｙを介してＭｘ＝１として換算テーブル
６３４０に出力され、換算テーブル６３４０では、デー
タ入力端子Ａを介して入力されたデータＭｘ＝１が動き
ベクトルに換算され、データ出力端子Ｙを介して換算デ
ータがセレクタ付きフリップフロップ６３８０に出力さ
れる。

【０２５３】つまり、前回求められたデータがそれぞれ
フリップフロップ６１４０，６２３０および６３３０に
保持されたことになる。以上の動作を繰り返し、期間ｃ
６９において、全てのプロセッサエレメントＰＥ（ｘ，
ｙ）で算出されたディストーションＤ（ｘ，ｙ）を類似
ブロック特定ユニット６０００へ入力し、パルス信号Ｃ
Ｋ２の６９クロック目に同期して、類似ブロック特定ユ
ニット６０００の最小ディストーション検出ユニット６
１００のフリップフロップ６１４０では、最小ディスト
ーションＭｉｎＤｉｓがラッチされ、データ出力端子Ｙ
を介してセレクタ付きフリップフロップ６１８０に出力
される。類似ブロック特定ユニット６０００の動きベク
トル垂直成分検出ユニット６２００の換算テーブル６２
４０では、データ入力端子Ａを介して入力されたデータ
Ｍｙが動きベクトルに換算され、データ出力端子Ｙを介
して換算データがセレクタ付きフリップフロップ６２８
０に出力される。類似ブロック特定ユニット６０００の
動きベクトル水平成分検出ユニット６３００の換算テー
ブル６３４０では、データ入力端子Ａを介して入力され
たデータＭｘが動きベクトルに換算され、データ出力端
子Ｙを介して換算データがセレクタ付きフリップフロッ
プ６３８０に出力される。

【０２５４】次いで、期間ｃ７０において、パルス信号
ＳＭＶ１が１となるため、類似ブロック特定ユニット６
０００の最小ディストーション検出ユニット６１００の
セレクタ付きフリップフロップ６１８０では、信号入力
端子Ｅに信号１が入力されるため、データ入力端子Ｉを
介して最小ディストーションＭｉｎＤｉｓが入力され、
類似ブロック特定ユニット６０００の動きベクトル垂直
成分検出ユニット６２００のセレクタ付きフリップフロ
ップ６２８０では、信号入力端子Ｅに信号１が入力され
るため、データ入力端子Ｉを介して換算テーブル６２４
０で求められたデータが入力され、類似ブロック特定ユ
ニット６０００の動きベクトル水平成分検出ユニット６
３００のセレクタ付きフリップフロップ６３８０では、
信号入力端子Ｅに信号１が入力されるため、データ入力
端子Ｉを介して換算テーブル６３４０で求められたデー
タが入力される。

【０２５５】次いで、パルス信号ＣＫ２の７０クロック
目に同期して、類似ブロック特定ユニット６０００の最
小ディストーション検出ユニット６１００のセレクタ付
きフリップフロップ６１８０では、最小ディストーショ
ンＭｉｎＤｉｓがラッチされ、データ出力端子Ｏを介し
て出力され、類似ブロック特定ユニット６０００の動き
ベクトル垂直成分検出ユニット６２００のセレクタ付き
フリップフロップ６２８０では、入力データがラッチさ
れ、動きベクトル垂直成分ＭＶｙとしてデータ０がデー
タ出力端子Ｏを介して出力され、類似ブロック特定ユニ
ット６０００の動きベクトル水平成分検出ユニット６３
００のセレクタ付きフリップフロップ６３８０では、入
力データがラッチされ、動きベクトル水平成分ＭＶｘと
してデータ２がデータ出力端子Ｏを介して出力される。

【０２５６】以上により、現画像ブロック１１０に対応
する最小ディストーションＭｉｎＤｉｓと動きベクトル
ＭＶｘ，ｙが求まる。このようにして、類似ブロック特
定ユニット６０００により、サーチウインドウ２１０内
の全ての候補ブロック３１０と現画像ブロック１１０と
の間の最小ディストーションＭｉｎＤｉｓおよび最小デ
ィストーションに対応する動きベクトルＭＶｘ，ｙが算
出され出力される。

【０２５７】一方、探索領域形成ユニット３０００内に
画素データが戻され、各プロセッサエレメントＰＥで算
出されたディストーションが全て類似ブロック特定ユニ
ット６０００へ転送された後、各プロセッサエレメント
ＰＥでは、異パリティフェーズ処理として、ディストー
ションの算出処理が再び、開始される。まず、期間ｃ６
３において、パルス信号ＣＬが１となり、ディストーシ
ョン演算器３２１０に信号入力端子Ｓを介して信号１が
入力される。このため、ディストーション演算器３２１
０では、データ出力端子Ｙを介してデータ０を出力し、
クロックパルス信号ＣＫ１の６３クロック目に同期し
て、データ入力端子Ｃの値が０とされる。これで、ディ
ストーション算出の準備ができたことになり、クロック
パルス信号ＣＫ１の６３クロック目からディストーショ
ン算出処理が開始される。異パリティフェーズ処理につ
いても、同一パリティフェーズ処理と同様に、求められ
たディストーションは各プロセッサエレメントＰＥのデ
ィストーション転送部３３００を介して出力され、類似
ブロック特定ユニット６０００に入力され、類似ブロッ
ク特定ユニット６０００において、さらに、最小ディス
トーションＭｉｎＤｉｓおよび最小ディストーションに
対応する動きベクトルＭＶｘ，ｙが算出され出力され
る。

【０２５８】ただし、プロセッサエレメントから入力さ
れる一対のディストーションは、別々に隣のプロセッサ
エレメントから入力されるディストーションと算出され
て、フレームブロックディストーションとされる。さら
に、各プロセッサエレメントＰＥにおいては、異パリテ
ィフェーズ処理終了後、直ぐに、次のサーチウィンドウ
について、同一パリティフェーズ処理としてディストー
ション算出処理を開始し、このようにして、動きベクト
ル探索装置において、各処理のパイプライン処理が実現
される。 （実施例２）本発明に係る動きベクトル探索装置の第２
の実施例を図３９に示す。

【０２５９】第２の実施例の動きベクトル探索装置は、
同図に示すように、第１の実施例に加えて、メモリ７１
００，７２００を有する。メモリ７１００は現画像デー
タ記憶ユニット１０００から現画像の画素データを読み
出して記憶するとともに、同じ現画像ブロックに対する
ディストーション算出処理を行う際に、現画像データ記
憶ユニット１０００よりも大きい転送速度で、各プロセ
ッサエレメントＰＥへ現画像ブロックの画素データを出
力するものである。

【０２６０】メモリ７２００は参照画像データ記憶ユニ
ット２０００からサーチウィンドウの画素データを読み
出して記憶するとともに、同じサーチウィンドウに対す
るディストーション算出処理を行う際に、参照画像デー
タ記憶ユニット２０００よりも大きい転送速度で、入力
レジスタユニット２１００へサーチウィンドウの画素デ
ータを出力するものである。これにより、画素データの
入力における処理時間を大幅に削減することができる。 （実施例３）本発明に係る動きベクトル探索装置の第３
の実施例を図４０および図４１に示す。

【０２６１】第３の実施例の動きベクトル探索装置は、
Ｈ，Ｌ，ＮおよびＭをそれぞれ整数とするとき、現画像
ブロック１１０がＮ行Ｍ列の画素により表わされ、サー
チウィンドウがＨ行Ｌ列の画素により表わされとき、探
索領域５１０は、サーチウィンドウ２１０および現画像
ブロック１１０のサイズに応じた（Ｈ−Ｎ＋１）行（Ｌ
−Ｍ＋１）列となる。

【０２６２】図４０に示すように、第１の実施例と異な
り、垂直サイドレジスタユニット４１００が（Ｎ−１）
行（Ｌ−Ｍ＋１）列の２次元配列構造を形成し、探索領
域形成ユニット３０００の１行目と（Ｈ−Ｎ＋１）行目
のプロセッサエレメントＰＥに接続される。また、これ
に伴い水平サイドレジスタユニット４２００もＨ行（Ｍ
−１）列の２次元配列構造を形成する。

【０２６３】図４１に示すように、画素データ転送保持
ユニット５０００は複数個の入力レジスタＩＲ、プロセ
ッサエレメントＰＥ、中間レジスタＩＰ、垂直サイドレ
ジスタＶＳ、水平サイドレジスタＨＳおよび図示されな
いシフタＳＦからなり、これらをシストリックアレイ構
造に配列して形成されている。入力レジスタユニット２
１００および探索領域形成ユニット３０００は、実施例
１と同じ構成である。

【０２６４】垂直サイドレジスタユニット４１００は、
２４個の垂直サイドレジスタＶＳおよび２１個の中間レ
ジスタＩＰｂからなり、探索領域形成ユニット３０００
の下に（３行×１５列）の２次元配列構造を形成する。
探索領域形成ユニット３０００のプロセッサエレメント
ＰＥのある列に垂直サイドレジスタＶＳを配置し、垂直
サイドレジスタＶＳの間の列に中間レジスタＩＰを配置
し、ｘ＝０，２，４，６，８，１０，１２，１４，ｙ＝
７〜９として、垂直サイドレジスタＶＳ（ｘ，ｙ）と示
され、ｘ＝１，３，５，７，９，１１，１３，ｙ＝７〜
８として、中間レジスタＩＰｂ（ｘ，ｙ）と示される。

【０２６５】水平サイドレジスタユニット４２００は、
３０個の水平サイドレジスタＨＳからなり、探索領域形
成ユニット３０００ａおよび垂直サイドレジスタユニッ
ト４１００ｃの左側に（１０行×３列）の２次元配列の
構造を形成し、ｘ＝−３〜−１，ｙ＝０〜９として、水
平サイドレジスタＨＳ（ｘ，ｙ）と示される。シフタユ
ニット４５００は、１０個のシフタＳＦからなり、本実
施例では、探索領域形成ユニット３０００の中央部つま
り、７列目と８列目の各レジスタおよびプロセッサエレ
メントＰＥの間に１列に配置され、ｙ＝０〜９としてシ
フタＳＦ（ｙ）と示される。

【０２６６】このように、垂直サイドレジスタユニット
４１００の構成を変えるだけで、垂直サイドレジスタＶ
Ｓおよび水平サイドレジスタＨＳの数を大幅に減らすこ
とができ、回路規模を小さくすることができる。 （実施例４）本発明に係わる動きベクトル探索装置の第
４の実施例を図４２に示す。

【０２６７】同図に示すように、同じ参照画像上の連続
するサーチウィンドウ２１０ａおよび２１０ｂにおい
て、サーチウィンドウ２１０ｂはサーチウィンドウ２１
０ａと（Ｌ−Ｍ＋１）画素分だけ右へずれたものであ
る。実施例１の動きベクトル探索装置において、図６
（ｂ）に示すように、探索密度を切替えて、サーチウィ
ンドウ２１０ｂの画素データに対する現画像ブロック１
１０のディストーションを同様に求めることができる。
図４２において、斜線で示された部分は探索領域内のプ
ロセッサエレメントＰＥの配置位置を示している。この
ようにすると、サーチウィンドウ２１０ａおよび２１０
ｂを一つの大きなサーチウィンドウとみなして、中央部
分を探索密度を高くして探索するようにすることができ
る。これらの処理は信号出力ユニット８０００の制御信
号を切替えるだけで、一つの動きベクトル探索装置で簡
単に実現することができる。 （実施例５）本発明に係わる動きベクトル探索装置の第
５の実施例を図４３に示す。

【０２６８】同図に示すように、動きベクトル探索装置
は探索領域形成ユニット３０００のプロセッサエレメン
トＰＥと中間レジスタＩＰの配置をこのように配列して
もよく、プロセッサエレメントＰＥと中間レジスタＩＰ
の配置を替えるだけで、簡単に探索密度を設定すること
ができる。 （実施例６）実施例１における動きベクトル探索装置に
おいては、シフタユニット４５００の設置位置を探索領
域形成ユニット３０００の中央部に配置したが、シフタ
ユニット４５００の配置位置は、探索領域形成ユニット
３０００内であればどこでもよく、特定の位置に設定す
ることができる。この場合、画素データ戻し処理におけ
るシフタユニット４５００による転送方向の切替えのタ
イミングが変ってくるが、これは信号出力ユニット６０
００から出力される、パルス信号ＳＵおよびＳＤの出力
のタイミングを変更するだけでよい。

【０２６９】

【発明の効果】請求項１記載の発明によれば、水平サイ
ドレジスタユニットを設け、画素データを転送保持さ
せ、再び探索領域へ所定の転送経路に沿って、戻す手段
と、さらに別の転送経路に沿って、転送させるための手
段としてシフタを備えているので、同じサーチウィンド
ウの画素データを用いて、始めに現画像ブロックの画素
データに対するディストーションを算出し、サーチウィ
ンドウの画素データを水平サイドレジスタに保持した
後、再び、探索領域へ戻し、続いて、それとは異なる別
の現画像ブロックの画素データを用いて、ディストーシ
ョンを算出することができ、同じサーチウィンドウの画
素データを再度、入力する必要がなく、処理時間を短縮
することができる。

【０２７０】請求項２記載の発明によれば、請求項１記
載の動きベクトル探索装置において、探索領域がプロセ
ッサエレメントおよび中間レジスタから構成されている
ので、同じプロセッサエレメントの数でプロセッサエレ
メントのみから構成される従来の動きベクトル探索装置
より広い探索領域を形成することができ、効率よく動き
ベクトルの探索を行うことができる。

【０２７１】請求項３記載の発明によれば、請求項１記
載の動きベクトル探索装置において、探索領域内にシフ
タユニットを設け、シフタユニットは複数のシフタから
なり、シフタは複数の入力端子から入力された画素デー
タの中から一つを選択して出力する出力端子を有するセ
レクタからなるので、画素データの戻し処理において、
画素データの転送経路をシフタへの制御信号を切替える
だけで簡単に変えることができ、探索領域内の画素デー
タを戻しながら所定の配置にすることができる。

【０２７２】さらに、探索領域内の特定の位置で中間レ
ジスタの密度を切替えて使用する場合も、シフタユニッ
トを特定の位置に配置するので、画素データの戻し処理
において、転送経路を特定の位置で変更することがで
き、ディストーション算出前とディストーション算出後
のサーチウィンドウの画素データの配置が異なってしま
っても、ディストーション算出前の配置を簡単に再現す
ることができるので、サーチウィンドウの画素データを
再び入力することなく、同じサーチウィンドウの画素デ
ータを用いてディストーション算出を行うことができ、
始めに同一パリティフェーズ処理を行い、余分な待ち時
間を設ける必要なく、連続して次の異パリティフェーズ
処理を高速に行うことができる。

【０２７３】請求項４記載の発明によれば、請求項１記
載の動きベクトル探索装置において、現画像データ記憶
手段および参照画像データ記憶手段から画素データを高
速に入力して記憶し、探索領域内に高速に転送できるメ
モリを有しているので、同じ画素データを再び、使用し
てディストーションの算出を行う場合も、高速に画素デ
ータを入力できるので、処理時間を大幅に短縮すること
ができる。

【０２７４】請求項５記載の発明によれば、インタレー
ス構造に対する動きベクトル探索装置において、水平サ
イドレジスタユニットを設け、画素データを転送保持さ
せ、再び探索領域へ所定の転送経路に沿って、戻す手段
と、さらに別の転送経路に沿って、転送させるための手
段としてシフタを備えているので、同じサーチウィンド
ウの画素データを用いて、始めに現画像ブロックの画素
データに対するディストーションを算出し、サーチウィ
ンドウの画素データを水平サイドレジスタに保持した
後、再び、探索領域へ戻し、続いて、それとは異なる別
の現画像ブロックの画素データを用いて、ディストーシ
ョンを算出することができ、同じサーチウィンドウの画
素データを再度、入力する必要がなく、処理時間を短縮
することができる。

【０２７５】請求項６記載の発明によれば、請求項５記
載の動きベクトル探索装置において、同一パリティフェ
ーズにおける２種類のディストーション算出と異パリテ
ィフェーズにおける２種類のディストーション算出とを
それぞれ同時に計算することができ、また、同じ画素デ
ータを使用して２つのフェーズにおけるディストーショ
ン算出を連続して求めることができるので、効率よく動
きベクトルの探索を行うことができる。

【０２７６】請求項７記載の発明によれば、請求項５記
載の動きベクトル探索装置において、フィールドブロッ
クディストーション算出手段が、戻しデータ転送制御手
段による画素データの転送と同時に、第３のフィールド
ブロックディストーションおよび第４のフィールドブロ
ックディストーションを時分割演算させるので、ディス
トーション算出と次のディストーション算出との間に画
素データ転送のための待ち時間を設ける必要がなく、絶
え間なくディストーション算出を行うことができるの
で、同じ時間内により多くのディストーションを算出す
ることができる。

【０２７７】請求項８記載の発明によれば、請求項５記
載の動きベクトル探索装置において、サーチウィンドウ
内で隣り合う２つの画素列の画素データを互いに列方向
で逆方向に転送させるよう、前記探索領域内で入力画素
データを列方向に往復移動させるので、第１および第２
レジスタユニットの列毎に転送方向を一方向にでき、第
１および第２レジスタ間の列方向の転送バスを削減する
ことができる。

【図面の簡単な説明】

【図１】本発明に係わる動きベクトル探索装置の基本構
成を示す図である。

【図２】本発明に係わる現画像ブロックと探索領域を説
明する図である。

【図３】本発明に係わる現画像ブロックを候補ブロック
の一対応例を説明する図である。

【図４】本発明に係わる実施例１の動きベクトル探索装
置の構成例を示す図である。

【図５】画素データ転送保持ユニットの構成を示す図で
ある。

【図６】探索領域形成ユニットにおける探索密度の切替
えを説明する図である。

【図７】信号出力ユニットの端子配置および各ユニット
への制御信号の接続を示す図である。

【図８】入力レジスタＩＲの端子配置を示す図および入
力レジスタＩＲのブロック図である。

【図９】プロセッサエレメントＰＥの端子配置を示す図
である。

【図１０】プロセッサエレメントＰＥのブロック図であ
る。

【図１１】奇数列および偶数列の中間レジスタＩＰａの
端子配置を示す図および奇数列および偶数列の中間レジ
スタＩＰａのブロック図である。

【図１２】中間列の中間レジスタＩＰｂの端子配置を示
す図および中間列の中間レジスタＩＰｂのブロック図で
ある。

【図１３】垂直サイドレジスタＶＳの端子配置を示す図
および垂直サイドレジスタＶＳのブロック図である。

【図１４】水平サイドレジスタＨＳの端子配置を示す図
および水平サイドレジスタＨＳのブロック図である。

【図１５】シフタＳＦの端子配置を示す図およびシフタ
ＳＦのブロック図である。

【図１６】入力レジスタユニットの構成を示す図であ
る。

【図１７】探索領域形成ユニットの構成を示す図であ
る。

【図１８】シフタユニットの構成および他のユニットと
の接続を示す図である。

【図１９】類似ブロック特定ユニットのブロック図であ
る。

【図２０】クロックパルス信号ＣＫ１の１クロック目に
おける画素データ転送保持ユニットにおける画素データ
の配置を示す図である。

【図２１】クロックパルス信号ＣＫ１の２クロック目に
おける画素データ転送保持ユニットにおける画素データ
の配置を示す図である。

【図２２】クロックパルス信号ＣＫ１の３クロック目に
おける画素データ転送保持ユニットにおける画素データ
の配置を示す図である。

【図２３】クロックパルス信号ＣＫ１の４クロック目に
おける画素データ転送保持ユニットにおける画素データ
の配置を示す図である。

【図２４】クロックパルス信号ＣＫ１の５クロック目に
おける画素データ転送保持ユニットにおける画素データ
の配置を示す図である。

【図２５】クロックパルス信号ＣＫ１の６クロック目に
おける画素データ転送保持ユニットにおける画素データ
の配置を示す図である。

【図２６】クロックパルス信号ＣＫ１の９クロック目に
おける画素データ転送保持ユニットにおける画素データ
の配置を示す図である。

【図２７】クロックパルス信号ＣＫ１の１３クロック目
における画素データ転送保持ユニットにおける画素デー
タの配置を示す図である。

【図２８】クロックパルス信号ＣＫ１の１４クロック目
における画素データ転送保持ユニットにおける画素デー
タの配置を示す図である。

【図２９】クロックパルス信号ＣＫ１の３２クロック目
における画素データ転送保持ユニットにおける画素デー
タの配置を示す図である。

【図３０】クロックパルス信号ＣＫ１の３３クロック目
における画素データ転送保持ユニットにおける画素デー
タの配置を示す図である。

【図３１】クロックパルス信号ＣＫ１の４５クロック目
における画素データ転送保持ユニットにおける画素デー
タの配置を示す図である。

【図３２】クロックパルス信号ＣＫ１の４６クロック目
における画素データ転送保持ユニットにおける画素デー
タの配置を示す図である。

【図３３】クロックパルス信号ＣＫ１の５３クロック目
における画素データ転送保持ユニットにおける画素デー
タの配置を示す図である。

【図３４】クロックパルス信号ＣＫ１の５４クロック目
における画素データ転送保持ユニットにおける画素デー
タの配置を示す図である。

【図３５】クロックパルス信号ＣＫ１の６０クロック目
における画素データ転送保持ユニットにおける画素デー
タの配置を示す図である。

【図３６】同一パリティフェーズ処理のディストーショ
ン算出開始時における画素データ転送保持ユニットにお
ける画素データの配置を示す略図である。

【図３７】同一パリティフェーズ処理のディストーショ
ン算出処理終了後の画素データ戻し処理における画素デ
ータ転送保持ユニットにおける画素データの配置を示す
略図である。

【図３８】異パリティフェーズ処理のディストーション
算出開始前における画素データ転送保持ユニットにおけ
る画素データの配置を示す略図である。

【図３９】本発明に係わる実施例２の動きベクトル探索
装置の構成例を示す図である。

【図４０】本発明に係わる実施例３の動きベクトル探索
装置の構成例を示す図である。

【図４１】本発明に係わる実施例３の動きベクトル探索
装置の画素データ転送保持ユニットの構成を示す図であ
る。

【図４２】本発明に係わる実施例４の動きベクトル探索
装置のサーチウィンドウと探索領域の関係を示す図であ
る。

【図４３】本発明に係わる実施例５の動きベクトル探索
装置の探索領域形成ユニットの構成を示す図である。

【図４４】図７に示された信号出力ユニットから出力さ
れる各信号のタイムチャートである。

【図４５】従来の動き補償フレーム間予測を説明する図
である。

【図４６】従来の現画像ブロックとサーチウィンドウを
説明する図である。

【図４７】従来の現画像ブロックと探索領域を説明する
図である。

【図４８】従来の現画像ブロック内の画素と候補ブロッ
ク内の画素との位置関係を説明する図である。

【図４９】従来のディストーション算出方法とサーチウ
ィンドウの画素データの転送過程を説明する図である。

【図５０】従来のディストーション算出方法とサーチウ
ィンドウの画素データの転送過程を説明する図である。

【図５１】従来のフレーム構造における予測方式を説明
する図である。

【図５２】従来のフレーム構造における予測方式を説明
する図である。

【図５３】従来のフレーム構造における同一パリティフ
ェーズおよび異パリティフェーズを説明する図である。

【符号の説明】

１０ 現画像データ出力手段 ２０ 参照画像データ記憶手段 ３１ 第１の画素データ転送保持手段 ３２ 第２の画素データ転送保持手段 ３３ 第３の画素データ転送保持手段 ４１ ウィンドウデータ転送保持手段 ４２ 排出データ保持制御手段 ４３ 戻しデータ転送制御手段 ４４ 転送経路変更手段 ５０ ディストーション算出手段 ６０ 類似ブロック特定手段 １００ 現画像 １１０ 現画像ブロック ２００ 参照画像 ２１０ サーチウィンドウ ３１０ 候補ブロック ５１０ 探索領域 １０００ 現画像データ記憶ユニット ２０００ 参照画像データ記憶ユニット ２１００ 入力レジスタユニット ３０００ 探索領域形成ユニット ３１００ 画素データ入力切替え部 ３１１０，３２１０，３３１０，３５１０ セレクタ ３１２０，３２２０，３３２０，３５２０ フリップフ
ロップ ３２００ ディストーション算出部 ３３００ ディストーション転送部 ４１００ 垂直サイドレジスタユニット ４２００ 水平サイドレジスタユニット ４１１０，４２１０ セレクタ ４１２０，４２２０ フリップフロップ ４５００ シフタユニット ５０００ 画素データ転送保持ユニット ６０００ 類似ブロック特定ユニット ８０００ 信号出力ユニット

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大坪 宏安 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マルチメディアシステム 開発本部内 (72)発明者 浅田 耕史 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マルチメディアシステム 開発本部内

Claims (8)

【特許請求の範囲】
1. 【請求項１】動画像を部分的に構成する現画像を前記動
   画像を部分的に構成する参照画像に基づいて予測するの
   に用いられる動きベクトルを探索する装置であり、Ｈ，
   Ｌ，ＮおよびＭをそれぞれ整数とするとき、前記現画像
   が画素データを有するＮ行Ｍ列の画素により表わされる
   現画像ブロックを含み、前記参照画像が画素データを有
   するＨ行Ｌ列の画素により表わされるサーチウィンドウ
   を含み、該サーチウィンドウがそれぞれ画素データを有
   する前記現画像ブロックと同一サイズの複数の候補ブロ
   ックを含み、該複数の候補ブロックのうち前記現画像ブ
   ロックに類似する何れか１つの候補ブロックのブロック
   位置と該現画像ブロックのブロック位置とによって、前
   記動きベクトルを特定する動きベクトル探索装置であっ
   て、 前記現画像ブロックの画素データを出力する現画像デー
   タ出力手段と、 前記参照画像の画素データを記憶し、前記サーチウィン
   ドウの画素データを出力可能な参照画像データ記憶手段
   と、 前記サーチウィンドウおよび前記現画像ブロックのサイ
   ズに応じた（Ｈ−Ｎ＋１）行（Ｌ−Ｍ＋１）列の探索領
   域を形成し、該探索領域内に前記サーチウィンドウ内の
   各候補ブロックの画素データの一部を入力して保持する
   とともに、該保持した画素データを前記探索領域の所定
   方向に転送する（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個の第
   １レジスタを有する第１の画素データ転送保持手段と、 前記第１の画素データ転送保持手段の第１レジスタとの
   間で画素データを授受する複数の第２レジスタを有し、
   前記第１の画素データ転送保持手段と共に前記サーチウ
   ィンドウの画素データを前記探索領域を通る所定の転送
   経路に沿って転送する第２の画素データ転送保持手段
   と、 前記転送経路に沿って転送された画素データの一部を前
   記第１および第２の画素データ転送保持手段から入力
   し、該入力した画素データを前記第１および第２の画素
   データ転送保持手段に戻すよう出力する第３レジスタを
   有する第３の画素データ転送保持手段と、 前記サーチウィンドウの画素データを前記第１および第
   ２の画素データ転送保持手段に入力させるとともに、前
   記第１および第２の画素データ転送保持手段により前記
   サーチウィンドウの画素データを前記転送経路に沿って
   転送させるウィンドウデータ転送制御手段と、 前記現画像データ出力手段から出力された現画像ブロッ
   クの画素データと前記第１の画素データ転送保持手段に
   保持された画素データとに基づいて、前記現画像ブロッ
   クと前記複数の候補ブロックとの間の画像の差を表わす
   複数のディストーションをそれぞれ算出させるディスト
   ーション算出手段と、 前記現画像ブロックに対し算出された複数のディストー
   ションの値のうち最小値を検出して、前記類似する１つ
   の候補ブロックを特定する類似ブロック特定手段と、 前記第１および第２の画素データ転送保持手段により画
   素データが転送されるとき、前記第１および第２の画素
   データ転送保持手段に入力された画素データのうち前記
   サーチウィンドウの一部の画素データを前記第１および
   第２の画素データ転送保持手段から排出しつつ前記第３
   の画素データ転送保持手段に保持させる排出データ保持
   制御手段と、 前記第３の画素データ転送保持手段により前記第１およ
   び第２の画素データ転送保持手段に画素データが転送さ
   れるとき、前記第３の画素データ転送保持手段に入力さ
   れた画素データのうち前記サーチウィンドウの一部の画
   素データを前記第３の画素データ転送保持手段から排出
   しつつ前記第１および第２の画素データ転送保持手段に
   保持させるとともに、前記第１および第２の画素データ
   転送保持手段により前記サーチウィンドウの画素データ
   を所定の転送経路に沿って転送させる戻しデータ転送制
   御手段と、 前記サーチウィンドウの画素データを前記転送経路とは
   別の転送経路に沿って転送させ、前記第１および第２の
   画素データ転送保持手段に入力させる転送経路変更手段
   と、 を備え、 前記ディストーション算出手段が、前記第３の画素デー
   タ転送保持手段から前記第１および第２の画素データ転
   送保持手段に戻された画素データを用いて、前記現画像
   ブロックとは異なる現画像ブロックに対応するディスト
   ーションを算出させることを特徴とする動きベクトル探
   索装置。
2. 【請求項２】請求項１記載の動きベクトル探索装置にお
   いて、 前記第１の画素データ転送保持手段の第１レジスタが、
   前記ディストーション算出手段に前記サーチウインドウ
   内の候補ブロックの画素データを入力する転送レジスタ
   と、該転送レジスタとの間で画素データを入力し保持す
   る中間レジスタと、からなることを特徴とする動きベク
   トル探索装置。
3. 【請求項３】請求項１記載の動きベクトル探索装置にお
   いて、 前記転送経路変更手段が、複数の入力端子を有し、該入
   力端子の中から１つの入力端子を選択し、該１つの入力
   端子から入力された画素データを出力する出力端子を有
   するセレクタからなることを特徴とする動きベクトル探
   索装置。
4. 【請求項４】請求項１記載の動きベクトル探索装置にお
   いて、 前記参照画像データ記憶手段から前記サーチウィンドウ
   の画素データを所定画素領域分ずつ読み出して記憶する
   とともに、該記憶済の画素データを前記参照画像データ
   記憶手段からのデータ転送速度より大きい転送速度で前
   記第１および第２の画素データ転送保持手段に供給する
   高速転送記憶手段を有し、 前記ウィンドウデータ転送制御手段が、前記高速転送記
   憶手段に記憶された画素データを前記第１および第２の
   画素データ転送保持手段に入力させるとともに、前記第
   １および第２の画素データ転送保持手段により前記画素
   データを前記転送経路に沿って転送させ、前記高速転送
   記憶手段が前記参照画像データ記憶手段から読み出し記
   憶している前記所定画素領域分の画素データのうち、前
   記探索領域内に戻された画素データに続く転送順序の画
   素データを前記第１および第２の画素データ転送保持手
   段に再度入力させ、 前記ディストーション算出手段が、前記第３の画素デー
   タ転送保持手段から前記第１および第２の画素データ転
   送保持手段に戻された画素データと、前記高速転送記憶
   手段から前記第１および第２の画素データ転送保持手段
   に再度入力された画素データとに基づいて、前記ディス
   トーションを算出させることを特徴とする動きベクトル
   探索装置。
5. 【請求項５】動画像を部分的に構成する現画像フレーム
   を、前記動画像を部分的に構成する参照画像フレームに
   基づいて予測するのに用いられる複数の動きベクトルを
   探索する動きベクトル探索装置であり、Ｈ，Ｌ，Ｎおよ
   びＭをそれぞれ整数とするとき、前記現画像フレーム
   が、現画像第１フィールドおよび現画像第２フィールド
   からなるとともに、画素データを有する（Ｎ×２）行Ｍ
   列の画素により表わされる現画像フレームブロックを含
   み、該現画像フレームブロックが、前記現画像第１フィ
   ールドを部分的に構成するＮ行Ｍ列の画素により表わさ
   れる現画像第１フィールドブロックおよび前記現画像第
   ２フィールドを部分的に構成するＮ行Ｍ列の画素により
   表わされる現画像第２フィールドブロックからなり、前
   記参照画像フレームが、参照画像第１フィールドおよび
   参照画像第２フィールドからなるとともに、画素データ
   を有する（Ｈ×２）行Ｌ列の画素により表わされるサー
   チウインドウを含み、該サーチウインドウが、画素デー
   タを有する前記現画像フレームブロックと同一サイズの
   （Ｎ×２）行Ｍ列の画素により表わされるフレーム候補
   ブロックを含み、該フレーム候補ブロックが、前記参照
   画像第１フィールドを部分的に構成するＮ行Ｍ列の画素
   により表わされる第１フィールド候補ブロックおよび前
   記参照画像第２フィールドを部分的に構成するＮ行Ｍ列
   の画素により表わされる第２フィールド候補ブロックか
   らなり、前記複数の動きベクトルが、前記現画像フレー
   ムブロックのブロック位置と該現画像フレームブロック
   に最も類似するフレーム候補ブロックのブロック位置と
   によって特定されるフレーム動きベクトルと、前記現画
   像第１フィールドブロックのブロック位置と該現画像第
   １フィールドブロックに最も類似する第１フィールド候
   補ブロックのブロック位置とによって特定される第１フ
   ィールド動きベクトルと、前記現画像第２フィールドブ
   ロックのブロック位置と該現画像第２フィールドブロッ
   クに最も類似する第２フィールド候補ブロックのブロッ
   ク位置とによって特定される第２フィールド動きベクト
   ルと、を含む動きベクトル探索装置であって、 前記現画像第１フィールドブロックの画素データおよび
   前記現画像第２フィールドブロックの画素データを出力
   する現画像データ出力手段と、 前記参照画像第１フィールドおよび前記参照画像第２フ
   ィールドを含む参照画像フレームの画素データを記憶
   し、前記サーチウィンドウの第１フィールド候補ブロッ
   クおよび第２フィールド候補ブロックの画素データを出
   力する参照画像データ記憶手段と、 前記サーチウィンドウおよび前記現画像フレームブロッ
   クのサイズに応じた（Ｈ−Ｎ＋１）行（Ｌ−Ｍ＋１）列
   の探索領域を形成し、該探索領域内に前記サーチウィン
   ドウ内の各第１フィールド候補ブロックの画素データの
   一部および各第２フィールド候補ブロックの画素データ
   の一部を入力して保持するとともに、該保持した画素デ
   ータを前記探索領域の所定方向に転送する（Ｈ−Ｎ＋
   １）×（Ｌ−Ｍ＋１）個の第１レジスタを有する第１の
   画素データ転送保持手段と、 前記第１の画素データ転送保持手段の第１レジスタとの
   間で画素データを授受する複数の第２レジスタを有し、
   前記第１の画素データ転送保持手段と共に前記サーチウ
   ィンドウの画素データを前記探索領域を通る所定の転送
   経路に沿って転送する第２の画素データ転送保持手段
   と、 前記転送経路に沿って転送された画素データの一部を前
   記第１および第２の画素データ転送保持手段から入力
   し、該入力した画素データを前記第１および第２の画素
   データ転送保持手段に戻すよう出力する第３レジスタを
   有する第３の画素データ転送保持手段と、 前記参照画像データ記憶手段に記憶されている前記サー
   チウィンドウの第１フィールド候補ブロックおよび第２
   フィールド候補ブロックの画素データを前記第１および
   第２の画素データ転送保持手段に入力させるとともに、
   前記サーチウィンドウの第１フィールド候補ブロックお
   よび第２フィールド候補ブロックの画素データを前記転
   送経路に沿って転送させるウィンドウデータ転送制御手
   段と、 前記現画像データ出力手段から出力された前記現画像第
   １フィールドブロックの画素データおよび前記現画像第
   ２フィールドブロックの画素データと前記第１の画素デ
   ータ転送保持手段に保持された画素データとに基づい
   て、前記現画像第１フィールドブロックおよび前記現画
   像第２フィールドブロックの各々に対し、該現画像第１
   フィールドブロックと前記各第１フィールド候補ブロッ
   クとの間の画像の差を表わす複数の第１のフィールドブ
   ロックディストーション、並びに、該現画像第２フィー
   ルドブロックと前記各第２フィールド候補ブロックとの
   間の画像の差を表わす複数の第２のフィールドブロック
   ディストーション、を時分割演算させるフィールドブロ
   ックディストーション算出手段と、 該フィールドブロックディストーション算出手段により
   算出された各第１のフィールドブロックディストーショ
   ンと各第２のフィールドブロックディストーションに基
   づいて、前記現画像フレームブロックと前記各フレーム
   候補ブロックとの間の画像の差を表わす各第１のフレー
   ムブロックディストーションを算出し、前記各第１のフ
   ィールドブロックディストーションのうちの最小の第１
   のフィールドブロックディストーションを検出して、該
   最小の第１のフィールドブロックディストーションに対
   応する第１最小フィールド候補ブロックと、前記各第２
   のフィールドブロックディストーションのうちの最小の
   第２のフィールドブロックディストーションを検出し
   て、該最小の第２のフィールドブロックディストーショ
   ンに対応する第２最小フィールド候補ブロックと、前記
   各第１のフレームブロックディストーションのうちの最
   小の第１のフレームブロックディストーションを検出し
   て、該最小の第１のフレームブロックディストーション
   に対応する第１最小フレーム候補ブロックと、をそれぞ
   れ前記現画像ブロックに類似する候補ブロックとして特
   定する類似ブロック特定手段と、 前記第１および第２の画素データ転送保持手段により画
   素データが転送されるとき、前記第１および第２の画素
   データ転送保持手段に入力された画素データのうち前記
   サーチウィンドウの一部の画素データを前記第１および
   第２の画素データ転送保持手段から排出しつつ前記第３
   の画素データ転送保持手段に保持させる排出データ保持
   制御手段と、 前記第３の画素データ転送保持手段に保持された各列の
   画素データを前記第３の画素データ転送保持手段から排
   出しつつ前記第１および第２の画素データ転送保持手段
   に保持させるとともに、前記第１および第２の画素デー
   タ転送保持手段により前記サーチウィンドウの画素デー
   タを所定の転送経路に沿って転送させる戻しデータ転送
   制御手段と、 前記サーチウィンドウの画素データを前記転送経路とは
   別の転送経路に沿って転送させ、前記第１および第２の
   画素データ転送保持手段に入力させる転送経路変更手段
   と、 を備え、 前記フィールドブロックディストーション算出手段が、
   前記第３の画素データ転送保持手段から前記第１および
   第２の画素データ転送保持手段に戻された画素データに
   基づいて、前記第１のフィールドブロックディストーシ
   ョンを求めた現画像第１フィールドブロックとは異なる
   現画像フィールドブロックと前記各第１フィールド候補
   ブロックとの間の画像の差を表わす複数の第３のフィー
   ルドブロックディストーション、並びに、前記第２のフ
   ィールドブロックディストーションを求めた現画像第２
   フィールドブロックとは異なる現画像フィールドブロッ
   クと前記各第２フィールド候補ブロックとの間の画像の
   差を表わす複数の第４のフィールドブロックディストー
   ション、を時分割演算させ、 前記類似ブロック特定手段が、該フィールドブロックデ
   ィストーション算出手段により算出された各第３のフィ
   ールドブロックディストーションと各第４のフィールド
   ブロックディストーションに基づいて、前記現画像フレ
   ームブロックとは異なる現画像フレームブロックと前記
   各フレーム候補ブロックとの間の画像の差を表わす各第
   ２のフレームブロックディストーションを算出し、前記
   各第３のフィールドブロックディストーションのうちの
   最小の第３のフィールドブロックディストーションを検
   出して、該最小の第３のフィールドブロックディストー
   ションに対応する第３最小フィールド候補ブロックと、
   前記各第４のフィールドブロックディストーションのう
   ちの最小の第４のフィールドブロックディストーション
   を検出して、該最小の第４のフィールドブロックディス
   トーションに対応する第４最小フィールド候補ブロック
   と、前記各第２のフレームブロックディストーションの
   うちの最小の第２のフレームブロックディストーション
   を検出して、該最小の第２のフレームブロックディスト
   ーションに対応する第２最小フレーム候補ブロックと、
   をそれぞれ前記現画像ブロックに類似する候補ブロック
   として特定することを特徴とする動きベクトル探索装
   置。
6. 【請求項６】請求項５記載の動きベクトル探索装置にお
   いて、 前記フィールドブロックディストーション算出手段が、
   前記第３の画素データ転送保持手段から前記第１および
   第２の画素データ転送保持手段に戻された画素データに
   基づいて、前記現画像第２フィールドブロックと前記各
   第１フィールド候補ブロックとの間の画像の差を表わす
   複数の第３のフィールドブロックディストーション、並
   びに、前記現画像第１フィールドブロックと前記各第２
   フィールド候補ブロックとの間の画像の差を表わす複数
   の第４のフィールドブロックディストーション、を時分
   割演算させることを特徴とする動きベクトル探索装置。
7. 【請求項７】請求項５記載の動きベクトル探索装置にお
   いて、 前記フィールドブロックディストーション算出手段が、
   前記戻しデータ転送制御手段による画素データの転送と
   同時に、前記第３のフィールドブロックディストーショ
   ンおよび前記第４のフィールドブロックディストーショ
   ンを時分割演算させることを特徴とする動きベクトル探
   索装置。
8. 【請求項８】前記ウィンドウデータ転送制御手段が、前
   記サーチウィンドウ内で 請求項５記載の動きベクトル
   探索装置において、 隣り合う２つの画素列の画素データを互いに列方向で逆
   方向に転送させるよう、前記探索領域内で入力画素デー
   タを列方向に往復移動させながら前記転送経路に沿って
   転送させることを特徴とする動きベクトル探索装置装
   置。