JPH09117130A - 昇圧型コンバーター回路 - Google Patents
昇圧型コンバーター回路Info
- Publication number
- JPH09117130A JPH09117130A JP8204602A JP20460296A JPH09117130A JP H09117130 A JPH09117130 A JP H09117130A JP 8204602 A JP8204602 A JP 8204602A JP 20460296 A JP20460296 A JP 20460296A JP H09117130 A JPH09117130 A JP H09117130A
- Authority
- JP
- Japan
- Prior art keywords
- current
- diode
- inductor
- route
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
- H02M1/0051—Diode reverse recovery losses
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/34—Snubber circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 出力ダイオードの逆回復の電流を制限すると
同時に、電界効果トランジスターに流入される尖頭電圧
を除去する昇圧型コンバーター回路を提供する。 【解決手段】 入力電圧蓄積用インダクターと、前記イ
ンダクターに蓄積された電流をスイッチングによりダイ
オードおよびコンデンサーを通してDC電圧で出力する
ための電界効果トランジスターと、前記ダイオードに流
れる逆回復電流を制限するための電流制限回路と、前記
電界効果トランジスターに流入される尖頭電圧を除去す
るためのスナバ回路とからなる昇圧型コンバーター回路
において、前記電流制限回路をインダクターの出力端と
出力ダイオードの入力端との間に直列接続する。
同時に、電界効果トランジスターに流入される尖頭電圧
を除去する昇圧型コンバーター回路を提供する。 【解決手段】 入力電圧蓄積用インダクターと、前記イ
ンダクターに蓄積された電流をスイッチングによりダイ
オードおよびコンデンサーを通してDC電圧で出力する
ための電界効果トランジスターと、前記ダイオードに流
れる逆回復電流を制限するための電流制限回路と、前記
電界効果トランジスターに流入される尖頭電圧を除去す
るためのスナバ回路とからなる昇圧型コンバーター回路
において、前記電流制限回路をインダクターの出力端と
出力ダイオードの入力端との間に直列接続する。
Description
【0001】
【発明の属する分野】本発明は昇圧型コンバーター回路
に関するものであって、より詳細には昇圧型コンバータ
ーにおいてインダクターを出力ダイオードに連結して逆
回復電流を抑制し、前記インダクターにコンデンサー及
びダイオードを並列に連結して主スイッチング素子に印
加される尖頭電圧(ピーク電圧)を減少させる事ができる
ようにした昇圧型コンバーター回路に関する。
に関するものであって、より詳細には昇圧型コンバータ
ーにおいてインダクターを出力ダイオードに連結して逆
回復電流を抑制し、前記インダクターにコンデンサー及
びダイオードを並列に連結して主スイッチング素子に印
加される尖頭電圧(ピーク電圧)を減少させる事ができる
ようにした昇圧型コンバーター回路に関する。
【0002】
【従来の技術】従来の技術による昇圧型コンバーター回
路は、図1に示されたとおり、ACまたはDC入力電圧
に従い、所定の電流を蓄積するインダクター(L1)
と;外部スイッチングパルス入力に従い、前記インダク
ター(L1)に蓄積された電流をダイオード(D1)を
通してDC電圧で出力させるため、スイッチング動作を
遂行する電界効果トランジスター(FET)と;前記ダ
イオード(D1)の逆回復電流を制限するためのインダ
クター(L2)、コンデンサー(C1)、ダイオード
(D2)および抵抗(R)で構成された電流制限回路部
(10)と、DC出力の尖頭電圧を除去するスナバ(sn
ubber)回路部(11)で構成されている。図1に示し
た符号(C2)は直流平滑用コンデンサーである。
路は、図1に示されたとおり、ACまたはDC入力電圧
に従い、所定の電流を蓄積するインダクター(L1)
と;外部スイッチングパルス入力に従い、前記インダク
ター(L1)に蓄積された電流をダイオード(D1)を
通してDC電圧で出力させるため、スイッチング動作を
遂行する電界効果トランジスター(FET)と;前記ダ
イオード(D1)の逆回復電流を制限するためのインダ
クター(L2)、コンデンサー(C1)、ダイオード
(D2)および抵抗(R)で構成された電流制限回路部
(10)と、DC出力の尖頭電圧を除去するスナバ(sn
ubber)回路部(11)で構成されている。図1に示し
た符号(C2)は直流平滑用コンデンサーである。
【0003】このように構成されている従来の昇圧型コ
ンバーター回路は、電界効果トランジスター(FET)
がターンオン状態ではP1ルートを通して、入力された
ACまたはDC入力電流が流れるようになるのでインダ
クター(L1)に所定のレベルの電流が蓄積される。次
いで、前記電界効果トランジスター(FET)がそのゲ
ート側(G)に印加されるパルスに従いターンオフされ
ると、P2ルートを通してダイオード(D1)の逆回復
電流が流れる。
ンバーター回路は、電界効果トランジスター(FET)
がターンオン状態ではP1ルートを通して、入力された
ACまたはDC入力電流が流れるようになるのでインダ
クター(L1)に所定のレベルの電流が蓄積される。次
いで、前記電界効果トランジスター(FET)がそのゲ
ート側(G)に印加されるパルスに従いターンオフされ
ると、P2ルートを通してダイオード(D1)の逆回復
電流が流れる。
【0004】この時、電流制限回路部(10)内のイン
ダクター(L2)により前記ダイオード(D1)の逆回
復電流が制限され、前記ダイオード(D1)は逆阻止状
態となる。従って、P2ルートを通して流れる電流はP
3ルートを通して流れるようになり、電流制限回路部
(10)内のコンデンサー(C1)に充填された電荷は
抵抗(R)を通して消耗される。
ダクター(L2)により前記ダイオード(D1)の逆回
復電流が制限され、前記ダイオード(D1)は逆阻止状
態となる。従って、P2ルートを通して流れる電流はP
3ルートを通して流れるようになり、電流制限回路部
(10)内のコンデンサー(C1)に充填された電荷は
抵抗(R)を通して消耗される。
【0005】しかし、前記電流制限回路部(10)のイ
ンダクター(L2)には継続的に一方向にのみ電流が流
れるようになるので、ダイオード(D1)の逆回復電流
に対する尖頭電流の制限性能が弱い短所がある。また、
次の電界効果トランジスター(FET)のターンオンの
時まで前記インダクター(L2)の電流はゼロ状態にリ
セットされているべきなので、スナバ回路の容量とサイ
ズが大きくなる短所もある。
ンダクター(L2)には継続的に一方向にのみ電流が流
れるようになるので、ダイオード(D1)の逆回復電流
に対する尖頭電流の制限性能が弱い短所がある。また、
次の電界効果トランジスター(FET)のターンオンの
時まで前記インダクター(L2)の電流はゼロ状態にリ
セットされているべきなので、スナバ回路の容量とサイ
ズが大きくなる短所もある。
【0006】
【発明が解決しようとする課題】本発明は、前記のよう
な従来の短所を解決しようとするものであって、その目
的は昇圧型コンバーターにおいてインダクターを出力ダ
イオードに連結して、逆回復電流を抑制させ、また前記
インダクターに対して、コンデンサ及びダイオードを並
列に連結して主スイッチング素子に印加されるピーク電
圧を減少させることができるようにして、逆回復電流の
立ち上がり勾配と大きさを減少させ、EMI(電磁干
渉)ノイズの発生を抑制すると同時に、主スイッチング
素子の損失を低減させることができるようにする昇圧型
コンバーター回路を提供することにある。
な従来の短所を解決しようとするものであって、その目
的は昇圧型コンバーターにおいてインダクターを出力ダ
イオードに連結して、逆回復電流を抑制させ、また前記
インダクターに対して、コンデンサ及びダイオードを並
列に連結して主スイッチング素子に印加されるピーク電
圧を減少させることができるようにして、逆回復電流の
立ち上がり勾配と大きさを減少させ、EMI(電磁干
渉)ノイズの発生を抑制すると同時に、主スイッチング
素子の損失を低減させることができるようにする昇圧型
コンバーター回路を提供することにある。
【0007】
【課題を解決するための手段】前記のような目的を達成
するため、本発明は、入力電圧蓄積用インダクターと、
前記インダクターに蓄積された電流をスイッチングして
出力ダイオードを通しDC電圧を出力させるための電界
効果トランジスターと、前記ダイオードに流れる逆回復
電流を制限するための電流制限回路部と、前記電界効果
トランジスターに流入される尖頭電圧を除去するための
スナバ回路部とを備えることに特徴がある。
するため、本発明は、入力電圧蓄積用インダクターと、
前記インダクターに蓄積された電流をスイッチングして
出力ダイオードを通しDC電圧を出力させるための電界
効果トランジスターと、前記ダイオードに流れる逆回復
電流を制限するための電流制限回路部と、前記電界効果
トランジスターに流入される尖頭電圧を除去するための
スナバ回路部とを備えることに特徴がある。
【0008】
【発明の実施の形態】図2は、本発明による昇圧型コン
バーター回路の一つの実施例を示した回路図であって、
図2に示したとおり、ACまたはDC電圧の入力に従
い、所定の電流を蓄積するインダクター(L1)と;外
部スイッチングパルス入力に従い、前記インダクター
(L1)が蓄積された電流をダイオード(D1)を通し
てDC電圧で出力させるためのスイッチング動作を遂行
する電界効果トランジスター(FET)と;前記ダイオ
ード(D1)に流れる逆回復電流を制限するためのイン
ダクター(L2)、コンデンサー(C1)、ダイオード
(D2)及び抵抗(R)で構成された電流制限回路部
(20)と、電界効果トランジスターに流入される尖頭
電圧を除去するためのスナバ回路部(11)とからな
る。
バーター回路の一つの実施例を示した回路図であって、
図2に示したとおり、ACまたはDC電圧の入力に従
い、所定の電流を蓄積するインダクター(L1)と;外
部スイッチングパルス入力に従い、前記インダクター
(L1)が蓄積された電流をダイオード(D1)を通し
てDC電圧で出力させるためのスイッチング動作を遂行
する電界効果トランジスター(FET)と;前記ダイオ
ード(D1)に流れる逆回復電流を制限するためのイン
ダクター(L2)、コンデンサー(C1)、ダイオード
(D2)及び抵抗(R)で構成された電流制限回路部
(20)と、電界効果トランジスターに流入される尖頭
電圧を除去するためのスナバ回路部(11)とからな
る。
【0009】
【発明の効果】このように構成された本発明の作用効果
を説明すると、下記のとおりである。
を説明すると、下記のとおりである。
【0010】先ず、電界効果トランジスター(FET)
がターンオン状態ではP1ルートを通して入力されたA
CまたはDC入力の電流が流れるようになるので、イン
ダクター(L1)に所定のレベルの電流が蓄積される。
がターンオン状態ではP1ルートを通して入力されたA
CまたはDC入力の電流が流れるようになるので、イン
ダクター(L1)に所定のレベルの電流が蓄積される。
【0011】次いで、前記電界効果トランジスター(F
ET)がゲート側(G)に印加されるパルスに従いター
ンオフされると、P2ルートを通してダイオード(D
1)の逆回復の電流が流れる。この時、電流制限回路部
(20)内のインダクター(L2)によりダイオード
(D1)の逆回復電流が制限され、前記ダイオード(D
1)は逆阻止状態となる。従って、P2ルートを通して
流れる電流はP3ルートを通して流れるようになり、電
流制限回路部(20)のコンデンサー(C1)に充填さ
れた電流は抵抗(R)を通して消耗される。一方、前記
電界効果トランジスター(FET)がターンオフされた
瞬間、P2ルートを通して流れる電流はP3ルートとダ
イオード(D1)およびコンデンサー(C2)を通して
グラウンドに流れるようになって、電流制限回路部(2
0)内のコンデンサー(C1)に充填されて、抵抗
(R)に流れる。このように本発明はスナバー回路部
(11)と前記電流のルートを通して電界効果トランジ
スター(FET)に印加される尖頭電圧を防止すること
ができる。
ET)がゲート側(G)に印加されるパルスに従いター
ンオフされると、P2ルートを通してダイオード(D
1)の逆回復の電流が流れる。この時、電流制限回路部
(20)内のインダクター(L2)によりダイオード
(D1)の逆回復電流が制限され、前記ダイオード(D
1)は逆阻止状態となる。従って、P2ルートを通して
流れる電流はP3ルートを通して流れるようになり、電
流制限回路部(20)のコンデンサー(C1)に充填さ
れた電流は抵抗(R)を通して消耗される。一方、前記
電界効果トランジスター(FET)がターンオフされた
瞬間、P2ルートを通して流れる電流はP3ルートとダ
イオード(D1)およびコンデンサー(C2)を通して
グラウンドに流れるようになって、電流制限回路部(2
0)内のコンデンサー(C1)に充填されて、抵抗
(R)に流れる。このように本発明はスナバー回路部
(11)と前記電流のルートを通して電界効果トランジ
スター(FET)に印加される尖頭電圧を防止すること
ができる。
【0012】また、前記インダクター(L2)には両方
向に電流が流れるようになってダイオード(D1)の逆
回復の電流に対する尖頭電流の制限性能が向上される。
向に電流が流れるようになってダイオード(D1)の逆
回復の電流に対する尖頭電流の制限性能が向上される。
【0013】以上のように、本発明は、インダクターと
出力ダイオードおよび電界効果トランジスターとの間に
連結された電流制限回路部により電界効果トランジスタ
ーに流入される尖頭電圧を除去すると同時に、逆回復電
流の立ち上がり勾配と大きさを減らしてEMIノイズの
発生を抑制させ、また主スイッチング素子の損失を低減
させる効果がある。
出力ダイオードおよび電界効果トランジスターとの間に
連結された電流制限回路部により電界効果トランジスタ
ーに流入される尖頭電圧を除去すると同時に、逆回復電
流の立ち上がり勾配と大きさを減らしてEMIノイズの
発生を抑制させ、また主スイッチング素子の損失を低減
させる効果がある。
【図1】 従来の技術による昇圧型コンバーター回路の
一実施例を示した回路図。
一実施例を示した回路図。
【図2】 本発明による昇圧型コンバーター回路の一実
施例を示した回路図。
施例を示した回路図。
L1,L2:インダクター D1,D2:ダイオード C1:コンデンサー 11:スナバ回路部 20:電流制限回路部
Claims (2)
- 【請求項1】 ACまたはDC電圧の入力に従い、所定
の電流を蓄積する入力電圧蓄積用インダクターと前記イ
ンダクターに蓄積された電流をスイッチングして出力ダ
イオードを通しDC電圧で出力するための電界効果トラ
ンジスターと、前記ダイオードに流れる逆回復電流を制
限するための電流制限回路部と、前記電界効果トランジ
スターに流入される尖頭電圧を除去するためのスナバ回
路部とからなることを特徴とする昇圧型コンバーター回
路。 - 【請求項2】 前記制限回路部はインダクターとダイオ
ードとの間に入力電圧制限用インダクターを直列接続
し、前記入力電圧制限用インダクターにコンデンサーお
よびダイオードを並列接続し、前記コンデンサーに抵抗
を並列接続して構成することを特徴とする請求項1に記
載の昇圧型コンバーター回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019950023353U KR0134705Y1 (ko) | 1995-08-31 | 1995-08-31 | 승압형 컨버터 회로 |
KR1995-23353 | 1995-08-31 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09117130A true JPH09117130A (ja) | 1997-05-02 |
Family
ID=19422347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8204602A Pending JPH09117130A (ja) | 1995-08-31 | 1996-08-02 | 昇圧型コンバーター回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH09117130A (ja) |
KR (1) | KR0134705Y1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0896418A2 (en) * | 1997-08-05 | 1999-02-10 | Lucent Technologies Inc. | Circuit for reducing switching losses of a power converter and method of operation thereof |
JP2010516223A (ja) * | 2007-01-12 | 2010-05-13 | パワー・インテグレーションズ・インコーポレーテッド | スナバを有する電力コンバータ |
JP2014007896A (ja) * | 2012-06-26 | 2014-01-16 | Taiyo Yuden Co Ltd | スイッチング電源装置 |
CN110277905A (zh) * | 2019-07-22 | 2019-09-24 | 哈尔滨理工大学 | 电源的数字控制方法、功率因数校正级、以及功率因数校正方法 |
CN110933815A (zh) * | 2019-12-03 | 2020-03-27 | 哈尔滨理工大学 | Led驱动电源及其数字控制方法 |
-
1995
- 1995-08-31 KR KR2019950023353U patent/KR0134705Y1/ko not_active IP Right Cessation
-
1996
- 1996-08-02 JP JP8204602A patent/JPH09117130A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0896418A2 (en) * | 1997-08-05 | 1999-02-10 | Lucent Technologies Inc. | Circuit for reducing switching losses of a power converter and method of operation thereof |
EP0896418A3 (en) * | 1997-08-05 | 2001-01-03 | Lucent Technologies Inc. | Circuit for reducing switching losses of a power converter and method of operation thereof |
JP2010516223A (ja) * | 2007-01-12 | 2010-05-13 | パワー・インテグレーションズ・インコーポレーテッド | スナバを有する電力コンバータ |
JP2014007896A (ja) * | 2012-06-26 | 2014-01-16 | Taiyo Yuden Co Ltd | スイッチング電源装置 |
CN110277905A (zh) * | 2019-07-22 | 2019-09-24 | 哈尔滨理工大学 | 电源的数字控制方法、功率因数校正级、以及功率因数校正方法 |
CN110933815A (zh) * | 2019-12-03 | 2020-03-27 | 哈尔滨理工大学 | Led驱动电源及其数字控制方法 |
Also Published As
Publication number | Publication date |
---|---|
KR970011430U (ko) | 1997-03-29 |
KR0134705Y1 (ko) | 1999-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5793190A (en) | Method and device for power conversion | |
JP4100078B2 (ja) | 電力回生回路および電力変換装置 | |
JP2957407B2 (ja) | 3レベルインバータ装置 | |
JP2793946B2 (ja) | 電力用スイッチング装置 | |
JPH09117130A (ja) | 昇圧型コンバーター回路 | |
JP2006034069A (ja) | 昇降圧チョッパ回路 | |
US6590790B2 (en) | Switching power supply device | |
JPH05207740A (ja) | Dc−dcコンバ−タ回路 | |
US8134329B2 (en) | Buck converter with improved filter design | |
JP2000262047A (ja) | スイッチングレギュレータ電源装置 | |
KR970003237B1 (ko) | 전류 불연속모드의 타려식 스위칭전원의 소프트 스위칭회로 | |
JP2014033589A (ja) | 双方向チョッパ回路 | |
JP2861246B2 (ja) | スイッチング電源装置 | |
JP3155342B2 (ja) | 突入電流抑制回路 | |
JP2604668B2 (ja) | スイッチング回路のスナバー回路 | |
JPH0117293B2 (ja) | ||
JPH1169808A (ja) | スイッチング電源装置 | |
JP4215408B2 (ja) | スイッチング電源装置 | |
JPH10234180A (ja) | フライバック形dc−dcコンバータ | |
JPH09205770A (ja) | Dc−dcコンバータ | |
JPH05260729A (ja) | バック型dc−dcコンバ−タ回路 | |
JP3619116B2 (ja) | フライバック・コンバータにおける同期整流器の駆動回路 | |
JPS6193529A (ja) | 開閉器の操作回路 | |
JPH03207261A (ja) | 定電圧電源装置 | |
KR19980040074A (ko) | 영전압스위칭 직류-직류 강압형 컨버터 |