JPH05260729A - バック型ｄｃ−ｄｃコンバ−タ回路 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 従来のバック型ＤＣ−ＤＣコンバ−タのスイ
ッチングロス、効率の低下を防止するための技術であ
る。フライホイ−ルダイオ−ドに並列接続されたコンデ
ンサとチョ−クコイルの共振作用により主スイッチ素子
のスイッチング損失及び振動を極力押さえて、高効率、
低ノイズ化をはかる事を目的とする。 【構成】 バック型ＤＣ−ＤＣコンバ−タの主スイッチ
素子と並列に逆方向ダイオ−ドを設け、さらにフライホ
イ−ルダイオ−ドに並列にコンデンサを設け回路のイン
ダクタンスとの共振回路を作る。

Description

【発明の詳細な説明】

【０００２】

【発明の属する分野】本発明はバック型ＤＣ−ＤＣコン
バ−タ回路のスイッチング損失及びノイズ低減に関する
ものである。

【０００２】

【従来の技術】図１は従来のバック型ＤＣ−ＤＣコンバ
−タ回路、図２は前記図１のバック型ＤＣ−ＤＣコンバ
−タ回路の代表的な動作波形を示す。図１においてＱ1
は主スイッチ素子でＦＥＴを例示している。Ｄ1及びＣo
ssは、前記主スイッチ素子にＱ1に寄生するダイオ−ド
及びコンデンサで、Ｖiは直流電源、Ｌ1はチョ−クコイ
ル、Ｄ2はフライホイルダイオ−ド、Ｃ2は平滑用の第２
のコンデンサ、ＲLは負荷、Ｖ0は出力電圧すなわち前記
第２の（２）コンデンサＣ2の両端の電圧、Ｉ0は出力電
流を表わしている。

【０００３】図２の動作波形において(１)は前記主スイ
ッチ素子Ｑ1の駆動信号Ｑ1ＶGS、（２）は前記チョ−ク
コイルＬ1に流れる電流ＩL1及び出力電流平均値Ｉ0、
（３）、（４）は各々前記主スイッチ素子Ｑ1のドレイ
ン電流ＩDS、ドレイン・ソ−ス間電圧ＶDS、（５）は前
記主スイッチ素子Ｑ1のドレイン電流ＩDSとドレイン・
ソ−ス間電圧ＶDS（３）、（４）が重なり合う期間の損
失ＰLOSSである。ＴON、ＴOFFは前記主スイッチ素子Ｑ1
の導通、しゃ断時間を表しＴは周期を表している。従来
この種の回路では、前記出力電圧Ｖ0は一般に次式で表
す事が出来る。

【０００４】Ｖ0＝ＴON／Ｔ・Ｖi

【０００５】従って出力電圧Ｖ0を安定化させるために
は周期Ｔが一定であるＰＷＭ（パルス巾変調）制御方式
の場合、前記主スイッチ素子Ｑ1の導通時間ＴONをコン
トロ−ルして行っている。このため主スイッチ素子Ｑ1
の導通、しゃ断時に図２の（５）で示した様なスイッチ
ング損失が発生する。特に高周波で動作させようとした
時主スイッチ素子Ｑ1の寄生容量Ｃossの充放電損失が顕
著になるため効率が低下する。又図２の（３）、（４）
の様に主スイッチ素子Ｑ1の電流ＩDS、電圧Ｑ1ＶDSがフ
ライホイルダイオ−ドＤ2のリカバリ−特性や、配線等
の寄生インダクタンスに依り振動を起こしノイズの低減
化も難しかった。

【０００６】

【発明の目的】従来回路での問題点を解決し、高効率
化、低ノイズ化を実現させるために本発明は成された。
又従来の共振型コンバ−タにみられる主スイッチ素子の
電圧、電流ストレスを軽減出来、更に共振動作を行わせ
るための主スイッチ素子と同等レベルの補助スイッチ素
子等を追加させてゼロクロススイッチング（３）動作を
行わせる等の必要もないため、コストアップ等の要因も
少ない。

【０００７】

【発明の構成および作用】図３は、本発明の実施例であ
るバック型ＤＣ−ＤＣコンバ−タの基本回路図、図４は
図３のバック型ＤＣ−ＤＣコンバ−タ回路の代表的な動
作波形、図５は本発明の各動作モ−ドでの等価回路を表
している。

【０００８】図１、図３の両者の比較Ｎより明らかな様
に本発明は従来のバック型ＤＣ−ＤＣコンバ−タ回路の
フライホイルダイオ−ドに第１のコンデンサＣ1を並列
に接続し、かつ主スイッチ素子Ｑ1に逆並列に第１のダ
イオ−ドＤ1を接続し、主スイッチ素子Ｑ1が導通、しゃ
断時毎にチョ−クコイルＬ1と前記フライホイルダイオ
−ドと並列接続されている第１のコンデンサＣ1との共
振作用を利用し、主スイッチ素子Ｑ1のスイッチング損
失を極力少なくする零電圧スイッチング動作（ＺＶＳ動
作）をし、かつ低ノイズ化の計れるバック型ＤＣ−ＤＣ
コンバ−タ回路である。又主スイッチ素子Ｑ1を零電圧
スイッチ動作を保ちながら出力を安定化する制御は主ス
イッチ素子Ｑ1をパルス巾制御と周波数制御でコントロ
−ルする必要がある。

【０００９】以下に本発明のバック型ＤＣ−ＤＣコンバ
−タ回路である図３及び動作波形を示した図４、及び動
作モ−ドを表わす等価回路図５について詳細に説明す
る。図３に示す如く直流電源Ｖｉの＋側に主スイッチ素
子Ｑ1、例えばＦＥＴのドレインを接続し主スイッチ素
子Ｑ1のソ−ス側から直列にチョ−クコイルＬ1の一端と
フライホイルダイオ−ドＤ2のカソ−ド及び第１のコン
デンサＣ1が接続される。前記フライホイルダイオ−ド
Ｄ2のアノ−ドと第１のコンデンサＣ1のもう一方の側
は、前記直流電源Ｖｉの−側に接続される。

【００１０】（４）前記チョ−クコイルＬ1のもう一方
の側には、平滑用の第２のコンデンサＣ2と負荷抵抗ＲL
が並列に接続され、前記平滑コンデンサＣ2と負荷抵抗
ＲLのもう一方側は並列に直流電源Ｖｉの−側に接続さ
れる。又主スイッチ素子Ｑ1のドレイン・ソ−ス間には、
前記主スイッチ素子Ｑ1に寄生するコンデンサＣoss及び
ダイオ−ドＤ1が逆並列に接続されている。更に主スイッ
チ素子Ｑ1のゲ−トには図示してないが前記主スイッチ
素子Ｑ1をＯＮ、ＯＦＦ動作させるための駆動回路が接
続されている。

【００１１】主スイッチ素子Ｑ1のゲ−トには図４
（１）の信号Ｑ1ＶGSが入力される。図４は、本発明の
実施動作回路図３の各部の動作波形を示しており（１）
は主スイッチ素子Ｑ1のゲ−ト入力電圧Ｑ1ＶGS、（２）
は主スイッチ素子Ｑ1のドレイン電流Ｑ1ＩD、（３）は
実線が前記主スイッチ素子Ｑ1のドレイン・ソ−ス間電
圧ＶDS、点線はコンデンサＣ1及びフライホイ−ルダイ
オ−ドＤ2の電圧ＶC1、（４）は前記第１のコンデンサＣ
1に流れる充放電々流ＩC1、（５）は主スイッチ素子Ｑ1
に並列接続されている第１のダイオ−ドＤ1に流れる電
流ＩD1、(６)は前記フライホイ−ルダイオ−ドＤ2に流れ
る電流ＩD2、（７）はチョ−クコイルＬ1に流れる電流
ＩL1でその平均値が出力電流Ｉ0を示す。ｔ0〜ｔ5は本
発明の動作を説明する上で重要な代表的な時間を表わし
ている。

【００１２】次に図５の説明を行う。図５の（ａ）〜
（ｅ）、すなわちＭＯＤＥ１〜ＭＯＤＥ５は、本発明の
実施例である図３を各期間毎に等価回路により示したも
のである。図５でＶ0は、図３の負荷抵抗ＲL及び平滑用
の第２のコンデンサＣZの両端電圧、すなわち出力電圧
を示し、Ｖiは直流電源、Ｌ1はチョ−クコイル、Ｃ1は第
１のコンデンサ、Ｄ2はフライホイ−ルダイオ−ド、Ｄ1
は主スイッチ素子Ｑ1に並列接続されている第１のダイ
オ−ドを表わしている。

【００１３】（５）又、前記出力電圧Ｖ0と直流電源Ｖi
との関係が共振動作を行わせてゼロ電圧スイッチング動
作を行わせるために、Ｖi＜２Ｖ0に制御されている事が
必要条件である。以下に本発明のバック型ＤＣ−ＤＣコ
ンバ−タ回路の詳細動作を図３、図４、図５を用いて説
明する。

【００１４】初めに図５の等価回路で示す（ａ）のＭＯ
ＤＥ１について説明すると図４の時間ｔ0で主スイッチ
素子Ｑ1に印加された駆動信号（１）Ｑ1ＶGSにより主ス
イッチ素子Ｑ1は導通し、チョ−クコイルＬ1、出力電圧
Ｖ0、すなわちコンデンサＣ2を通して前記主スイッチ素
子Ｑ1には図４（２）のＩD、チョ−クコイルＬ1には図
４（７）のＩL1の電流が流れ、チョ−クコイルＬ1には
エネルギ−が蓄積される。この時主スイッチ素子Ｑ1及
びチョ−クコイルＬ1に流れる電流ＩLは次式により求め
る事が出来る。

【００１５】ＩL（ｔ）＝Ｖi／Ｌ1・ｔ

【００１６】従ってこの期間の電流ＩLの最終値ＩL（ｔ
1）は次の様になる。

【００１７】ＩL（ｔ1）＝Ｖｉ／Ｌ1・ＴON 但しＴON＝ｔ1−ｔ0で求める事が出来る。又この期間で
はコンデンサＣ1は直流電源Ｖｉに充電されている。

【００１８】次に図５の（ｂ）ＭＯＤＥ２について説明
する。この期間は図４のｔ1〜ｔ2期間に相当し主スイッ
チ素子Ｑ1は時間ｔ1でしゃ断する。このため前記ＭＯＤ
Ｅ１でチョ−クコイルＬ1に流れていた最終電流値ＩL
（ｔ1）により主スイッチ素子Ｑ1の寄生コンデンサＣ1
が充電されると共に、直流電源Ｖｉに充電されていたコ
ンデンサＣ1は放電される。この時コンデンサＣ1の充電
々圧が零ボルトまで放電に要する時間ｔはｔ＝ｔ2−ｔ1
≒Ｃ1・Ｖｉ／ＩL（ｔ）で求められる。このためコンデ
ンサＣ1の両端電圧ＶC1はゆっくり下降する。（６）すな
わち主スイッチ素子Ｑ1のドレイン・ソ−ス間電圧ＶDS
もゆっくり上昇する事になり前記主スイッチ素子Ｑ1は
スイッチング損失が極めて少なくなる。又前記主スイッ
チ素子Ｑ1のドレイン・ソ−ス間電圧ＶDSは図４（３）
の様に時間ｔ2でＶｉまでもちあげられ、前記コンデン
サＣ1の電圧は零ボルトに下降する。

【００１９】次に図５（Ｃ）のＭＯＤＥ３について説明
する。ＭＯＤＥ３は図４の時間ｔ2〜ｔ3に相当し、ＭＯ
ＤＥ２でチョ−クコイルＬ1に蓄積されたエネルギ−が
コンデンサＣ2、フライホイ−ルダイオ−ドＤ2を通して
回生される。従ってチョ−クコイルＬ1に流れる電流ＩL
1は、図４（７）のｔ2〜ｔ3期間で示した様に下降し、
時間ｔ3では零に達する。この期間主スイッチ素子Ｑ1の
ドレイン・ソ−ス間電圧は直流電源Ｖｉにクランプされ
た状態となる。

【００２０】次に図５（ｄ）のＭＯＤＥ４について説明
する。このＭＯＤＥ４は図４の時間ｔ3〜ｔ4に相当す
る。チョ−クコイルＬ1の回生エネルギ−がＭＯＤＥ３
で消滅すると、コンデンサＣ2に蓄えられていた電圧、
すなわち出力電圧Ｖ0が電源になりチョ−クコイルＬ1、
コンデンサＣ1により共振作用を起し、前記チョ−クコ
イルＬ1に流れる電流ＩL1は逆方向に流れ、前記コンデ
ンサＣ1には図４（４）の充電々流ＩC1が流れ、コンデン
サＣ1の電圧ＶC1が図４(３)の様にもちあげられるた
め、主スイッチ素子Ｑ1のドレイン・ソ−ス間電圧ＶDS
は直流電源Ｖｉからゆっくり下降する。この時のコンデ
ンサＣ1の電圧ＶC1及びチョ−クコイルに流れる電流ＩL
1（ｔ）は次式で表わすことが出来る。

【００２１】 ＶC1＝Ｖ0（１−ｃｏｓωｔ） ＩL1（ｔ4）＝Ｖ0／√・（Ｌ1／Ｃ1）・ｓｉｎωｔ 但しω＝１／√・（Ｌ1Ｃ1）

【００２２】（７）従ってコンデンサＣ1の電圧ＶC1は
最大２Ｖ0まで引き上げられようとするが、図４に示す
時間ｔ4にて、主スイッチ素子Ｑ1の寄生ダイオ−ドＤ1
により直流電源Ｖｉにクランプされる。従ってコンデン
サＣ1の電圧ＶC1が直流電源Ｖｉまでに引き上げられる
条件は、直流電源Ｖｉと出力電圧Ｖ0の関係がＶｉ＜２
Ｖ0に設定される事が必要である。

【００２３】次に図５（ｅ）のＭＯＤＥ５について説明
する。このＭＯＤＥは図４のｔ4〜ｔ5に相当する。時間
ｔ4でコンデンサＣ1の電圧ＶC1が直流電源Ｖｉに達する
とチョ−クコイルＬ1と前記コンデンサＣ1の共振作用は
終了するが前記チョ−クコイルＬ1の作用に依り前記チ
ョ−クコイルＬ1に流れていた電流ＩL1を流し続ける
為、主スイッチ素子Ｑ1の寄生ダイオ−ドＤ1及び直流電
源Ｖｉを通って、前記チョ−クコイルＬ1に流れていた
電流ＩL1は回生される。従ってこの期間（ｔ4〜ｔ5）に
主スイッチ素子Ｑ1に図４（１）の如く駆動信号を印加
する事によりゼロ電圧スイッチングが可能になる。

【００２４】図４では時間ｔ4′に主スイッチ素子Ｑ1に
駆動信号を印加している例を示している。又この期間ｔ
4〜ｔ5に要する時間は次式により求める事が出来る。

【００２５】 ｔ＝ｔ5−ｔ4≒Ｌ1・ＩL1（ｔ4）／（Ｖ0−Ｖi）

【００２６】図４に於いて時間ｔ5以降については前記
で述べた如く同様なくり返しを行う事により、スイッチ
ング時の損失が発生しない事が容易に推察出来る。又出
力電圧Ｖ0を安定化しかつ広範囲にわたって、主スイッ
チ素子Ｑ1のスイッチング損失と発生しない零電圧スイ
ッチング動作を行わせるための制御方法は前記で述べた
各モ−ドの説明に依り主スイッチ素子Ｑ1の導通期間
と、周波数制御で行える事は容易に推察出来る。

【００２７】以上の如く本発明では主スイッチ素子をＦ
ＥＴで説明を行ったが他の素子で（８）も応用出来る事
は明白である。従って図３の実施回路例では主スイッチ
素子Ｑ1に寄生するダイオ−ドＤ1を使って説明を行った
が別にダイオ−ドを主スイッチ素子Ｑ1に並列に接続し
て前記動作を行わせる事は充分可能である。

【００２８】本発明に依りバックブ−スト型ＤＣ−ＤＣ
コンバ−タ回路に於いて、スイッチング時にＬ、Ｃの共
振作用により主スイッチ素子のスイッチング損失を低減
すると共に、ノイズ発生の低減に効果があるため、コン
バ−タの低ノイズ化、高効率化、小型化が実現出来産業
上の効果大である。

【図面の簡単な説明】

【図１】従来のバック型ＤＣ−ＤＣコンバ−タ回路

【図２】従来のバック型ＤＣ−ＤＣコンバ−タの動作波
形

【図３】本発明のバック型ＤＣ−ＤＣコンバ−タ回路

【図４】本発明のバック型ＤＣ−ＤＣコンバ−タの動作
波形

【図５】本発明のバック型ＤＣ−ＤＣコンバ−タの各モ
−ド等価回路

【符号の説明】

Ｑ1・・・・・主スイッチ素子 Ｃoss・・・・主スイッチ素子の寄生コンデンサ Ｖｉ・・・・ 直流電源 Ｌ1・・・・・チョ−クコイル Ｄ2・・・・・フライホイ−ルダイオ−ド Ｃ1・・・・・第１のコンデンサ Ｃ2・・・・・平滑用の第２のコンデンサ Ｄ1・・・・・主スイッチ素子の寄生ダイオ−ド又は外
部に設けた第１のダ（９）イオ−ド ＲL・・・・・負荷 Ｖ0・・・・・出力電圧 ＶC1・・・・ コンデンサＣ1の電圧 ＩL1・・・・ チョ−クコイルＬ1に流れる電流

Claims (2)

【特許請求の範囲】
1. 【請求項１】 直流電源に直列に接続された主スイッチ
   素子及びチョ−クコイルを通して負荷に電力を供給する
   回路と、前記主スイッチ素子がＯＦＦの時前記チョ−ク
   コイルのエネルギ−を前記負荷に回生するフライホイル
   ダイオ−ドと、前記チョ−クコイル出力を平滑する第２
   のコンデンサから成るバック型ＤＣ−ＤＣコンバ−タに
   於いて、前記フライホイルダイオ−ドと並列に第１のコ
   ンデンサを接続し、かつ前記主スイッチ素子に並列に第
   ３のコンデンサ及び逆方向の第２のダイオ−ドが接続さ
   れた事を特徴とするバック型ＤＣ−ＤＣコンバ−タ回
   路。
2. 【請求項２】 主スイッチ素子に並列に設けた第３のコ
   ンデンサ及び逆方向の第２のダイオ−ドが前記主スイッ
   チ素子の寄生コンデンサ及び寄生ダイオ−ドであるとこ
   ろの特許請求の範囲第１項記載のバック型ＤＣ−ＤＣコ
   ンバ−タ回路。