JP2007074828A - 電流共振型ｄｃ／ｄｃコンバータ、それに使用される電流検出回路、および電流検出方法 - Google Patents

Abstract

【課題】 共振周波数が高くても、通電スイッチを流れる電流を正確に検出すること。
【解決手段】 駆動制御信号ＶＧＨに応答してオン／オフする通電スイッチＳＷ１と、通電スイッチに一端が接続された共振用インダクタＬｒと、共振用インダクタの他端に一端が接続された共振用キャパシタＣｒとを含む電流共振型ＤＣ／ＤＣコンバータ部１２を有する電流共振型ＤＣ／ＤＣコンバータ１０Ａにおいて、制御回路３０は、通電スイッチＳＷ１と並列に接続された、コンデンサＣ１と抵抗器Ｒ１とから成るＣＲ直列回路３１を含み、コンデンサの両端電圧Ｖ（Ｃ１）に基づいて、通電スイッチを流れる電流Ｉ_ＳＷ１が実質的にゼロとなるタイミングで通電スイッチをオフとするように、駆動制御信号ＶＧＨを発生する。
【選択図】 図６

Description

本発明は、スイッチング電源装置に関し、特に、共振回路を含む電流共振型ＤＣ／ＤＣコンバータ、それに使用される電流検出回路、および電流検出方法に関する。

直流（ＤＣ）入力電圧（以下、単に「入力電圧」とも呼ぶ。）をそのＤＣ入力電圧とは異なるＤＣ出力電圧（以下、単に「出力電圧」とも呼ぶ。）に変換するスイッチング電源装置として、ＤＣ／ＤＣコンバータが知られている。

ＤＣ／ＤＣコンバータの一例としてＰＷＭ（パルス幅変調）型ＤＣ／ＤＣコンバータが知られている。ＰＷＭ型ＤＣ／ＤＣコンバータには、降圧形、昇圧形、極性反転形のように種々のタイプがある。降圧形ＰＷＭ型ＤＣ／ＤＣコンバータは、通電スイッチと、短絡スイッチと、出力インダクタとから構成される。短絡スイッチの代わりに、ダイオードが使用される場合もある。

しかしながら、ＰＷＭ型ＤＣ／ＤＣコンバータは、通電スイッチがオンからオフ又はオフからオンへ切り替わるときのスイッチングロスが大きいという問題がある。このようなスイッチングロスを無くすことができるＤＣ／ＤＣコンバータとして、電流共振型ＤＣ／ＤＣコンバータが知られている（例えば、特許文献１参照）。

図１に電流共振型ＤＣ／ＤＣコンバータの一例として全波電流共振型ＤＣ／ＤＣコンバータ１０を示す。図示の全波電流共振型ＤＣ／ＤＣコンバータ１０は降圧形で、同期整流方式である。すなわち、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎより低い。入力電源１１には入力コンデンサＣｉが並列に接続されている。負荷１３にはキャパシタンス素子（出力コンデンサ）Ｃｏが並列に接続されている。入力コンデンサＣｉと出力コンデンサＣｏとの間に、全波電流共振型ＤＣ／ＤＣコンバータ部１２が接続されている。

全波電流共振型ＤＣ／ＤＣコンバータ部１２は、通電スイッチＳＷ１と、短絡スイッチＳＷ２と、出力インダクタＬｏと、共振用インダクタＬｒと、共振用キャパシタＣｒとから構成されている。共振用インダクタＬｒと共振用キャパシタＣｒとによって、直列共振回路が構成されている。この直列共振回路は、通電スイッチＳＷ１と短絡スイッチＳＷ２との間に挿入されている。

通電スイッチＳＷ１は第１のスイッチとも呼ばれ、短絡スイッチＳＷ２は第２のスイッチとも呼ばれる。図示の通電スイッチＳＷ１及び短絡スイッチＳＷ２の各々は、ＮチャネルＭＯＳＦＥＴで構成されている。第１のスイッチＳＷ１には第１のボディダイオードＢＤ１が寄生し、第２のスイッチＳＷ２には第２のボディダイオードＢＤ２が寄生している。

詳述すると、通電スイッチＳＷ１のソースには第１のボディダイオードＢＤ１のアノードが等価的に接続され、通電スイッチＳＷ１のドレインには第１のボディダイオードＢＤ１のカソードが等価的に接続されている。短絡スイッチＳＷ２のソースには第２のボディダイオードＢＤ２のアノードが等価的に接続され、短絡スイッチＳＷ２のドレインには第２のボディダイオードＢＤ２のカソードが等価的に接続されている。

すなわち、全波電流共振型ＤＣ／ＤＣコンバータ部１２は、共振用インダクタＬｒと共振用キャパシタＣｒとから成る直列共振回路が付加されている点を除いて、上述したＰＷＭ型ＤＣ／ＤＣコンバータと同様の構成を有する。

通電スイッチ（第１のスイッチ）ＳＷ１の一端（ドレイン）は、入力電源１１の陽極に接続されている。通電スイッチ（第１のスイッチ）ＳＷ１の他端（ソース）は、共振用インダクタＬｒの一端に接続されている。共振用インダクタＬｒの他端は、共振用キャパシタＣｒを介して接地されている。共振用キャパシタＣｒと並列に短絡スイッチ（第２のスイッチＳ）ＳＷ２が接続されている。詳述すると、短絡スイッチＳＷ２の一端（ドレイン）は、共振用インダクタＬｒと共振用キャパシタＣｒとの接続点に接続され、短絡スイッチＳＷ２の他端（ソース）は、接地されている。共振用インダクタＬｒの他端は、また、出力インダクタＬｏの一端に接続されている。出力インダクタＬｏの他端は出力コンデンサＣｏを介して接地されている。出力コンデンサＣｏの両端に出力電圧Ｖｏｕｔが現れる。

尚、第１のスイッチ（通電スイッチ）ＳＷ１はハイサイドのスイッチとも呼ばれ、第２のスイッチ（短絡スイッチ）ＳＷ２はローサイドのスイッチとも呼ばれる。通電スイッチＳＷ１および短絡スイッチＳＷ２のオン／オフの制御は、制御回路であるドライバコントローラ２０から供給される第１及び第２の駆動制御信号によって行われる。詳述すると、ドライバコントローラ２０は、第１の駆動制御信号として駆動ハイサイドゲート信号ＶＧＨを通電スイッチＳＷ１のゲートへ供給し、第２の駆動制御信号として駆動ローサイドゲート信号ＶＧＬを短絡スイッチＳＷ２のゲートへ供給する。

次に、図１に示した全波電流共振型ＤＣ／ＤＣコンバータ１０の動作について説明する。

最初に、第１のスイッチＳＷ１がオフで、第２のスイッチＳＷ２がオンであるとする。この場合、出力インダクタＬｏを流れる電流Ｉ_Ｌｏ及び第２のスイッチＳＷ２を流れる電流Ｉ_ＳＷ２は、−Ｖｏｕｔ／Ｌｏの傾きで線形的に減少する。

次に、第１及び第２のスイッチＳＷ１、ＳＷ２が共にオフになったとする。この第１及び第２のスイッチＳＷ１、ＳＷ２の両方がオフになっている時間はデットタイムと呼ばれる。このデットタイムの期間中、第２のスイッチＳＷ２を流れる電流Ｉ_ＳＷ２は零になるが、その代わりに第２のボディダイオードＢＤ２を介して電流Ｉ_ＢＤ２が流れる。

第１のスイッチＳＷ１はオンし、第２のスイッチＳＷ２はオフになったとする。この場合、第１のスイッチＳＷ１を流れる電流Ｉ_ＳＷ１はＶｉｎ／Ｌｏの傾きで線形的に増加する。一方、この第１のスイッチＳＷ１を流れる電流Ｉ_ＳＷ１が増えた分だけ、第１のボディダイオードＢＤ２を流れる電流Ｉ_ＢＤ２は減少する。このとき、第２のボディダイオードＢＤ２によって、共振用キャパシタＣｒの両端電圧Ｖ_Ｃｒは０Ｖにクランプされる。

第１のスイッチＳＷ１がオンした時点から第１の時間Ｔ１＝（Ｉ_ＬｏＬｒ）／Ｖｉｎだけ経過した時点で、第１のスイッチＳＷ１を流れる電流Ｉ_ＳＷ１と出力インダクタＬｏを流れる電流Ｉ_Ｌｏとが等しくなり（Ｉ_ＳＷ１＝Ｉ_Ｌｏ）、直列共振回路は共振を開始する。したがって、共振用キャパシタＣｒに流れ込む電流Ｉ_Ｃｒは徐々に増加してからピークに達した後、徐々に減少する。このとき、共振用キャパシタＣｒの両端電圧Ｖ_Ｃｒは、徐々に増加して入力電圧Ｖｉｎの２倍の電圧２Ｖｉｎに成る。共振用キャパシタＣｒを流れる電流Ｉ_Ｃｒがピークのときに、共振用キャパシタＣｒの両端電圧Ｖ_Ｃｒは入力電圧Ｖｉｎに等しい。

共振用キャパシタＣｒに電流Ｉ_Ｃｒが流れ込む第２の時間（即ち、共振用キャパシタＣｒが充電される期間）Ｔ２は、共振用インダクタＬｒのインダクタンス値と共振用キャパシタＣｒのキャパシタンス値とによって規定される共振周波数ｆｒの逆数の半分に等しい（Ｔ２＝１／ｆｒ＝π√（ＬｒＣｒ））。共振用キャパシタＣｒに流れ込む電流Ｉ_Ｃｒが零のとき、第１のスイッチＳＷ１を流れる電流Ｉ_ＳＷ１と出力インダクタＬｏを流れる電流Ｉ_Ｌｏとが等しくなる。

第１のスイッチＳＷ１を流れる電流Ｉ_ＳＷ１が出力インダクタＬｏを流れる電流Ｉ_Ｌｏよりも小さくなると、共振用キャパシタＣｒは放電を開始して共振用キャパシタＣｒから放電電流Ｉ_Ｃｒが流れ出す。これにより、共振用キャパシタＣｒの両端電圧Ｖ_Ｃｒは徐々に低下し始める。

第１のスイッチＳＷ１を流れる電流Ｉ_ＳＷ１が零になった時点で、第１のスイッチＳＷ１をオフする。すなわち、第１のスイッチＳＷ１を零電流スイッチングする。その後は、第１のボディダイオードＢＤ１を介して電流Ｉ_ＢＤ１が入力電源１１へ逆流する。第１のボディダイオードＢＤ１が零になった時点で、直列共振回路の共振が停止する。

第１のボディダイオードＢＤ１を流れる電流Ｉ_ＢＤ１が零になった時点以後、共振用キャパシタＣｒから放電する電流Ｉ_Ｃｒと出力インダクタＬｏを流れる電流Ｉ_Ｌｏとは等しくなる（Ｉ_Ｌｏ＝Ｉ_Ｃｒ）ので、共振用キャパシタＣｒはほぼ直流で放電する。このとき、共振用キャパシタＣｒの両端電圧Ｖ_Ｃｒは、Ｉ_Ｌｏ／Ｃｒの傾きで線形的に減少する。

共振用キャパシタＣｒが放電しきると、第２のボディダイオードＢＤ２を介して電流Ｉ_ＢＤ２が流れ始める。

第１のスイッチＳＷ１がオフしたままで、第２のスイッチＳＷ２がオンしたとする。この場合、第２のスイッチＳＷ２を介して電流Ｉ_ＳＷ２が流れる。第２のスイッチＳＷ２を流れる電流Ｉ_ＳＷ２と出力インダクタＬｏを流れる電流Ｉ_Ｌｏとは等しい。

以後は、上述した動作を繰り返す。

上述したように、全波電流共振型ＤＣ／ＤＣコンバータ１０は、通電スイッチＳＷ１を流れる電流Ｉ_ＳＷ１が零になった後、電流が逆方向に流れて共振し、再び零になった時点で、通電スイッチＳＷ１をオフしている。また、共振用キャパシタＣｒの両端電圧Ｖ_Ｃｒが０Ｖの期間の間、短絡スイッチＳＷ２をオン状態にしている。

尚、共振用インダクタＬｒにはスイッチング周期に対して共振期間のみ電流を流す。スイッチング周期から共振期間を除いた期間は、共振用インダクタＬｒへは電流Ｉ_Ｌｒを流さない。入出力電圧比Ｖｉｎ／Ｖｏｕｔが小さくなる程、共振期間に対するスイッチング周期が長くなり、共振用インダクタＬｒに電流Ｉ_Ｌｒを流さない期間がますます増える（例えば、特許文献２参照）。

とにかく、図１に図示した全波電流共振型ＤＣ／ＤＣコンバータ１０の大きな利点の一つは、共振用インダクタＬｒと共振用キャパシタＣｒとから成る直列共振回路の直列共振を利用することにより、第１のスイッチ（通電スイッチ）ＳＷ１のゼロ電流スイッチングを可能にし、その結果として、スイッチングロスを低減させることができることにある。

図２（Ａ）に通電スイッチＳＷ１を流れる電流Ｉ_ＳＷ１の波形を示し、図２（Ｂ）に通電スイッチＳＷ１のゲートに供給される駆動ハイサイドゲート信号（第１の駆動制御信号）ＶＧＨの波形を示す。

全波電流共振型ＤＣ／ＤＣコンバータ１０は、共振用インダクタＬｒと共振用キャパシタＣｒとから構成される直列共振回路の直列共振により通電スイッチＳＷ１、共振用インダクタＬｒ、および共振用キャパシタＣｒを通って共振電流Ｉ_ＳＷ１が流れ、この共振電流Ｉ_ＳＷ１を利用することで、通電スイッチＳＷ１のゼロ電流スイッチングが可能である。通電スイッチＳＷ１を流れる電流Ｉ_ＳＷ１がゼロになったときに、通電スイッチＳＷ１をオフすることで、ターンオフ時のスイッチングロスを低減させ、通電スイッチＳＷ１の損失を低減できる。

したがって、全波電流共振型ＤＣ／ＤＣコンバータ１０の利点を生かして、ゼロ電流スイッチングのタイミングをとるためには、第１のスイッチ（通電スイッチ）ＳＷ１を流れる電流Ｉ_ＳＷ１を検出する必要がある。

図３（Ａ）に示されるように、通電スイッチＳＷ１を構成するＭＯＳＦＥＴにはオン抵抗Ｒｏｎが存在する。そこで、図３（Ｃ）に示されるように、通電スイッチＳＷ１の両端電圧Ｖ_ＳＷ１を測定（検出）すれば、このオン抵抗Ｒｏｎ分の電圧降下から、図３（Ｂ）に示されるように、通電スイッチＳＷ１を流れる電流Ｉ_ＳＷ１を求めることができる。

尚、電流共振型ＤＣ／ＤＣコンバータではないが、パワースイッチに接続された出力インダクタを通る電流を検出する電流検出器を備えた、上記ＰＷＭ（パルス幅変調）型ＤＣ／ＤＣコンバータが知られている（例えば、特許文献３参照）。この特許文献３に開示された電流検出器は、出力インダクタに並列に接続され、直列に接続された抵抗器及びコンデンサを備えている。

特開平９−１０３０７０号公報 米国特許第４７２０６６７号 特許第３２５４１９９号公報

しかしながら、図４（Ａ）に示されるように、通電スイッチＳＷ１を構成するＭＯＳＦＥＴにはオン抵抗Ｒｏｎだけでなく、寄生インダクタンスＬ１も存在する。そして、実際の製品では、全波電流共振型ＤＣ／ＤＣコンバータ部１２の共振用インダクタＬｒと共振用キャパシタＣｒとの時定数により決定される共振周波数ｆｒは数ＭＨｚ以上となっている。その結果、通電スイッチＳＷ１を流れる電流（共振電流）Ｉ_ＳＷ１として周波数が高い電流が流れる。この場合、通電スイッチＳＷ１の寄生インダクタンスＬ１を無視することができない。

換言すれば、図３に示す波形は、オン抵抗ＲｏｎがωＬ１に対して非常に高い（Ｒｏｎ＞＞ωＬ１）場合の波形を示している。ここで、ωは角周波数で、ω＝２πｆｒで表わされる。

上述したように、ＭＯＳＦＥＴの寄生インダクタンスＬ１が無視できない場合、図１に示す全波電流共振型ＤＣ／ＤＣコンバータ１０においては、通電スイッチＳＷ１の両端電圧Ｖ_ＳＷ１は、図４（Ｃ）に示されるように、通電スイッチＳＷ１を流れる電流Ｉ_ＳＷ１（図４（Ｂ）参照）とは位相が異なる。その結果、通電スイッチＳＷ１の両端電圧Ｖ_ＳＷ１を検出したのでは、通電スイッチＳＷ１をオフするためのゼロ電流のタイミングを取ることができない。このタイミングのずれはスイッチングロスに直結するために、ＭＯＳＦＥＴの寄生インダクタンスＬ１の影響を抑えた電流検出方法および電流検出回路が要望されている。

そして、このような問題は、共振用インダクタＬｒを流れる電流Ｉ_Ｌｒや、短絡スイッチＳＷ２を流れる電流Ｉ_ＳＷ２を検出しようとする場合にも起こり得る。

尚、特許文献３は、ＰＷＭ（パルス幅変調）型ＤＣ／ＤＣコンバータにおいて、その出力インダクタを通る電流を検出する電流検出器を開示しているだけであって、本発明のように電流共振型ＤＣ／ＤＣコンバータに使用される電流検出器については何等開示していない。また、特許文献３に開示された電流検出器は、パワースイッチに接続された出力インダクタを通る電流を検出するものであって、通電スイッチや、共振用インダクタ、或いは短絡スイッチを通る電流を検出することについては何等開示していない。さらに、特許文献３に開示された電流検出器は、ピーク電流を制御するために用いられるものであって、本発明のように、ゼロ電流を検出するためのものではない。

したがって、本発明の課題は、共振周波数が高くても、通電スイッチ（又は共振用インダクタや短絡スイッチ）を流れる電流を正確に検出することができる電流検出方法、電流検出回路およびそれを備えた電流共振型ＤＣ／ＤＣコンバータを提供することにある。

本発明の第１の態様によれば、駆動制御信号（ＶＧＨ）に応答してオン／オフする通電スイッチ（ＳＷ１）と、該通電スイッチに一端が接続された共振用インダクタ（Ｌｒ）と、該共振用インダクタの他端に一端が接続された共振用キャパシタ（Ｃｒ）とを含む電流共振型ＤＣ／ＤＣコンバータ（１０Ａ）において、前記通電スイッチ（ＳＷ１）を流れる電流（Ｉ_ＳＷ１）を検出する方法であって、前記通電スイッチ（ＳＷ１）と並列に、コンデンサ（Ｃ１）と抵抗器（Ｒ１）とから成るＣＲ直列回路（３１）を接続し、前記コンデンサの両端電圧（Ｖ（Ｃ１））を検出することにより、前記通電スイッチを流れる電流（Ｉ_ＳＷ１）を検出する、ことを特徴とする電流検出方法が得られる。

上記本発明の第１の態様による電流検出方法において、前記通電スイッチ（ＳＷ１）のオン抵抗の抵抗値をＲｏｎとし、前記通電スイッチ（ＳＷ１）の寄生インダクタンスのインダクタンス値をＬ１としたとき、前記コンデンサの容量値Ｃ１と前記抵抗器の抵抗値Ｒ１とを、Ｌ１／Ｒｏｎ＝Ｃ１Ｒ１を満足するように選択する。また、前記コンデンサ（Ｃ１）および前記抵抗器（Ｒ１）におけるインピーダンスが、前記寄生インダクタンス（Ｌ１）および前記オン抵抗（Ｒｏｎ）におけるインピーダンスより十分大きいことが好ましく、例えば、１０００倍であって良い。さらに、前記通電スイッチ（ＳＷ１）がオフしている間、前記コンデンサ（Ｃ１）の両端電圧（Ｖ（Ｃ１））を０Ｖに維持することが好ましい。それは、例えば、前記通電スイッチ（ＳＷ１）がオフしている間、前記ＣＲ直列回路（３１）の両端を短絡し、前記通電スイッチ（ＳＷ１）がオフしている間、前記ＣＲ直列回路（３１）を前記通電スイッチから切り離すことによって実現され得る。

本発明の第２の態様によれば、駆動制御信号（ＶＧＨ）に応答してオン／オフする通電スイッチ（ＳＷ１）と、該通電スイッチに一端が接続された共振用インダクタ（Ｌｒ）と、該共振用インダクタの他端に一端が接続された共振用キャパシタ（Ｃｒ）とを含む電流共振型ＤＣ／ＤＣコンバータにおいて、前記共振用インダクタ（Ｌｒ）を流れる電流（Ｉ_Ｌｒ）を検出する方法であって、前記共振用インダクタと並列に、コンデンサ（Ｃ１）と抵抗器（Ｒ１）とから成るＣＲ直列回路（３１）を接続し、前記コンデンサの両端電圧（Ｖ（Ｃ１））を検出することにより、前記共振用インダクタを流れる電流（Ｉ_Ｌｒ）を検出する、ことを特徴とする電流検出方法が得られる。

上記本発明の第２の態様による電流検出方法において、前記共振用インダクタ（Ｌｒ）のインダクタンス値をＬｒとし、前記共振用インダクタの抵抗成分の抵抗値をＲｃｏとしたとき、前記コンデンサの容量値Ｃ１と前記抵抗器の抵抗値Ｒ１とを、Ｌｒ／Ｒｃｏ＝Ｃ１Ｒ１を満足するように選択する。また、前記コンデンサ（Ｃ１）および前記抵抗器（Ｒ１）におけるインピーダンスが、前記共振用インダクタ（Ｌｒ）および前記抵抗成分（Ｒｃｏ）におけるインピーダンスより十分大きいことが好ましく、例えば、１０００倍であって良い。さらに、前記通電スイッチ（ＳＷ１）がオフしている間、前記コンデンサの両端電圧（Ｖ（Ｃ１））を０Ｖに維持することが好ましい。これは、例えば、前記通電スイッチ（ＳＷ１）がオフしている間、前記ＣＲ直列回路（３１）の両端を短絡し、前記通電スイッチ（ＳＷ１）がオフしている間、前記ＣＲ直列回路（３１）を前記共振用インダクタから切り離すことで実現され得る。

本発明の第３の態様によれば、第１の駆動制御信号（ＶＧＨ）に応答してオン／オフする通電スイッチ（ＳＷ１）と、該通電スイッチに一端が接続された共振用インダクタ（Ｌｒ）と、該共振用インダクタの他端に一端が接続された共振用キャパシタ（Ｃｒ）と、該共振用キャパシタと並列に接続されて、第２の駆動制御信号（ＶＧＬ）に応答してオン／オフする短絡スイッチ（ＳＷ２）とを含む電流共振型ＤＣ／ＤＣコンバータにおいて、前記短絡スイッチを流れる電流（Ｉ_ＳＷ２）を検出する方法であって、前記短絡スイッチと並列に、コンデンサ（Ｃ１）と抵抗器（Ｒ１）とから成るＣＲ直列回路（３１）を接続し、前記コンデンサの両端電圧（Ｖ（Ｃ１））を検出することにより、前記短絡スイッチを流れる電流（Ｉ_ＳＷ２）を検出する、ことを特徴とする電流検出方法が得られる。

上記本発明の第３の態様による電流検出方法において、前記短絡スイッチ（ＳＷ２）のオン抵抗の抵抗値をＲｏｎとし、前記短絡スイッチ（ＳＷ２）の寄生インダクタンスのインダクタンス値をＬ１としたとき、前記コンデンサの容量値Ｃ１と前記抵抗器の抵抗値Ｒ１とを、Ｌ１／Ｒｏｎ＝Ｃ１Ｒ１を満足するように選択する。また、前記コンデンサ（Ｃ１）および前記抵抗器（Ｒ１）におけるインピーダンスが、前記寄生インダクタンス（Ｌ１）および前記オン抵抗（Ｒｏｎ）におけるインピーダンスより十分大きいことが好ましく、例えば、１０００倍であって良い。さらに、前記短絡スイッチ（ＳＷ２）がオフしている間、前記コンデンサの両端電圧（Ｖ（Ｃ１））を０Ｖに維持することが好ましい。これは、例えば、前記短絡スイッチ（ＳＷ２）がオフしている間、前記ＣＲ直列回路（３１）の両端を短絡し、前記短絡スイッチ（ＳＷ２）がオフしている間、前記ＣＲ直列回路（３１）を前記短絡スイッチから切り離すことで実現され得る。

本発明の第４の態様によれば、駆動制御信号（ＶＧＨ）に応答してオン／オフする通電スイッチ（ＳＷ１）と、該通電スイッチに一端が接続された共振用インダクタ（Ｌｒ）と、該共振用インダクタの他端に一端が接続された共振用キャパシタ（Ｃｒ）とを含む電流共振型ＤＣ／ＤＣコンバータ（１０Ａ）における、前記通電スイッチ（ＳＷ１）を流れる電流（Ｉ_ＳＷ１）を検出する電流検出回路であって、前記通電スイッチと並列に接続された、コンデンサ（Ｃ１）と抵抗器（Ｒ１）とから成るＣＲ直列回路（３１）を備え、前記コンデンサの両端電圧（Ｖ（Ｃ１））を検出することにより、前記通電スイッチを流れる電流（Ｉ_ＳＷ１）を検出する、ことを特徴とする電流検出回路が得られる。

上記本発明の第４の態様による電流検出回路において、前記通電スイッチ（ＳＷ１）のオン抵抗の抵抗値をＲｏｎとし、前記通電スイッチ（ＳＷ１）の寄生インダクタンスのインダクタンス値をＬ１としたとき、前記コンデンサの容量値Ｃ１と前記抵抗器の抵抗値Ｒ１とを、Ｌ１／Ｒｏｎ＝Ｃ１Ｒ１を満足するように選択する。また、前記コンデンサ（Ｃ１）および前記抵抗器（Ｒ１）におけるインピーダンスが、前記寄生インダクタンス（Ｌ１）および前記オン抵抗（Ｒｏｎ）におけるインピーダンスより十分大きいことが好ましく、例えば、１０００倍であって良い。さらに、電流検出回路は、前記通電スイッチ（ＳＷ１）がオフしている間、前記コンデンサの両端電圧（Ｖ（Ｃ１））を０Ｖに維持する維持手段（ＳＷ３，ＳＷ４）を更に有することが好ましい。前記維持手段は、例えば、前記ＣＲ直列回路（３１）の両端に接続されて、オフを指示する前記駆動制御信号（ＶＧＨ）に応答してオンし、前記ＣＲ直列回路の両端を短絡する短絡手段（ＳＷ３）と、前記通電スイッチ（ＳＷ１）と前記ＣＲ直列回路（３１）との間に挿入されて、オフを指示する前記駆動制御信号（ＶＧＨ）に応答してオフし、前記ＣＲ直列回路を前記通電スイッチから切り離す切断手段（ＳＷ４）と、から構成されて良い。

本発明の第５の態様によれば、駆動制御信号（ＶＧＨ）に応答してオン／オフする通電スイッチ（ＳＷ１）と、該通電スイッチに一端が接続された共振用インダクタ（Ｌｒ）と、該共振用インダクタの他端に一端が接続された共振用キャパシタ（Ｃｒ）とを含む電流共振型ＤＣ／ＤＣコンバータにおける、前記共振用インダクタを流れる電流（Ｉ_Ｌｒ）を検出する電流検出回路であって、前記共振用インダクタと並列に接続された、コンデンサ（Ｃ１）と抵抗器（Ｒ１）とから成るＣＲ直列回路（３１）を備え、前記コンデンサの両端電圧（Ｖ（Ｃ１））を検出することにより、前記共振用インダクタを流れる電流（Ｉ_Ｌｒ）を検出する、ことを特徴とする電流検出回路が得られる。

上記本発明の第５の態様による電流検出回路において、前記共振用インダクタのインダクタンス値をＬｒとし、前記共振用インダクタの抵抗成分の抵抗値をＲｃｏとしたとき、前記コンデンサの容量値Ｃ１と前記抵抗器の抵抗値Ｒ１とを、Ｌｒ／Ｒｃｏ＝Ｃ１Ｒ１を満足するように選択する。また、前記コンデンサ（Ｃ１）および前記抵抗器（Ｒ１）におけるインピーダンスが、前記共振用インダクタ（Ｌｒ）および前記抵抗成分（Ｒｃｏ）におけるインピーダンスより十分大きいことが好ましく、例えば、１０００倍であって良い。上記電流検出回路は、前記通電スイッチ（ＳＷ１）がオフしている間、前記コンデンサの両端電圧（Ｖ（Ｃ１）を０Ｖに維持する維持手段（ＳＷ３，ＳＷ４）を更に有することが好ましい。前記維持手段は、例えば、前記ＣＲ直列回路（３１）の両端に接続されて、オフを指示する前記駆動制御信号（ＶＧＨ）に応答してオンし、前記ＣＲ直列回路の両端を短絡する短絡手段（ＳＷ３）と、前記共振用インダクタと前記ＣＲ直列回路との間に挿入されて、オフを指示する前記駆動制御信号（ＶＧＨ）に応答してオフし、前記ＣＲ直列回路を前記共振用インダクタから切り離す切断手段（ＳＷ４）と、から構成されて良い。

本発明の第６の態様によれば、第１の駆動制御信号（ＶＧＨ）に応答してオン／オフする通電スイッチ（ＳＷ１）と、該通電スイッチに一端が接続された共振用インダクタ（Ｌｒ）と、該共振用インダクタの他端に一端が接続された共振用キャパシタ（Ｃｒ）と、該共振用キャパシタと並列に接続されて、第２の駆動制御信号（ＶＧＬ）に応答してオン／オフする短絡スイッチ（ＳＷ２）とを含む電流共振型ＤＣ／ＤＣコンバータにおける、前記短絡スイッチを流れる電流（Ｉ_ＳＷ２）を検出する電流検出回路であって、前記短絡スイッチと並列に接続され、コンデンサ（Ｃ１）と抵抗器（Ｒ１）とから成るＣＲ直列回路（３１）を備え、前記コンデンサの両端電圧（Ｖ（Ｃ１））を検出することにより、前記短絡スイッチを流れる電流（Ｉ_ＳＷ２）を検出する、ことを特徴とする電流検出回路が得られる。

上記本発明の第６の態様による電流検出回路において、前記短絡スイッチ（ＳＷ２）のオン抵抗の抵抗値をＲｏｎとし、前記短絡スイッチ（ＳＷ２）の寄生インダクタンスのインダクタンス値をＬ１としたとき、前記コンデンサの容量値Ｃ１と前記抵抗器の抵抗値Ｒ１とを、Ｌ１／Ｒｏｎ＝Ｃ１Ｒ１を満足するように選択する。また、前記コンデンサ（Ｃ１）および前記抵抗器（Ｒ１）におけるインピーダンスが、前記寄生インダクタンス（Ｌ１）および前記オン抵抗（Ｒｏｎ）におけるインピーダンスより十分大きいことが好ましく、例えば、１０００倍であって良い。更に、上記電流検出回路は、前記短絡スイッチ（ＳＷ２）がオフしている間、前記コンデンサの両端電圧（Ｖ（Ｃ１））を０Ｖに維持する維持手段（ＳＷ３，ＳＷ４）を更に有することが好ましい。前記維持手段は、前記ＣＲ直列回路（３１）の両端に接続されて、オフを指示する前記第２の駆動制御信号（ＶＧＬ）に応答してオンし、前記ＣＲ直列回路の両端を短絡する短絡手段（ＳＷ３）と、前記短絡スイッチ（ＳＷ２）と前記ＣＲ直列回路（３１）との間に挿入されて、オフを指示する前記第２の駆動制御信号（ＶＧＬ）に応答してオフし、前記ＣＲ直列回路を前記短絡スイッチから切り離す切断手段（ＳＷ４）と、から構成されて良い。

本発明の第７の態様によれば、駆動制御信号（ＶＧＨ）に応答してオン／オフする通電スイッチ（ＳＷ１）と、該通電スイッチに一端が接続された共振用インダクタ（Ｌｒ）と、該共振用インダクタの他端に一端が接続された共振用キャパシタ（Ｃｒ）とを含む電流共振型ＤＣ／ＤＣコンバータ部（１２）を有する電流共振型ＤＣ／ＤＣコンバータにおいて、前記通電スイッチ（ＳＷ１）と並列に接続された、コンデンサ（Ｃ１）と抵抗器（Ｒ１）とから成るＣＲ直列回路（３１）を含み、前記コンデンサの両端電圧（Ｖ（Ｃ１））に基づいて、前記通電スイッチを流れる電流（Ｉ_ＳＷ１）が実質的にゼロとなるタイミングで前記通電スイッチをオフとするように、前記駆動制御信号（ＶＧＨ）を発生する制御回路（３０）を備えたことを特徴とする電流共振型ＤＣ／ＤＣコンバータ（１０Ａ）が得られる。

上記本発明の第７の態様による電流共振型ＤＣ／ＤＣコンバータ（１０Ａ）において、前記電流共振型ＤＣ／ＤＣコンバータ部が、全波電流共振型ＤＣ／ＤＣコンバータ部（１２）から構成されて良い。前記全波電流共振型ＤＣ／ＤＣコンバータ部は、降圧形全波電流共振型ＤＣ／ＤＣコンバータ部（１２）であって良い。前記通電スイッチ（ＳＷ１）のオン抵抗の抵抗値をＲｏｎとし、前記通電スイッチ（ＳＷ１）の寄生インダクタンスのインダクタンス値をＬ１としたとき、前記コンデンサの容量値Ｃ１と前記抵抗器の抵抗値Ｒ１とを、Ｌ１／Ｒｏｎ＝Ｃ１Ｒ１を満足するように選択する。また、前記コンデンサ（Ｃ１）および前記抵抗器（Ｒ１）におけるインピーダンスが、前記寄生インダクタンス（Ｌ１）および前記オン抵抗（Ｒｏｎ）におけるインピーダンスより十分大きいことが好ましく、例えば、１０００倍であって良い。上記電流共振型ＤＣ／ＤＣコンバータは、前記通電スイッチ（ＳＷ１）がオフしている間、前記コンデンサの両端電圧（Ｖ（Ｃ１））を０Ｖに維持する維持手段（ＳＷ３，ＳＷ４）を更に有することが好ましい。前記維持手段は、前記ＣＲ直列回路（３１）の両端に接続されて、オフを指示する前記駆動制御信号（ＶＧＨ）に応答してオンし、前記ＣＲ直列回路の両端を短絡する短絡手段（ＳＷ３）と、前記通電スイッチ（ＳＷ１）と前記ＣＲ直列回路（３１）との間に挿入されて、オフを指示する前記駆動制御信号（ＶＧＨ）に応答してオフし、前記ＣＲ直列回路を前記通電スイッチから切り離す切断手段（ＳＷ４）とから構成されて良い。

上記制御回路は、例えば、前記コンデンサの両端電圧（Ｖ（Ｃ１））を増幅して、誤差信号を出力する差動増幅器（３２）と、前記通電スイッチがオフの期間における前記誤差信号を基準電圧として保持する保持手段（ＩＮＶＡ，ＳＷ５，ＣＳＭＰ）と、前記誤差信号と前記基準電圧とを比較して、ゼロ電流タイミング信号を出力する比較器（３３）と、該ゼロ電流タイミング信号に基づいて前記駆動制御信号（ＶＧＨ）を生成する駆動制御信号生成手段（３４，３５）と、を更に有するものであって良い。前記保持手段は、例えば、前記駆動制御信号を反転して、反転した駆動制御信号を出力するインバータ（ＩＮＶＡ）と、前記差動増幅器の出力端子と前記比較器の一方の入力端子との間に接続されて、前記通電スイッチがオフしているときに、前記反転した駆動制御信号に応答してオンするスイッチ手段（ＳＷ５）と、前記比較器の前記一方の入力端子に接続されて、前記スイッチ手段がオンしているときに、前記差動増幅器が出力する前記誤差信号を保持して、前記基準電圧を出力する基準電圧保持用コンデンサ（ＣＳＭＰ）と、から構成されて良い。また、前記駆動制御信号生成手段は、前記ゼロ電流タイミング信号に基づいて、原制御信号を出力するロジック回路（３４）と、前記原制御信号に応答して、前記駆動制御信号（ＶＧＨ）を前記通電スイッチ（ＳＷ１）のゲートに供給するドライバ回路（３５）と、から構成されて良い。

尚、上記括弧内の符号は、本発明の理解を容易にするために付したものであり、一例にすぎず、これらに限定されないのは勿論である。

本発明では、通電スイッチ（又は共振用インダクタ或いは短絡スイッチ）と並列に、コンデンサと抵抗器とから成るＣＲ直列回路を接続したので、共振周波数が高くても、コンデンサの両端電圧を検出することにより、通電スイッチ（又は共振用インダクタ或いは短絡スイッチ）を流れる電流を正確に検出することができるという効果を奏する。

以下、図面を参照して、本発明の実施の形態について詳細に説明する。

図５を参照して、本発明の一実施の形態に係る電流検出回路３１について説明する。図示の電流検出回路３１は、図１に図示した電流共振型ＤＣ／ＤＣコンバータ１０の通電スイッチＳＷ１を流れる電流Ｉ_ＳＷ１を検出するための回路である。

図５において、Ｌ１は通電スイッチＳＷ１の寄生インダクタンスを示し、Ｒｏｎは通電スイッチＳＷ１のオン抵抗を示す。

図示の電流検出回路３１は、通電スイッチＳＷ１に並列に接続された、電流検出用コンデンサＣ１と電流検出用抵抗器Ｒ１とから成るＣＲ直列回路から構成されている。ここで、電流検出用コンデンサＣ１の容量値と電流検出用抵抗器Ｒ１の抵抗値は、以下のようにして決定される。

オン抵抗Ｒｏｎの両端電圧Ｖ（Ｒｏｎ）は、寄生インダクタンスＬ１とのインピーダンス比で決まり、通電スイッチＳＷ１の両端電圧Ｖ_ＳＷ１から、次式で表わされる。

Ｖ（Ｒｏｎ）＝Ｖ_ＳＷ１・（Ｒｏｎ／（Ｒｏｎ＋ｊωＬ１））
同様に、電流検出用コンデンサＣ１の両端電圧Ｖ（Ｃ１）は、次式で表わされる。

Ｖ（Ｃ１）＝Ｖ_ＳＷ１・（１／（１＋ｊωＣ１Ｒ１））
寄生インダクタンスＬ１とオン抵抗Ｒｏｎとによって規定される時定数と、電流検出用コンデンサＣ１と電流検出用抵抗器Ｒ１とによって規定される時定数とが等しいとき、すなわち、Ｌ１／Ｒｏｎ＝Ｃ１Ｒ１のとき、オン抵抗Ｒｏｎの両端電圧Ｖ（Ｒｏｎ）と電流検出用コンデンサＣ１の両端電圧Ｖ（Ｃ１）とは等しくなる。

ここで、オン抵抗Ｒｏｎは抵抗なので、電圧と電流との間の位相ずれは無い。このため、通電スイッチＳＷ１を流れる電流Ｉ_ＳＷ１と位相の等しい電圧波形が、電流検出用コンデンサＣ１の両端電圧Ｖ（Ｃ１）として現れ、寄生インダクタンスＬ１が存在することによる位相ずれをキャンセルできる。

ここで、電流検出用コンデンサＣ１および電流検出用抵抗器Ｒ１におけるインピーダンスを、寄生インダクタンスＬ１およびオン抵抗Ｒｏｎにおけるインピーダンスより十分大きくとったとする。ここでは、仮に１０００倍とする。この場合、電流検出用コンデンサＣ１と電流検出用抵抗器Ｒ１とから成るＣＲ直列回路３１を流れる電流は、通電スイッチＳＷ１（すなわち、寄生インダクタンスＬ１とオン抵抗Ｒｏｎとから成るＬＲ直列回路）を流れる電流の１０００分の１となる。したがって、例えば、寄生インダクタンスＬ１とオン抵抗Ｒｏｎとから成るＬＲ直列回路に共振電流Ｉ_ＳＷ１が１０Ａ流れていても、電流検出用コンデンサＣ１と電流検出用抵抗器Ｒ１とから成るＣＲ直列回路３１には１０ｍＡしか流れない。その結果、共振電流Ｉ_ＳＷ１への影響を小さく抑えることができる。また、電流検出用抵抗器Ｒ１に流れる電流値が小さいため、電流検出用抵抗器Ｒ１による損失も小さくできる。

本実施の形態では、電流検出用抵抗器Ｒ１の抵抗値は数十ｋΩであり、電流検出用コンデンサＣ１の容量値は０．０１μＦである。

上述したように、電流検出用コンデンサＣ１の両端電圧Ｖ（Ｃ１）を検出することによって、通電スイッチＳＷ１を流れる電流Ｉ_ＳＷ１を正確に検出することができる。

尚、上述の実施の形態では、通電スイッチＳＷ１を流れる電流Ｉ_ＳＷ１を検出するための電流検出回路について説明しているが、共振用インダクタＬｒを流れる電流Ｉ_Ｌｒや短絡スイッチＳＷ２を流れる電流Ｉ_ＳＷ２も同様に測定（検出）することが可能である。

すなわち、共振用インダクタＬｒには抵抗成分Ｒｃｏがあるので、この共振用インダクタＬｒと並列に、上述したコンデンサＣ１と抵抗器Ｒ１とから成るＣＲ直列回路を接続して、コンデンサＣ１の両端電圧Ｖ（Ｃ１）を検出（測定）することによって、共振用インダクタＬｒを流れる電流Ｉ_Ｌｒを検出することができる。この場合、コンデンサＣ１の容量値Ｃ１と抵抗器Ｒ１の抵抗値Ｒ１とは、Ｌｒ／Ｒｃｏ＝Ｃ１Ｒ１を満足するように選択される。

同様に、短絡スイッチＳＷ２にはオン抵抗Ｒｏｎと寄生インダクタンスＬ１とが存在するので、短絡スイッチＳＷ２と並列に、上述したコンデンサＣ１と抵抗器Ｒ１とから成るＣＲ直列回路を接続して、コンデンサＣ１の両端電圧Ｖ（Ｃ１）を検出（測定）することによって、短絡スイッチＳＷ２を流れる電流Ｉ_ＳＷ２を検出することができる。この場合、コンデンサＣ１の容量値と抵抗器Ｒ１の抵抗値も、上述したように、Ｌ１／Ｒｏｎ＝Ｃ１Ｒ１を満足するように選択される。

次に、図５に示したＣＲ直列回路３１を利用した、電流共振型ＤＣ／ＤＣコンバータについて説明する。

図５に示したような、通電スイッチＳＷ１と並列に、電流検出用のＣＲ直列回路３１を接続するような単純な構成では、実際の電流共振型ＤＣ／ＤＣコンバータが動作しない。

例えば、図１に図示したような電流共振型ＤＣ／ＤＣコンバータ１０の通電スイッチＳＷ１は、頻繁にオン、オフを繰り返す。そのため、通電スイッチＳＷ１のオフ期間中に、ＣＲ直列回路３１の電流検出用コンデンサＣ１に電荷が充電されてしまわないようにコントロールする必要がある。

図６を参照して、本発明の一実施の形態に係る電流共振型ＤＣ／ＤＣコンバータ１０Ａについて説明する。

図示の電流共振型ＤＣ／ＤＣコンバータ１０Ａは、制御回路の構成が図１に図示した電流共振型ＤＣ／ＤＣコンバータ１０の制御回路と相違する点を除いて、電流共振型ＤＣ／ＤＣコンバータ１０と同様の構成を有する。従って、制御回路に３０の参照符号を付してある。また、図１に示されたものと同一の機能を有するものには同一の参照符号を付してある。

図示の電流共振型ＤＣ／ＤＣコンバータ１０Ａは、降圧形、同期整流方式の全波電流共振型ＤＣ／ＤＣコンバータである。したがって、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎより低い。全波電流共振型ＤＣ／ＤＣコンバータ１０Ａは、電流共振型コンバータ部１２と制御回路３０とを備えている。入力電源（図示せず）には入力コンデンサ（図示せず）が並列に接続されている。負荷１３には出力コンデンサＣｏが並列に接続されている。入力コンデンサと出力コンデンサＣｏとの間に、電流共振型ＤＣ／ＤＣコンバータ部１２が接続されている。

電流共振型ＤＣ／ＤＣコンバータ部１２は、通電スイッチＳＷ１と、共振用インダクタＬｒと、共振用キャパシタＣｒと、短絡スイッチＳＷ２と、出力インダクタＬｏとから構成されている。共振用インダクタＬｒと共振用キャパシタＣｒとによって、直列共振回路が構成されている。この直列共振回路は、通電スイッチＳＷ１と短絡スイッチＳＷ２との間に挿入されている。前述したように、通電スイッチＳＷ１には寄生インダクタンスＬ１が存在する。

通電スイッチＳＷ１は第１のスイッチとも呼ばれ、短絡スイッチＳＷ２は第２のスイッチとも呼ばれる。図示の通電スイッチＳＷ１及び短絡スイッチＳＷ２の各々は、ＮチャネルＭＯＳＦＥＴで構成されている。第１のスイッチＳＷ１には第１のボディダイオード（図示せず）が寄生し、第２のスイッチＳＷ２には第２のボディダイオード（図示せず）が寄生している。

詳述すると、通電スイッチＳＷ１のソースには第１のボディダイオードのアノードが等価的に接続され、通電スイッチＳＷ１のドレインには第１のボディダイオードのカソードが等価的に接続されている。短絡スイッチＳＷ２のソースには第２のボディダイオードのアノードが等価的に接続され、短絡スイッチＳＷ２のドレインには第２のボディダイオードのカソードが等価的に接続されている。

通電スイッチ（第１のスイッチ）ＳＷ１の一端（ドレイン）は、入力電源の陽極に接続されている。通電スイッチ（第１のスイッチ）ＳＷ１の他端（ソース）は、共振用インダクタＬｒの一端に接続されている。共振用インダクタＬｒの他端は、共振用キャパシタＣｒを介して接地されている。共振用キャパシタＣｒと並列に短絡スイッチ（第２のスイッチ）ＳＷ２が接続されている。詳述すると、短絡スイッチＳＷ２の一端（ドレイン）は、共振用インダクタＬｒと共振用キャパシタＣｒとの接続点に接続され、短絡スイッチＳＷ２の他端（ソース）は、接地されている。共振用インダクタＬｒの他端は、また、出力インダクタＬｏの一端に接続されている。出力インダクタＬｏの他端は出力コンデンサＣｏを介して接地されている。出力コンデンサＣｏの両端に出力電圧Ｖｏｕｔが現れる。

尚、第１のスイッチ（通電スイッチ）ＳＷ１はハイサイドのスイッチとも呼ばれ、第２のスイッチ（短絡スイッチ）ＳＷ２はローサイドのスイッチとも呼ばれる。通電スイッチＳＷ１および短絡スイッチＳＷ２のオン／オフの制御は、後述する制御回路３０から供給される第１及び第２の駆動制御信号によって行われる。詳述すると、制御回路３０は、第１の駆動制御信号として駆動ハイサイドゲート信号ＶＧＨを通電スイッチＳＷ１のゲートへ供給し、第２の駆動制御信号として駆動ローサイドゲート信号ＶＧＬを短絡スイッチＳＷ２のゲートへ供給する。

制御回路３０は、駆動ハイサイドゲート信号ＶＧＨを生成する第１の制御部分と、駆動ローサイドゲート信号ＶＧＬを生成する第２の制御部分とから構成されるが、本発明は、第１の制御部分に関するので、図６では制御回路３０から第２の制御部分を省略してある。

前述したように、通電スイッチＳＷ１のオン／オフは、制御回路３０から供給される駆動ハイサイドゲート信号（第１の駆動制御信号）ＶＧＨによって制御される。制御回路３０は上述したＣＲ直列回路３１を含む。制御回路３０は、ＣＲ直列回路３１の電流検出用コンデンサＣ１の両端電圧Ｖ（Ｃ１）に基づいて、通電スイッチＳＷ１を流れる電流Ｉ_ＳＷ１が実質的にゼロとなるタイミングで通電スイッチＳＷ１をオフとするように、駆動ハイサイドゲート信号（第１の駆動制御信号）ＶＧＨを発生する。

詳述すると、制御回路３０は、上記ＣＲ直列回路３１と、差動増幅器３２と、比較器３３と、ロジック回路３４と、ドライバ回路３５とを備えている。制御回路３０は、第３乃至第５のスイッチＳＷ３、ＳＷ４、およびＳＷ５と、インバータＩＮＶＡと、基準電圧保持用コンデンサＣＳＭＰとを更に有する。

図示の例では、ＣＲ直列回路３１と、第３のスイッチＳＷ３と、第４のスイッチＳＷ４との組み合わせによって、電流検出回路が構成されている。

上述したように、ＣＲ直列回路３１は、通電スイッチＳＷ１に並列に接続された、電流検出用コンデンサＣ１と電流検出用抵抗器Ｒ１とから成る。図示の例では、電流検出用コンデンサＣ１の一端は通電スイッチＳＷ１のドレインに接続され、電流検出用コンデンサＣ１の他端は電流検出用抵抗器Ｒ１の一端に接続されている。電流検出用抵抗器Ｒ１の他端は、後述する第４のスイッチＳＷ４を介して、通電スイッチＳＷ１のソースに接続されている。

ＣＲ直列回路３１の両端に第３のスイッチＳＷ３が接続されている。第３のスイッチＳＷ３は、ＰチャネルＭＯＳＦＥＴで構成されている。第３のスイッチＳＷ３のソースは、電流検出用コンデンサＣ１の一端（通電スイッチＳＷ１のドレイン）に接続され、第３のスイッチＳＷ３のドレインは、電流検出用抵抗器Ｒ１の他端に接続されている。第３のスイッチＳＷ３のゲートには、後述するドライバ回路３５から出力される駆動ハイサイドゲート信号（第１の駆動制御信号）ＶＧＨが供給される。

前述したように、電流検出用抵抗器Ｒ１の他端と通電スイッチＳＷ１のソースとの間には、第４のスイッチＳＷ４が接続されている。第４のスイッチＳＷ４のソースは、電流検出用抵抗器Ｒ１の他端に接続され、第４のスイッチＳＷ４のドレインは通電スイッチＳＷ１のソースに接続されている。第４のスイッチＳＷ４のゲートには、上記駆動ハイサイドゲート信号（第１の駆動制御信号）ＶＧＨが供給される。

差動増幅器３２は、電流検出用コンデンサＣ１の両端電圧Ｖ（Ｃ１）を増幅して、誤差信号を出力する回路である。詳述すると、差動増幅器３２の非反転入力端子＋には、抵抗器Ｒ２を介してバイアス電圧ＶＢＩＡＳが供給される。差動増幅器３２の非反転入力端子＋は、抵抗器Ｒ３を介して電流検出用コンデンサＣ１の一端が接続されている。差動増幅器３２の反転入力端子−は、抵抗器Ｒ４を介して電流検出用コンデンサＣ１の他端が接続されている。差動増幅器３２の出力端子は、抵抗器Ｒ５を介して、差動増幅器３２の反転入力端子−に接続されている。

比較器３３は、差動増幅器３２から出力された誤差信号と基準電圧保持用コンデンサＣＳＭＰに保持されている基準電圧とを比較して、比較結果信号を出力する回路である。詳述すると、比較器３３の非反転入力端子＋には、抵抗器Ｒ６を介して誤差信号が供給される。比較器３３の反転入力端子−は、抵抗器Ｒ７を介して基準電圧保持用コンデンサＣＳＭＰの一端が接続されている。基準電圧保持用コンデンサＣＳＭＰの他端は接地されている。比較器３３の非反転入力端子＋には、抵抗器Ｒ８を介してバイアス電圧ＶＢＩＡＳが供給される。基準電圧保持用コンデンサＣＳＭＰの一端と差動増幅器３２の出力端子との間には、第５のスイッチＳＷ５が接続されている。この第５のスイッチＳＷ５には、制御信号（スイッチ・オンオフ信号）として、インバータＩＮＶＡにより上記駆動ハイサイドゲート信号ＶＧＨを反転した信号が供給される。比較器３３は、比較結果信号としてゼロ電流タイミング信号を出力する。ゼロ電流タイミング信号はロジック回路３４に供給される。

すなわち、インバータＩＮＶＡは、第１の駆動制御信号ＶＧＨを反転して、反転した駆動制御信号を出力する。第５のスイッチＳＷ５は、差動増幅器３２の出力端子と比較器３３の一方の入力端子との間に接続されて、通電スイッチＳＷ１がオフしているときに、上記反転した駆動制御信号に応答してオンするスイッチ手段として働く。基準電圧保持用コンデンサＣＳＭＰは、比較器３３の一方の入力端子に接続されて、第５のスイッチ（スイッチ手段）ＳＷ５がオンしているときに、差動増幅器３２が出力する誤差信号を保持して、基準電圧を出力する。

ロジック回路３４は、ゼロ電流タイミング信号に応答して、原ハイサイドゲート信号（第１の原制御信号）を出力する。この原ハイサイドゲート信号（第１の原制御信号）に応答して、ドライバ回路３５は、駆動ハイサイドゲート信号（第１の駆動制御信号）ＶＧＨを通電スイッチＳＷ１のゲートに供給する。したがって、ロジック回路３４とドライバ回路３５との組み合わせは、ゼロ電流タイミング信号に基づいて第１の駆動制御信号ＶＧＨを生成する駆動制御信号生成手段として動作する。

以下、図６を参照して、制御回路３０の動作について説明する。

最初に、通電スイッチＳＷ１がオフしているときの動作について説明する。

この場合、ドライバ回路３５は、論理ローレベルの駆動ハイサイドゲート信号ＶＧＨを出力している。この論理ローレベルの駆動ハイサイドゲート信号ＶＧＨに応答して、第３のスイッチＳＷ３はオンし、第４のスイッチＳＷ４はオフし、第５のスイッチＳＷ５はオンする。

したがって、この期間、ＣＲ直列回路３１の電流検出用コンデンサＣ１が通電スイッチＳＷ１のソースから切り離されるため、電流検出用コンデンサＣ１が充電されてしまうことがない。また、第３のスイッチＳＷ３がオンしているため、差動増幅器３２には、電流検出用コンデンサＣ１の両端電圧Ｖ（Ｃ１）がゼロの状態、すなわち、擬似的に通電スイッチＳＷ１を流れる電流Ｉ_ＳＷ１がゼロの状態と同様の入力が与えられる。このとき、第５のスイッチＳＷ５がオンしているので、差動増幅器３２の出力（誤差信号）は基準電圧として基準電圧保持用コンデンサＣＳＭＰに保持される。この基準電圧保持コンデンサＣＳＭＰに保持された基準電圧が、電流ゼロ点の基準として用いられる。

次に、通電スイッチＳＷ１がオンしているときの動作について説明する。

この場合、ドライバ回路３５は、論理ハイレベルの駆動ハイサイドゲート信号ＶＧＨを出力している。論理ハイレベルの駆動ハイサイドゲート信号ＶＧＨに応答して、第３のスイッチＳＷ３はオフし、第４のスイッチＳＷ４はオンし、第５のスイッチＳＷ５はオフする。

この状態では、電流検出用コンデンサＣ１と電流検出用抵抗器Ｒ１とから成るＣＲ直列回路３１が通電スイッチＳＷ１と並列に接続されるため、前述したように、電流検出用コンデンサＣ１の両端には、通電スイッチＳＷ１を流れる電流Ｉ_ＳＷ１が通電スイッチＳＷ１のオン抵抗Ｒｏｎを流れることによる電圧降下Ｖ（Ｒｏｎ）と同じ電圧Ｖ（Ｃ１）が出現する。この電流検出用コンデンサＣ１の両端電圧Ｖ（Ｃ１）が差動増幅器３２に入力される。

差増増幅器３２から出力される誤差信号と、基準電圧保持用コンデンサＣＳＭＰで保持されている基準電圧（ゼロ電流時の電圧）とが比較器３３で比較される。誤差信号と基準電圧保持用コンデンサＣＳＭＰで保持されている基準電圧とが等しくなったとき、比較器３３はゼロ電流タイミング信号を出力する。

ゼロ電流タイミング信号に応答して、ロジック回路３４とドライバ回路３５とから成る駆動制御信号生成手段は、論理ローレベルの駆動ハイサイドゲート信号（第１の駆動制御信号）ＶＧＨを出力する。

尚、通電スイッチＳＷ１がオフしている状態において基準電圧保持コンデンサＣＳＭＰで保持された基準電圧と、通電スイッチＳＷ１がオンしている状態において差動増幅器３２から出力される誤差信号とは、当然ながらどちらも差動増幅器３２を経由している。そのため、差増増幅器３２のオフセット、抵抗器Ｒ２〜Ｒ５の抵抗値のばらつきによる誤差をキャンセルすることができる。

とにかく、第３のスイッチＳＷ３は、通電スイッチＳＷ１がオフしている間、ＣＲ直列回路３１の両端を短絡して、電流検出用コンデンサＣ１に蓄積されている電荷を放電させる短絡手段（放電手段）として働く。また、第４のスイッチＳＷ４は、通電スイッチＳＷ１がオフしている間、ＣＲ直列出回路３１を通電スイッチＳＷ１から切り離して、電流検出用コンデンサＣ１が充電されるのを防止する切断手段（充電防止手段）として働く。すなわち、第３のスイッチ（短絡手段）ＳＷ３と第４のスイッチ（切断手段）ＳＷ４との組み合わせは、通電スイッチＳＷ１がオフしている間、電流検出用コンデンサＣ１の両端電圧Ｖ（Ｃ１）を０Ｖに維持する維持手段として働く。

また、インバータＩＮＶＡと第５のスイッチＳＷ５と基準電圧保持用コンデンサＣＳＭＰとの組み合わせは、通電スイッチＳＷ１がオフの期間における誤差信号を基準電圧として保持する保持手段として動作する。

図６の例ではスイッチにＭＯＳＦＥＴを使用しているが、スイッチとしてバイポーラトランジスタや接合形ＦＥＴなどを使用しても良いのは勿論である。

以上、本発明について好ましい実施の形態によって説明してきたが、本発明は上述した実施の形態に限定しないのは勿論である。例えば、上述した実施の形態では、降圧形で、同期整流方式の全波電流共振型ＤＣ／ＤＣコンバータを例に挙げて説明しているが、昇圧形、極性反転形の他のタイプにも適用可能なのは勿論であり、非同期方式であっても良い。非同期方式の場合、短絡スイッチＳＷ２の代わりにダイオードが使用される。

従来の降圧形で、同期整流方式の全波電流共振型ＤＣ／ＤＣコンバータの構成を示すブロック図である。 図１に示した全波電流共振型ＤＣ／ＤＣコンバータにおける、（Ａ）通電スイッチを流れる電流Ｉ_ＳＷ１と、（Ｂ）第１の駆動制御信号（駆動ハイサイドゲート信号）ＶＧＨの波形を示す図である。 図１に示した全波電流共振型ＤＣ／ＤＣコンバータにおいて、通電スイッチの寄生インダクタンスが無視出来る場合の、（Ａ）通電スイッチの等価回路と、（Ｂ）通電スイッチを流れる電流Ｉ_ＳＷ１の波形と、（Ｃ）通電スイッチの両端電圧Ｖ_ＳＷ１の波形と、（Ｄ）第１の駆動制御信号（駆動ハイサイドゲート信号）ＶＧＨの波形を示す図である。 図１に示した全波電流共振型ＤＣ／ＤＣコンバータにおいて、通電スイッチの寄生インダクタンスが無視出来ない場合の、（Ａ）通電スイッチの等価回路と、（Ｂ）通電スイッチを流れる電流Ｉ_ＳＷ１の波形と、（Ｃ）通電スイッチの両端電圧Ｖ_ＳＷ１の波形と、（Ｄ）第１の駆動制御信号（駆動ハイサイドゲート信号）ＶＧＨの波形を示す図である。 本発明の一実施の形態に係る電流検出回路を示す回路図である。 本発明の一実施の形態に係る電流共振型ＤＣ／ＤＣコンバータを示すブロック図である。

符号の説明

１０Ａ 降圧形全波電流共振型ＤＣ／ＤＣコンバータ
１１ 入力電源
１２ 降圧形全波電流共振型ＤＣ／ＤＣコンバータ部
１３ 負荷
３０ 制御回路
３１ 電流検出回路（ＣＲ直列回路）
３２ 差動増幅器
３３ 比較器
３４ ロジック回路
３５ ドライバ回路
Ｌｒ 共振用インダクタ
ＳＷ１ 通電スイッチ
Ｃｒ 共振用キャパシタ
ＳＷ２ 短絡スイッチ
Ｌｏ 出力インダクタ
Ｃｏ 出力コンデンサ
Ｃｉ 入力コンデンサ
Ｒｏｎ 通電スイッチのオン抵抗
Ｌ１ 通電スイッチの寄生インダクタンス
Ｃ１ 電流検出用コンデンサ
Ｒ１ 電流検出用抵抗器
ＳＷ２ 第３のスイッチ（短絡手段）
ＳＷ４ 第４のスイッチ（切断手段）
ＳＷ５ 第５のスイッチ（スイッチ手段）
ＩＮＶＡ インバータ
ＣＳＭＰ 基準電圧保持用コンデンサ

Claims (47)

1. 駆動制御信号に応答してオン／オフする通電スイッチと、該通電スイッチに一端が接続された共振用インダクタと、該共振用インダクタの他端に一端が接続された共振用キャパシタとを含む電流共振型ＤＣ／ＤＣコンバータにおいて、前記通電スイッチを流れる電流を検出する方法であって、
   前記通電スイッチと並列に、コンデンサと抵抗器とから成るＣＲ直列回路を接続し、
   前記コンデンサの両端電圧を検出することにより、前記通電スイッチを流れる電流を検出する、ことを特徴とする電流検出方法。
2. 前記通電スイッチのオン抵抗の抵抗値をＲｏｎとし、前記通電スイッチの寄生インダクタンスのインダクタンス値をＬ１としたとき、前記コンデンサの容量値Ｃ１と前記抵抗器の抵抗値Ｒ１とを、Ｌ１／Ｒｏｎ＝Ｃ１Ｒ１を満足するように選択した、ことを特徴とする請求項１に記載の電流検出方法。
3. 前記コンデンサおよび前記抵抗器におけるインピーダンスが、前記寄生インダクタンスおよび前記オン抵抗におけるインピーダンスより十分大きい、ことを特徴とする請求項２に記載の電流検出方法。
4. 前記コンデンサおよび前記抵抗器におけるインピーダンスが、前記寄生インダクタンスおよび前記オン抵抗におけるインピーダンスの１０００倍である、ことを特徴とする請求項３に記載の電流検出方法。
5. 前記通電スイッチがオフしている間、前記コンデンサの両端電圧を０Ｖに維持することを特徴とすることを特徴とする請求項１乃至４のいずれか１つに記載の電流検出方法。
6. 前記通電スイッチがオフしている間、前記ＣＲ直列回路の両端を短絡し、
   前記通電スイッチがオフしている間、前記ＣＲ直列回路を前記通電スイッチから切り離す、
   ことを特徴とする請求項５に記載の電流検出方法。
7. 駆動制御信号に応答してオン／オフする通電スイッチと、該通電スイッチに一端が接続された共振用インダクタと、該共振用インダクタの他端に一端が接続された共振用キャパシタとを含む電流共振型ＤＣ／ＤＣコンバータにおいて、前記共振用インダクタを流れる電流を検出する方法であって、
   前記共振用インダクタと並列に、コンデンサと抵抗器とから成るＣＲ直列回路を接続し、
   前記コンデンサの両端電圧を検出することにより、前記共振用インダクタを流れる電流を検出する、ことを特徴とする電流検出方法。
8. 前記共振用インダクタのインダクタンス値をＬｒとし、前記共振用インダクタの抵抗成分の抵抗値をＲｃｏとしたとき、前記コンデンサの容量値Ｃ１と前記抵抗器の抵抗値Ｒ１とを、Ｌｒ／Ｒｃｏ＝Ｃ１Ｒ１を満足するように選択した、ことを特徴とする請求項７に記載の電流検出方法。
9. 前記コンデンサおよび前記抵抗器におけるインピーダンスが、前記共振用インダクタおよび前記抵抗成分におけるインピーダンスより十分大きい、ことを特徴とする請求項８に記載の電流検出方法。
10. 前記コンデンサおよび前記抵抗器におけるインピーダンスが、前記共振用インダクタおよび前記抵抗成分におけるインピーダンスの１０００倍である、ことを特徴とする請求項９に記載の電流検出方法。
11. 前記通電スイッチがオフしている間、前記コンデンサの両端電圧を０Ｖに維持することを特徴とすることを特徴とする請求項７乃至１０のいずれか１つに記載の電流検出方法。
12. 前記通電スイッチがオフしている間、前記ＣＲ直列回路の両端を短絡し、
    前記通電スイッチがオフしている間、前記ＣＲ直列回路を前記共振用インダクタから切り離す、
    ことを特徴とする請求項１１に記載の電流検出方法。
13. 第１の駆動制御信号に応答してオン／オフする通電スイッチと、該通電スイッチに一端が接続された共振用インダクタと、該共振用インダクタの他端に一端が接続された共振用キャパシタと、該共振用キャパシタと並列に接続されて、第２の駆動制御信号に応答してオン／オフする短絡スイッチとを含む電流共振型ＤＣ／ＤＣコンバータにおいて、前記短絡スイッチを流れる電流を検出する方法であって、
    前記短絡スイッチと並列に、コンデンサと抵抗器とから成るＣＲ直列回路を接続し、
    前記コンデンサの両端電圧を検出することにより、前記短絡スイッチを流れる電流を検出する、ことを特徴とする電流検出方法。
14. 前記短絡スイッチのオン抵抗の抵抗値をＲｏｎとし、前記短絡スイッチの寄生インダクタンスのインダクタンス値をＬ１としたとき、前記コンデンサの容量値Ｃ１と前記抵抗器の抵抗値Ｒ１とを、Ｌ１／Ｒｏｎ＝Ｃ１Ｒ１を満足するように選択した、ことを特徴とする請求項１３に記載の電流検出方法。
15. 前記コンデンサおよび前記抵抗器におけるインピーダンスが、前記寄生インダクタンスおよび前記オン抵抗におけるインピーダンスより十分大きい、ことを特徴とする請求項１４に記載の電流検出方法。
16. 前記コンデンサおよび前記抵抗器におけるインピーダンスが、前記寄生インダクタンスおよび前記オン抵抗におけるインピーダンスの１０００倍である、ことを特徴とする請求項１５に記載の電流検出方法。
17. 前記短絡スイッチがオフしている間、前記コンデンサの両端電圧を０Ｖに維持することを特徴とする請求項１３乃至１６のいずれか１つに記載の電流検出方法。
18. 前記短絡スイッチがオフしている間、前記ＣＲ直列回路の両端を短絡し、
    前記短絡スイッチがオフしている間、前記ＣＲ直列回路を前記短絡スイッチから切り離す、
    ことを特徴とする請求項１７に記載の電流検出方法。
19. 駆動制御信号に応答してオン／オフする通電スイッチと、該通電スイッチに一端が接続された共振用インダクタと、該共振用インダクタの他端に一端が接続された共振用キャパシタとを含む電流共振型ＤＣ／ＤＣコンバータにおける、前記通電スイッチを流れる電流を検出する電流検出回路であって、
    前記通電スイッチと並列に接続された、コンデンサと抵抗器とから成るＣＲ直列回路を備え、
    前記コンデンサの両端電圧を検出することにより、前記通電スイッチを流れる電流を検出する、ことを特徴とする電流検出回路。
20. 前記通電スイッチのオン抵抗の抵抗値をＲｏｎとし、前記通電スイッチの寄生インダクタンスのインダクタンス値をＬ１としたとき、前記コンデンサの容量値Ｃ１と前記抵抗器の抵抗値Ｒ１とを、Ｌ１／Ｒｏｎ＝Ｃ１Ｒ１を満足するように選択した、ことを特徴とする請求項１９に記載の電流検出回路。
21. 前記コンデンサおよび前記抵抗器におけるインピーダンスが、前記寄生インダクタンスおよび前記オン抵抗におけるインピーダンスより十分大きい、ことを特徴とする請求項２０に記載の電流検出回路。
22. 前記コンデンサおよび前記抵抗器におけるインピーダンスが、前記寄生インダクタンスおよび前記オン抵抗におけるインピーダンスの１０００倍である、ことを特徴とする請求項２１に記載の電流検出回路。
23. 前記通電スイッチがオフしている間、前記コンデンサの両端電圧を０Ｖに維持する維持手段を更に有することを特徴とする請求項１９乃至２２のいずれか１つに記載の電流検出回路。
24. 前記維持手段は、
    前記ＣＲ直列回路の両端に接続されて、オフを指示する前記駆動制御信号に応答してオンし、前記ＣＲ直列回路の両端を短絡する短絡手段と、
    前記通電スイッチと前記ＣＲ直列回路との間に挿入されて、オフを指示する前記駆動制御信号に応答してオフし、前記ＣＲ直列回路を前記通電スイッチから切り離す切断手段と、
    を有することを特徴とする請求項２３に記載の電流検出回路。
25. 駆動制御信号に応答してオン／オフする通電スイッチと、該通電スイッチに一端が接続された共振用インダクタと、該共振用インダクタの他端に一端が接続された共振用キャパシタとを含む電流共振型ＤＣ／ＤＣコンバータにおける、前記共振用インダクタを流れる電流を検出する電流検出回路であって、
    前記共振用インダクタと並列に接続された、コンデンサと抵抗器とから成るＣＲ直列回路を備え、
    前記コンデンサの両端電圧を検出することにより、前記共振用インダクタを流れる電流を検出する、ことを特徴とする電流検出回路。
26. 前記共振用インダクタのインダクタンス値をＬｒとし、前記共振用インダクタの抵抗成分の抵抗値をＲｃｏとしたとき、前記コンデンサの容量値Ｃ１と前記抵抗器の抵抗値Ｒ１とを、Ｌｒ／Ｒｃｏ＝Ｃ１Ｒ１を満足するように選択した、ことを特徴とする請求項２５に記載の電流検出回路。
27. 前記コンデンサおよび前記抵抗器におけるインピーダンスが、前記共振用インダクタおよび前記抵抗成分におけるインピーダンスより十分大きい、ことを特徴とする請求項２６に記載の電流検出回路。
28. 前記コンデンサおよび前記抵抗器におけるインピーダンスが、前記共振用インダクタおよび前記抵抗成分におけるインピーダンスの１０００倍である、ことを特徴とする請求項２７に記載の電流検出回路。
29. 前記通電スイッチがオフしている間、前記コンデンサの両端電圧を０Ｖに維持する維持手段を更に有することを特徴とする請求項２５乃至２７のいずれか１つに記載の電流検出回路。
30. 前記維持手段は、
    前記ＣＲ直列回路の両端に接続されて、オフを指示する前記駆動制御信号に応答してオンし、前記ＣＲ直列回路の両端を短絡する短絡手段と、
    前記共振用インダクタと前記ＣＲ直列回路との間に挿入されて、オフを指示する前記駆動制御信号に応答してオフし、前記ＣＲ直列回路を前記共振用インダクタから切り離す切断手段と、
    を有することを特徴とする請求項２９に記載の電流検出回路。
31. 第１の駆動制御信号に応答してオン／オフする通電スイッチと、該通電スイッチに一端が接続された共振用インダクタと、該共振用インダクタの他端に一端が接続された共振用キャパシタと、該共振用キャパシタと並列に接続されて、第２の駆動制御信号に応答してオン／オフする短絡スイッチとを含む電流共振型ＤＣ／ＤＣコンバータにおける、前記短絡スイッチを流れる電流を検出する電流検出回路であって、
    前記短絡スイッチと並列に接続され、コンデンサと抵抗器とから成るＣＲ直列回路を備え、
    前記コンデンサの両端電圧を検出することにより、前記短絡スイッチを流れる電流を検出する、ことを特徴とする電流検出回路。
32. 前記短絡スイッチのオン抵抗の抵抗値をＲｏｎとし、前記短絡スイッチの寄生インダクタンスのインダクタンス値をＬ１としたとき、前記コンデンサの容量値Ｃ１と前記抵抗器の抵抗値Ｒ１とを、Ｌ１／Ｒｏｎ＝Ｃ１Ｒ１を満足するように選択した、ことを特徴とする請求項３１に記載の電流検出回路。
33. 前記コンデンサおよび前記抵抗器におけるインピーダンスが、前記寄生インダクタンスおよび前記オン抵抗におけるインピーダンスより十分大きい、ことを特徴とする請求項３２に記載の電流検出回路。
34. 前記コンデンサおよび前記抵抗器におけるインピーダンスが、前記寄生インダクタンスおよび前記オン抵抗におけるインピーダンスの１０００倍である、ことを特徴とする請求項３３に記載の電流検出回路。
35. 前記短絡スイッチがオフしている間、前記コンデンサの両端電圧を０Ｖに維持する維持手段を更に有することを特徴とする請求項３１乃至３４のいずれか１つに記載の電流検出回路。
36. 前記維持手段は、
    前記ＣＲ直列回路の両端に接続されて、オフを指示する前記第２の駆動制御信号に応答してオンし、前記ＣＲ直列回路の両端を短絡する短絡手段と、
    前記短絡スイッチと前記ＣＲ直列回路との間に挿入されて、オフを指示する前記第２の駆動制御信号に応答してオフし、前記ＣＲ直列回路を前記短絡スイッチから切り離す切断手段と、
    を有することを特徴とする請求項３５に記載の電流検出回路。
37. 駆動制御信号に応答してオン／オフする通電スイッチと、該通電スイッチに一端が接続された共振用インダクタと、該共振用インダクタの他端に一端が接続された共振用キャパシタとを含む電流共振型ＤＣ／ＤＣコンバータ部を有する電流共振型ＤＣ／ＤＣコンバータにおいて、
    前記通電スイッチと並列に接続された、コンデンサと抵抗器とから成るＣＲ直列回路を含み、前記コンデンサの両端電圧に基づいて、前記通電スイッチを流れる電流が実質的にゼロとなるタイミングで前記通電スイッチをオフとするように、前記駆動制御信号を発生する制御回路を備えたことを特徴とする電流共振型ＤＣ／ＤＣコンバータ。
38. 前記電流共振型ＤＣ／ＤＣコンバータ部が、全波電流共振型ＤＣ／ＤＣコンバータ部から成る、請求項３７に記載の電流共振型ＤＣ／ＤＣコンバータ。
39. 前記全波電流共振型ＤＣ／ＤＣコンバータ部が、降圧形全波電流共振型ＤＣ／ＤＣコンバータ部から成る、請求項３８に記載の電流共振型ＤＣ／ＤＣコンバータ。
40. 前記通電スイッチのオン抵抗の抵抗値をＲｏｎとし、前記通電スイッチの寄生インダクタンスのインダクタンス値をＬ１としたとき、前記コンデンサの容量値Ｃ１と前記抵抗器の抵抗値Ｒ１とを、Ｌ１／Ｒｏｎ＝Ｃ１Ｒ１を満足するように選択した、ことを特徴とする請求項３７乃至３９のいずれか１つに記載の電流共振型ＤＣ／ＤＣコンバータ。
41. 前記コンデンサおよび前記抵抗器におけるインピーダンスが、前記寄生インダクタンスおよび前記オン抵抗におけるインピーダンスより十分大きい、ことを特徴とする請求項４０に記載の電流共振型ＤＣ／ＤＣコンバータ。
42. 前記コンデンサおよび前記抵抗器におけるインピーダンスが、前記寄生インダクタンスおよび前記オン抵抗におけるインピーダンスの１０００倍である、ことを特徴とする請求項４１に記載の電流共振型ＤＣ／ＤＣコンバータ。
43. 前記通電スイッチがオフしている間、前記コンデンサの両端電圧を０Ｖに維持する維持手段を更に有することを特徴とする請求項３７乃至４２のいずれか１つに記載の電流共振型ＤＣ／ＤＣコンバータ。
44. 前記維持手段は、
    前記ＣＲ直列回路の両端に接続されて、オフを指示する前記駆動制御信号に応答してオンし、前記ＣＲ直列回路の両端を短絡する短絡手段と、
    前記通電スイッチと前記ＣＲ直列回路との間に挿入されて、オフを指示する前記駆動制御信号に応答してオフし、前記ＣＲ直列回路を前記通電スイッチから切り離す切断手段と、
    を有することを特徴とする請求項４３に記載の電流共振型ＤＣ／ＤＣコンバータ。
45. 前記制御回路は、
    前記コンデンサの両端電圧を増幅して、誤差信号を出力する差動増幅器と、
    前記通電スイッチがオフの期間における前記誤差信号を基準電圧として保持する保持手段と、
    前記誤差信号と前記基準電圧とを比較して、ゼロ電流タイミング信号を出力する比較器と、
    該ゼロ電流タイミング信号に基づいて前記駆動制御信号を生成する駆動制御信号生成手段と、
    を更に有することを特徴とする、請求項４３又は請求項４４に記載の電流共振型ＤＣ／ＤＣコンバータ。
46. 前記保持手段は、
    前記駆動制御信号を反転して、反転した駆動制御信号を出力するインバータと、
    前記差動増幅器の出力端子と前記比較器の一方の入力端子との間に接続されて、前記通電スイッチがオフしているときに、前記反転した駆動制御信号に応答してオンするスイッチ手段と、
    前記比較器の前記一方の入力端子に接続されて、前記スイッチ手段がオンしているときに、前記差動増幅器が出力する前記誤差信号を保持して、前記基準電圧を出力する基準電圧保持用コンデンサと、
    から構成されていることを特徴とする、請求項４５に記載の電流共振型ＤＣ／ＤＣコンバータ。
47. 前記駆動制御信号生成手段は、
    前記ゼロ電流タイミング信号に基づいて、原制御信号を出力するロジック回路と、
    前記原制御信号に応答して、前記駆動制御信号を前記通電スイッチのゲートに供給するドライバ回路と、
    から構成される、請求項４５又は請求項４６に記載の電流共振型ＤＣ／ＤＣコンバータ。
    

Images