JP2997608B2 - バック型ｄｃ−ｄｃコンバ−タ回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する分野】本発明は、バック型ＤＣ−ＤＣコ
ンバ−タ回路のスイッチング損失やサ−ジ電圧及びノイ
ズ低減に関するものである。

【０００２】

【従来の技術】図１は従来のバック型ＤＣ−ＤＣコンバ
−タ回路、図２は図１のバック型ＤＣ−ＤＣコンバ−タ
回路の代表的動作波形を示す。図１においてＱ1は主ス
イッチ素子でＦＥＴを例示している。Ｄ1及びＣossは、
前記主スイッチ素子Ｑ1に寄生する第１のダイオ−ド及
びコンデンサで、Ｖｉは直流電源、Ｌ1はチョ−クコイ
ル、Ｄ2はフライホイルダイオ−ド、Ｃ2は平滑用の第２
のコンデンサ、ＲＬは負荷、Ｖ0は出力電圧、すなわち
前記 （２） 第２のコンデンサＣ2の両端の電圧、Ｉ0は出力電流を表
している。

【０００３】図２の動作波形において（１）は前記主ス
イッチ素子Ｑ１の駆動信号Ｑ１ＶGS、（２）は前記チョ
−クコイルＬ1に流れる電流ＩＬ1及び出力電流平均値Ｉ
0、（３）、（４）は各々前記主スイッチ素子Ｑ1のドレ
イン電流ＩDS、ドレイン・ソ−ス間電圧ＶDS、及びＤ1
の逆電圧ＶＲ、（５）は前記主スイッチ素子Ｑ1のドレ
イン電流ＩDSとドレイン・ソ−ス間電圧ＶDS（３）、
（４）が重なり合う期間の損失ＰLOSSである。ＴON、Ｔ
OFFは前記主スイッチ素子Ｑ1の導通、しゃ断時間を表し
Ｔは周期を表している。従来この種の回路では、前記出
力電圧Ｖ0は一般に次式で表す事が出来る。尚（４）の
点線波形は、Ｄ2の逆電圧Ｄ2ＶRである。

【０００４】Ｖ0＝ＴON／Ｔ・Ｖi

【０００５】従って出力電圧Ｖ0を安定化させるために
は周期Ｔが一定であるＰＷＭ（パルス巾変調）制御方式
の場合、前記主スイッチ素子Ｑ1の導通時間ＴONをコン
トロ−ルして行っている。このため主スイッチ素子Ｑ1
の導通、しゃ断時に図２の（５）で示した様なスイッチ
ング損失が発生する。特に高周波で大容量コンバ−タを
動作させようとした時の損失は大きなものになり効率の
低下をまねく。

【０００６】又図２の（３）、（４）の様に主スイッチ
素子Ｑ1の電流ＩDS、電圧Ｑ1ＶDS、フライホイ−ルダイオ
−ドＤ2の電圧Ｄ1ＶRが配線等の寄生インダクタンスに
依り、主スイッチ素子Ｑ1のＯＦＦの時及びフライホイ
−ルダイオ−ドＤ2のリカバリ−に依り、大きなサ−ジ
電圧やノイズが発生する。このため対策として、図３の
様に主回路部を並列に接続し電流の分散化を計って主ス
イッチ素子当りに流れる電流を減らして、損失及びサ−
ジ電圧の低減化を計ったりした。しかし小型化、コスト
の面で抜本的解決はならない問題がある。 （３）

【０００７】大容量コンバ−タにおける従来回路での問
題点を解決し、効率化、サ−ジ電圧の低減、低ノイズ化
を実現させるために本発明は成された。又従来の準共振
型コンバ−タにみられる主スイッチ素子の電圧、電流ス
トレスを軽減出来、更に制御上の難しさ等も解決出来、
コストアップ等の要因も少ない。

【０００８】

【実施例】図４は本発明の実施例であるバック型ＤＣ−
ＤＣコンバ−タの基本回路図、図５は図４のバック型Ｄ
Ｃ−ＤＣコンバ−タ回路の代表的な動作波形を示す。図
４に示す如く直流電源Ｖｉの＋側に主スイッチ素子Ｑ1
例えばＦＥＴのドレインを接続し主スイッチ素子Ｑ1の
ドレインソ−ス間に並列に第１のコンデンサＣ1と逆並
列に第１のダイオ−ドＤ1を接続し前記主スイッチ素子
Ｑ1のソ−ス側から直列にチョ−クコイルＬ1の一端とフ
ライホイ−ルダイオ−ドＤ2のカソ−ドが接続される。
前記フライホイ−ルダイオ−ドＤ2のアノ−ド側は前記
直流電源Ｖｉの−側に接続される。前記チョ−クコイル
のもう一方の側は平滑用の第２のコンデンサＣ2と負荷
抵抗ＲLが並列に接続され、前記平滑コンデンサＣ2と負
荷抵抗ＲLのもう一方の側は、並列に直流電源Ｖｉの−
側に接続される。

【０００９】又前記主スイッチ素子Ｑ1のドレイン・ソ
−ス間には、第２のチョ−クコイルＬ2とトランスＴ1、
補助スイッチ素子Ｑ2から成る直列回路が、並列に接続
される。更に前記トランスＴ1の２次側には、図４に示
した如くトランスＴ1の巻方向に順じて第３のダイオ−
ドＤ3のアノ−ドが接続され、前記トランスＴ1のもう一
方の側は直流電源Ｖｉの（−）側接続される。

【００１０】又、前記第３のダイオ−ドＤ3のカソ−ド
は直流電源Ｖｉの＋側に接続される。更に前記主スイッ
チ素子Ｑ1と前記補助スイッチＱ2にはＯＮ、ＯＦＦさせ
るための駆動回路が接続されているものとする。尚前記
トランスＴ1は１ （４） 次巻数Ｎｐ、２次巻数Ｎｓで構成され巻数比ｎ（＝ＮＰ
／ＮＳ）になっているものとする。

【００１１】主スイッチ素子Ｑ1と補助スイッチＱ2のゲ
−トには図５（１）及び（２）のＱ1ＶGS、Ｑ2ＶGSの信
号が入力される。図５は本発明の実施動作回路図４の各
部の動作波形を示しており（１）は主スイッチ素子Ｑ1
のゲ−ト入力電圧Ｑ1ＶGS、（２）は補助スイッチ素子
Ｑ2のゲ−ト入力電圧Ｑ2ＶGS、（３）は主スイッチ素子
Ｑ1のドレイン電流Ｑ1Ｉｄ1、ドレイン電圧Ｑ1ＶDS、及
びフライホイ−ルダイオ−ドＤ2の電圧Ｄ2ＶR、（４）
は、第１コンデンサＣ1の充放電々流ＩＣ1と、第１のダ
イオ−ドＤ1の電流ＩF1、（５）は前記フライホイ−ル
ダイオ−ドＤ2の電流ＩF2と補助スイッチ素子Ｑ2のドレ
イン電流Ｉｄ2、Ｉ0は負荷電流を表している。（６）は
第２のチョ−クコイルＬ2に発生する電圧ＶＬ、期間ｔ1
〜ｔ7は本発明を説明する上で重要な代表的な１サイク
ルの時間を表している。

【００１２】以下に本発明のバック型ＤＣ−ＤＣコンバ
−タ回路の詳細動作を図４、図５を用いて説明する。説
明にあたっては簡単にするため負荷電流Ｉ0は定電流源
として扱い主スイッチ素子Ｑ1、補助スイッチ素子Ｑ2、
ダイオ−ドＤ1〜Ｄ3の電圧降下及び配線に依る電圧降下
は無いものとする。時間ｔ7〜ｔ1の期間は、主スイッチ
Ｑ1がタ−ンオン状態で直流電源Ｖｉのエネルギ−が第
１のチョ−クコイルに蓄積されると共に負荷ＲLに伝達
されている。従って前記主スイッチ素子Ｑ1には図５の
（３）のＱ1Ｉd1が流れている。

【００１３】時間ｔ1〜ｔ2の期間は、時刻ｔ1で主スイ
ッチＱ1がタ−ンオフすると今まで前記主スイッチ素子
Ｑ1に流れていた電流Ｑ1Ｉｄ1（＝Ｉ0）は第１のコンデ
ンサＣ1に転流される。このため前記第１のコンデンサ
Ｃ1の電圧、すなわち主スイッチ素子Ｑ1の電圧Ｑ1ＶDS
はゆるやかに立上がるため、ゼロ電圧スイッチング（Ｚ
ＶＳ）動作を行う。従ってスイッチング損失は極めて少
ないも （５） のとなる。

【００１４】（時間ｔ2〜ｔ3）時刻ｔ2で前記第１のコ
ンデンサＣ1の電圧が直流電源Ｖiに達すると、フライホ
イ−ルダイオ−ドＤ2がタ−ンオンし、第１のチョ−ク
コイルＬ1に蓄積されていたエネルギ−をフライホイ−
ルダイオ−ドＤ2を通して回生する。

【００１５】（時間ｔ3〜ｔ4）時刻ｔ3で補助スイッチ
素子Ｑ2がタ−ンオンする。フライホイ−ルダイオ−ド
Ｄ2に流れていた電流ＩF2は、前記補助スイッチ素子Ｑ2
に分流し時刻ｔ4で負荷電流Ｉ0に達する。又、この時前
記補助スイッチ素子Ｑ2に流れる電流Ｑ2Ｉｄ2の立上り
時間は、第２のチョ−クコイルＬ2とトランスＴ1の１次
側に発生する電圧によって決まる。式は、補助スイッ
チＱ2の電流Ｑ2Ｉｄ2の立上り時間を表したものであ
る。 △ｔ4＝（ｔ4−ｔ3）＝Ｌ1・Ｉ0／ＶL・・・・・ 但しＶLは第２のチョ−クコイルＬに発生する電圧で ＶL＝Ｖi−ｎＶi ∴ｎはＴ1の巻数比Ｎｐ／Ｎｓ で表すことができる。従って補助スイッチＱ2はゼロ電
流スイッチ（ＺＣＳ）動作を行うため、補助スイッチＱ
2のスイッチング損失は極めて少ないものとなる。又、
前記トランスＴ1の２次側には第３のダイオ−ドＤ3を通
して補助スイッチＱ2の電流Ｑ2Ｉｄ2の前記トランスＴ1
の巻数比倍の電流ｎ・Ｑ2Ｉｄ2倍が流れる。

【００１６】時間（ｔ4〜ｔ5） 時刻ｔ4で補助スイッチＱ2の電流Ｑ2Ｉｄ2が負荷電流Ｉ
0に達すると主スイッチ素子Ｑ1と並列に接続されている
第１のコンデンサＣ1の電圧（直流電源Ｖｉに充電され
ている。）が放電を開始する。この時前記第１のコンデ
ンサＣ1の電圧、すなわちＱ1ＶDSはゼロボルトになる。
従って、前記第１のコン （６） デンサＣ1の電圧がゼロボルトになるまでの時間と、
式より求められる。この時の補助スイッチ素子Ｑ2の電
流Ｑ2Ｉｄ2（ｔ5）はそれぞれ △ｔ5＝ｔ5−ｔ4＝１／ω・ＣＯＳ-・（−Ｖ1）／Ｖｉ−Ｖ1・・・ 但しω＝１／√・Ｌ1Ｃ1、Ｖ1＝Ｖｉ−ｎＶｉ Ｉｄ2(ｔ5)＝Ｉ0＋(Ｖｉ−ｎＶｉ)／Ｚ0・sinω△ｔ5・・・ 但しＺ0＝√・Ｌ1／Ｃ1 又前記第１のコンデンサＣ1がゼロボルトになるための
条件は、Ｖｉ≧２・ｎ・Ｖｉであるからｎ≦１／２でな
ければならない。更にフライホイ−ルダイオ−ドＤ2の
電圧は、前記フライホイ−ルダイオ−ドＤ2に流れてい
た電流ＩＦ2が、前記時刻ｔ4でゼロになってからゆるや
かに印加されるため、リカバリ−発生が少ないものとな
り、それによりサ−ジ、ノイズの発生は極めて少なくな
る。

【００１７】時間（ｔ5〜ｔ6） 時刻ｔ5で第１のコンデンサＣ1の電圧すなわち主スイッ
チＱの電圧Ｑ1ＶDSがゼロボルトになると、補助スイッ
チＱ2の電流Ｑ2Ｉｄ2が第２のチョ−クコイルＬ2の作用
により第１のダイオ−ドＤ1を通して流れ続ける。この
期間△ｔ6は式により求めることができる。 △ｔ6＝(ｔ6−ｔ5)＝Ｌ1・(Ｑ2Ｉd2(ts)−Ｉ0)／ｎＶｉ・・・・ 又この期間に前記主スイッチ素子Ｑ1をタ−ンオンする
ことにより、ゼロ電圧スイッチング（ＺＶＳ）動作が可
能となる。

【００１８】時間（ｔ6〜ｔ7） 時刻ｔ6で補助スイッチ素子Ｑ2に流れていた電流Ｑ2Ｉ
ｄ2は負荷電流Ｉ0に達するため、主スイッチ素子Ｑ1に
分流を始める。この期間は、式より求めることができ
る。 △ｔ7＝（ｔ7−ｔ6）＝Ｌ1・Ｉ0／ｎＶｉ・・・・ 従って前記補助スイッチＱ2のタ−ンオフは、前記補助
スイッチＱ2をゼロ電 （７） 流スイッチ（ＺＣＳ）動作を行わせるためには、時間ｔ
7以降に設定する必要がある。つまり、補助スイッチの
タ−ンオン時間△ｔQ2は△ｔ4＋△ｔ5＋△ｔ6＋△ｔ7以
上にする必要がある。

【００１９】図６、図７、図８は本発明の他の応用例を
示す。

【００２０】

【発明の効果】本発明に依りバック型ＤＣ−ＤＣコンバ
−タ回路において、スイッチング時の共振作用に依り主
スイッチ素子のスイッチング損失を低減すると共に主ス
イッチ素子及びフライホイ−ルダイオ−ドのサ−ジ電
圧、ノイズの低減に効果があり、コンバ−タの低ノイズ
化、高効率化、小型化が実現出来、産業上の効果大であ
る。

【図面の簡単な説明】

【図１】従来のバック型ＤＣ−ＤＣコンバ−タ回路

【図２】従来のバック型ＤＣ−ＤＣコンバ−タ動作波形

【図３】従来の大容量コンバ−タにおけるバック型ＤＣ
−ＤＣコンバ−タの対策回路

【図４】本発明のバック型ＤＣ−ＤＣコンバ−タ回路

【図５】本発明のバック型ＤＣ−ＤＣコンバ−タ動作波
形

【図６】本発明の他の実施例回路図、その１

【図７】本発明の他の実施例回路図、その２

【図８】 （８） 本発明の他の実施例回路図、その３

【符号の説明】

Ｖi・・・・直流電源 Ｑ1・・・・主スイッチ素子 Ｑ2・・・・第２のスイッチ素子 ＣOSS・・・主スイッチ素子の寄生コンデンサ Ｌ1・・・・第１のチョ−クコイル Ｌ2・・・・第２のチョ−クコイル Ｃ1・・・・第１のコンデンサ ＣＬ・・・ 平滑用コンデンサ Ｄ1・・・・第１のダイオ−ド Ｄ2・・・・フライホイ−ルダイオ−ド Ｄ3・・・・第２のダイオ−ド Ｔ1・・・・トランス ＲＬ・・・ 負荷

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 直流電源に直列に接続された主スイッチ
   素子及び第１のチョ−クコイルを通して負荷に電力を供
   給する回路と、前記主スイッチ素子がＯＦＦの時、前記
   第１のチョ−クコイルのエネルギ−を前記負荷に回生す
   るフライホイ−ルダイオ−ドと、前記第１のチョ−クコ
   イル出力を平滑する第２のコンデンサから成るバック型
   ＤＣ−ＤＣコンバ−タに於いて、前記主スイッチ素子と
   並列に前記主スイッチ素子の寄生コンデンサを含む第１
   のコンデンサ及び逆並列の第１のダイオ−ドを接続し、
   かつ前記主スイッチ素子に並列に第２のチョ−クコイル
   とトランス及び補助スイッチ素子から成る直列回路を接
   続し、さらに前記トランスの２次側の一端を第２のダイ
   オ−ドのアノ−ド側に、他端を前記電源の（−）側に接
   続し、前記第２のダイオ−ドのカソ−ド側を前記電源の
   （＋）側に接続した事を特徴とするバック型ＤＣ−ＤＣ
   コンバ−タ回路。