JPH09116988A - 車両内通信方法 - Google Patents
車両内通信方法Info
- Publication number
- JPH09116988A JPH09116988A JP26993795A JP26993795A JPH09116988A JP H09116988 A JPH09116988 A JP H09116988A JP 26993795 A JP26993795 A JP 26993795A JP 26993795 A JP26993795 A JP 26993795A JP H09116988 A JPH09116988 A JP H09116988A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- bit
- data
- communication
- ecu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 １０．４ｋボーのＥＣＵと９．６ｋボーのＥ
ＣＵとが混在する通信ラインにおいて、通信レートの変
更をすることなしに通信の実施を可能とする。 【解決手段】 ９．６ｋボーで送信して１０．４ｋボー
で受信する場合及び１０．４ｋボーで送信して９．６ｋ
ボーで受信する場合、ビット０（ＬＳＢ）からビット４
までデータビットの送受信が可能である。本発明では、
伝送誤差（マージン）及び扱い易さを考慮して、８ビッ
トのシリアルデータのうち前半４ビット（ビット０〜
３）を有効ビットとし、後半４ビット（ビット４〜７）
をダミービット（"High"固定）としてデータ通信を行
う。すなわち、いわゆるニブルデータとして４ビットず
つデータ通信を行う。
ＣＵとが混在する通信ラインにおいて、通信レートの変
更をすることなしに通信の実施を可能とする。 【解決手段】 ９．６ｋボーで送信して１０．４ｋボー
で受信する場合及び１０．４ｋボーで送信して９．６ｋ
ボーで受信する場合、ビット０（ＬＳＢ）からビット４
までデータビットの送受信が可能である。本発明では、
伝送誤差（マージン）及び扱い易さを考慮して、８ビッ
トのシリアルデータのうち前半４ビット（ビット０〜
３）を有効ビットとし、後半４ビット（ビット４〜７）
をダミービット（"High"固定）としてデータ通信を行
う。すなわち、いわゆるニブルデータとして４ビットず
つデータ通信を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、車両内に搭載され
た複数の電子制御ユニット（以下「ＥＣＵ」という）間
における通信方法に関する。
た複数の電子制御ユニット（以下「ＥＣＵ」という）間
における通信方法に関する。
【０００２】
【従来の技術】近年、エレクトロニクス技術、特にマイ
クロコンピュータ応用技術の進歩を背景として、自動車
等の車両においても多くのＥＣＵが搭載されてきてい
る。このような車載用のＥＣＵは、省資源、省エネルギ
ー、走行性能、安全性、快適性等を追求するものであ
り、車両内のエンジン・駆動系、走行・安全系、エンタ
ーテイメント系、その他随所に搭載されている。
クロコンピュータ応用技術の進歩を背景として、自動車
等の車両においても多くのＥＣＵが搭載されてきてい
る。このような車載用のＥＣＵは、省資源、省エネルギ
ー、走行性能、安全性、快適性等を追求するものであ
り、車両内のエンジン・駆動系、走行・安全系、エンタ
ーテイメント系、その他随所に搭載されている。
【０００３】これら車両内に存在する複数のＥＣＵは、
情報の交換のために、相互に通信する必要がしばしばあ
り、通信システムを構成している。かかる車両内通信シ
ステムは、特殊な通信用集積回路（ＩＣ）を使用しない
で、マイクロプロセッサ（ＣＰＵ）のシリアル通信機能
を利用するとともに、ネットワーク形態としてバス形式
を採用するものが一般的である。
情報の交換のために、相互に通信する必要がしばしばあ
り、通信システムを構成している。かかる車両内通信シ
ステムは、特殊な通信用集積回路（ＩＣ）を使用しない
で、マイクロプロセッサ（ＣＰＵ）のシリアル通信機能
を利用するとともに、ネットワーク形態としてバス形式
を採用するものが一般的である。
【０００４】
【発明が解決しようとする課題】このような車両内通信
システムに対し、ダイアグ通信方式としてＩＳＯ９１４
１規格が規定されている。その規格では、通信レートと
して１０．４ｋボー（ｂａｕｄ）が採用されている。そ
のため、ダイアグ通信の対象となるＥＣＵは、１０．４
ｋボーの通信レートをサポートしている。一方、それ以
外のＥＣＵは、マイクロプロセッサのシリアル通信機能
における汎用通信レートとなっている９．６ｋボーをサ
ポートしている。
システムに対し、ダイアグ通信方式としてＩＳＯ９１４
１規格が規定されている。その規格では、通信レートと
して１０．４ｋボー（ｂａｕｄ）が採用されている。そ
のため、ダイアグ通信の対象となるＥＣＵは、１０．４
ｋボーの通信レートをサポートしている。一方、それ以
外のＥＣＵは、マイクロプロセッサのシリアル通信機能
における汎用通信レートとなっている９．６ｋボーをサ
ポートしている。
【０００５】１０．４ｋボーのＥＣＵと９．６ｋボーの
ＥＣＵとが混在するような場合には、どちらかが通信レ
ートを変更することにより、通信レートを合わせ、通信
を行っている。通常、１０．４ｋボーをサポートしてい
るマイクロプロセッサは、高機能であり、９．６ｋボー
もサポートすることができるので、１０．４ｋボーをサ
ポートしているＥＣＵが通信レートを９．６ｋボーに変
更することにより、通信が行われる。
ＥＣＵとが混在するような場合には、どちらかが通信レ
ートを変更することにより、通信レートを合わせ、通信
を行っている。通常、１０．４ｋボーをサポートしてい
るマイクロプロセッサは、高機能であり、９．６ｋボー
もサポートすることができるので、１０．４ｋボーをサ
ポートしているＥＣＵが通信レートを９．６ｋボーに変
更することにより、通信が行われる。
【０００６】しかしながら、図１に示されるように、複
数のＥＣＵ１ａ，１ｂ，１ｃ，…を接続するシリアル通
信バス２に、１０．４ｋボーをサポートしているダイア
グテスタ３が接続され、ダイアグテスタ３との通信が行
われているときには、上述のような通信レートの変更を
することはできない。
数のＥＣＵ１ａ，１ｂ，１ｃ，…を接続するシリアル通
信バス２に、１０．４ｋボーをサポートしているダイア
グテスタ３が接続され、ダイアグテスタ３との通信が行
われているときには、上述のような通信レートの変更を
することはできない。
【０００７】かかる実情に鑑み、本発明の目的は、例え
ば１０．４ｋボーの第１の通信レートのＥＣＵと例えば
９．６ｋボーの第２の通信レートのＥＣＵとが混在する
通信ラインにおいて、通信レートの変更をすることなし
に、通信の実施を可能とする車両内通信方法を提供する
ことにある。
ば１０．４ｋボーの第１の通信レートのＥＣＵと例えば
９．６ｋボーの第２の通信レートのＥＣＵとが混在する
通信ラインにおいて、通信レートの変更をすることなし
に、通信の実施を可能とする車両内通信方法を提供する
ことにある。
【０００８】
【課題を解決するための手段】本発明は、例えば、９．
６ｋボーで送信して１０．４ｋボーで受信する場合及
び、その逆に、１０．４ｋボーで送信して９．６ｋボー
で受信する場合においては、１バイトのデータのうち有
効に送受信可能なビットが存在することに着目して、以
下に記載されるような技術構成を採用することにより、
上記目的を達成するものである。
６ｋボーで送信して１０．４ｋボーで受信する場合及
び、その逆に、１０．４ｋボーで送信して９．６ｋボー
で受信する場合においては、１バイトのデータのうち有
効に送受信可能なビットが存在することに着目して、以
下に記載されるような技術構成を採用することにより、
上記目的を達成するものである。
【０００９】すなわち、本発明に係る車両内通信方法
は、第１の通信レートで送受信するＥＣＵと第２の通信
レートで送受信するＥＣＵとが混在してシリアル通信バ
スに接続されている車両内通信システムにおける通信方
法であって、送信側ＥＣＵが、Ｎビットのシリアルデー
タのうち最初のｎビット（０＜ｎ＜Ｎ）を有効ビットと
し、残り（Ｎ−ｎ）ビットをダミービットとして送信す
るステップと、受信側ＥＣＵが、Ｎビットのシリアルデ
ータのうち最初のｎビットを有効ビットとし、残り（Ｎ
−ｎ）をダミービットとして受信するステップと、を具
備する。
は、第１の通信レートで送受信するＥＣＵと第２の通信
レートで送受信するＥＣＵとが混在してシリアル通信バ
スに接続されている車両内通信システムにおける通信方
法であって、送信側ＥＣＵが、Ｎビットのシリアルデー
タのうち最初のｎビット（０＜ｎ＜Ｎ）を有効ビットと
し、残り（Ｎ−ｎ）ビットをダミービットとして送信す
るステップと、受信側ＥＣＵが、Ｎビットのシリアルデ
ータのうち最初のｎビットを有効ビットとし、残り（Ｎ
−ｎ）をダミービットとして受信するステップと、を具
備する。
【００１０】また、本発明に係る更なる車両内通信方法
は、９．６ｋボーの通信レートで送受信するＥＣＵと１
０．４ｋボーの通信レートで送受信するＥＣＵとが混在
してシリアル通信バスに接続されている車両内通信シス
テムにおける通信方法であって、送信側ＥＣＵが、８ビ
ットのシリアルデータのうち前半４ビットを有効ビット
とし、後半４ビットをダミービットとして送信するステ
ップと、受信側ＥＣＵが、８ビットのシリアルデータの
うち前半４ビットを有効ビットとし、後半４ビットをダ
ミービットとして受信するステップと、を具備する。
は、９．６ｋボーの通信レートで送受信するＥＣＵと１
０．４ｋボーの通信レートで送受信するＥＣＵとが混在
してシリアル通信バスに接続されている車両内通信シス
テムにおける通信方法であって、送信側ＥＣＵが、８ビ
ットのシリアルデータのうち前半４ビットを有効ビット
とし、後半４ビットをダミービットとして送信するステ
ップと、受信側ＥＣＵが、８ビットのシリアルデータの
うち前半４ビットを有効ビットとし、後半４ビットをダ
ミービットとして受信するステップと、を具備する。
【００１１】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施例を説明する。
の実施例を説明する。
【００１２】まず、図２に基づき、シリアル通信方法の
概要を説明する。送信側は、決められた通信速度で、ス
タートビット、データビット、ストップビットの順に送
信する。受信側は、通信線の信号レベルが"High"から"L
ow" に変化する点を検出し、その変化点よりビットタイ
ムの１／２の時間をデータのサンプリング点として、ス
タートビットを検出する。そして、スタートビットの検
出点より、ビットタイムの時間間隔で、信号レベルをサ
ンプリングすることにより、データビットを検出する。
データビットは、８ビットあり、ＬＳＢ(Least Signifi
cant Bit) であるビット０からＭＳＢ(Most Significan
t Bit)であるビット７まで順次送信される。ストップビ
ットは、次のデータのスタートビットが検出されること
ができるように、"High"とされる。
概要を説明する。送信側は、決められた通信速度で、ス
タートビット、データビット、ストップビットの順に送
信する。受信側は、通信線の信号レベルが"High"から"L
ow" に変化する点を検出し、その変化点よりビットタイ
ムの１／２の時間をデータのサンプリング点として、ス
タートビットを検出する。そして、スタートビットの検
出点より、ビットタイムの時間間隔で、信号レベルをサ
ンプリングすることにより、データビットを検出する。
データビットは、８ビットあり、ＬＳＢ(Least Signifi
cant Bit) であるビット０からＭＳＢ(Most Significan
t Bit)であるビット７まで順次送信される。ストップビ
ットは、次のデータのスタートビットが検出されること
ができるように、"High"とされる。
【００１３】上記のような通信方法を前提として、例え
ば、９．６ｋボーで送信して１０．４ｋボーで受信する
場合及び１０．４ｋボーで送信して９．６ｋボーで受信
する場合の検出点を図示すると、図３（Ａ），（Ｂ）の
ようになる。すなわち、この図に示されるように、ビッ
ト０からビット４までデータビットの送受信が可能であ
る。本発明では、伝送誤差（マージン）及び扱い易さを
考慮して、８ビットのシリアルデータのうち前半４ビッ
ト（ビット０〜３）を有効ビットとし、後半４ビット
（ビット４〜７）をダミービット（"High"固定）として
データ通信を行う。すなわち、いわゆるニブルデータと
して４ビットずつデータ通信を行う。以下、具体的な送
受信処理の手順について、２つの実施例を採り上げ、詳
細に説明する。
ば、９．６ｋボーで送信して１０．４ｋボーで受信する
場合及び１０．４ｋボーで送信して９．６ｋボーで受信
する場合の検出点を図示すると、図３（Ａ），（Ｂ）の
ようになる。すなわち、この図に示されるように、ビッ
ト０からビット４までデータビットの送受信が可能であ
る。本発明では、伝送誤差（マージン）及び扱い易さを
考慮して、８ビットのシリアルデータのうち前半４ビッ
ト（ビット０〜３）を有効ビットとし、後半４ビット
（ビット４〜７）をダミービット（"High"固定）として
データ通信を行う。すなわち、いわゆるニブルデータと
して４ビットずつデータ通信を行う。以下、具体的な送
受信処理の手順について、２つの実施例を採り上げ、詳
細に説明する。
【００１４】まず、図４〜７に基づき、第１実施例につ
いて説明する。第１実施例では、送受信されるべきデー
タの各バイトの上位４ビット及び下位４ビットが交互に
送受信される。すなわち、送信側において図４に示され
るようなｎバイトの送信データがメモリのアドレスｘに
存在する場合、図中の，，，…の順に４ビットず
つ有効ビットとして送信される。
いて説明する。第１実施例では、送受信されるべきデー
タの各バイトの上位４ビット及び下位４ビットが交互に
送受信される。すなわち、送信側において図４に示され
るようなｎバイトの送信データがメモリのアドレスｘに
存在する場合、図中の，，，…の順に４ビットず
つ有効ビットとして送信される。
【００１５】このような送信処理の手順は、図５のフロ
ーチャートに示される。まず、ステップ１０２では、所
定のカウンタＣ１を０にクリアして、ステップ１０４に
進む。ステップ１０４では、送信データのアドレスｘを
インデックスレジスタＸにセットし、ステップ１０６に
進む。ステップ１０６では、Ｃ１＞２ｎが成立するか否
かを判定し、成立の場合には処理を終了し、不成立の場
合にはステップ１０８に進む。ステップ１０８では、カ
ウンタＣ１をインクリメントしてステップ１１０に進
む。
ーチャートに示される。まず、ステップ１０２では、所
定のカウンタＣ１を０にクリアして、ステップ１０４に
進む。ステップ１０４では、送信データのアドレスｘを
インデックスレジスタＸにセットし、ステップ１０６に
進む。ステップ１０６では、Ｃ１＞２ｎが成立するか否
かを判定し、成立の場合には処理を終了し、不成立の場
合にはステップ１０８に進む。ステップ１０８では、カ
ウンタＣ１をインクリメントしてステップ１１０に進
む。
【００１６】ステップ１１０では、Ｃ１が奇数か否かを
判定し、奇数でない場合すなわち偶数の場合にはステッ
プ１１２に進み、奇数の場合にはステップ１１４に進
む。ステップ１１２では、インデックスレジスタＸによ
り指定されるアドレスに格納された１バイトの内容（こ
の内容は（Ｘ）で示される）を送信データＳとし、ステ
ップ１１６に進む。一方、ステップ１１４では、インデ
ックスレジスタＸにより指定されるアドレスに格納され
た１バイトの内容を右に４ビットシフトしたもの（これ
は（Ｘ）／１６で示される）を送信データＳとし、ステ
ップ１１６に進む。
判定し、奇数でない場合すなわち偶数の場合にはステッ
プ１１２に進み、奇数の場合にはステップ１１４に進
む。ステップ１１２では、インデックスレジスタＸによ
り指定されるアドレスに格納された１バイトの内容（こ
の内容は（Ｘ）で示される）を送信データＳとし、ステ
ップ１１６に進む。一方、ステップ１１４では、インデ
ックスレジスタＸにより指定されるアドレスに格納され
た１バイトの内容を右に４ビットシフトしたもの（これ
は（Ｘ）／１６で示される）を送信データＳとし、ステ
ップ１１６に進む。
【００１７】ステップ１１６では、送信データＳと￥Ｆ
０（１６進の“Ｆ０”の意）との論理和を作成し、これ
を新たに送信データＳとして、ステップ１１８に進む。
ステップ１１８では、Ｓの内容を送信し、ステップ１２
０に進む。ステップ１２０では、インデックスレジスタ
Ｘの内容をインクリメントして、ステップ１０６にルー
プバックする。以上の処理により、図４に示される送信
順序に従ってデータが送信されることとなる。
０（１６進の“Ｆ０”の意）との論理和を作成し、これ
を新たに送信データＳとして、ステップ１１８に進む。
ステップ１１８では、Ｓの内容を送信し、ステップ１２
０に進む。ステップ１２０では、インデックスレジスタ
Ｘの内容をインクリメントして、ステップ１０６にルー
プバックする。以上の処理により、図４に示される送信
順序に従ってデータが送信されることとなる。
【００１８】一方、第１実施例の場合、受信側では、
，，，…の順に受信された４ビットずつのデータ
を用いて、図６に示されるような受信データがメモリ上
に形成される。その具体的な受信処理の手順は、図７に
示される。まず、ステップ２０２では、所定のカウンタ
Ｃ１を０にクリアして、ステップ２０４に進む。ステッ
プ２０４では、受信データの先頭が格納されるべきアド
レスｘをインデックスレジスタＸにセットし、ステップ
２０６に進む。ステップ２０６では、受信間隔がタイム
オーバーしたか否か、すなわち受信が終了したか否かを
判定し、受信終了の場合には本ルーチンを終了し、受信
終了でない場合にはステップ２０８に進む。
，，，…の順に受信された４ビットずつのデータ
を用いて、図６に示されるような受信データがメモリ上
に形成される。その具体的な受信処理の手順は、図７に
示される。まず、ステップ２０２では、所定のカウンタ
Ｃ１を０にクリアして、ステップ２０４に進む。ステッ
プ２０４では、受信データの先頭が格納されるべきアド
レスｘをインデックスレジスタＸにセットし、ステップ
２０６に進む。ステップ２０６では、受信間隔がタイム
オーバーしたか否か、すなわち受信が終了したか否かを
判定し、受信終了の場合には本ルーチンを終了し、受信
終了でない場合にはステップ２０８に進む。
【００１９】ステップ２０８では、受信状態を監視し、
受信がなければステップ２０６にループバックし、受信
があればステップ２１０に進む。ステップ２１０では、
受信データをＲとし、ステップ２１２に進む。ステップ
２１２では、カウンタＣ１をインクリメントし、ステッ
プ２１４に進む。ステップ２１４では、Ｃ１が奇数か否
かを判定し、奇数の場合にはステップ２１６に進み、奇
数でない場合すなわち偶数の場合にはステップ２１８に
進む。
受信がなければステップ２０６にループバックし、受信
があればステップ２１０に進む。ステップ２１０では、
受信データをＲとし、ステップ２１２に進む。ステップ
２１２では、カウンタＣ１をインクリメントし、ステッ
プ２１４に進む。ステップ２１４では、Ｃ１が奇数か否
かを判定し、奇数の場合にはステップ２１６に進み、奇
数でない場合すなわち偶数の場合にはステップ２１８に
進む。
【００２０】ステップ２１６では、受信データＲを左へ
４ビットシフトしたもの（これはＲ＊１６で示される。
空いたビットには０が入る）を、インデックスレジスタ
Ｘにより指定されるアドレスに格納し、ステップ２０６
にループバックする。一方、ステップ２１８では、受信
データＲと￥０Ｆとの論理積を作成し、それを新たにＲ
とし、ステップ２２０に進む。ステップ２２０では、イ
ンデックスレジスタＸにより指定されるアドレスの内容
とＲとの論理和を作成し、それを新たに、インデックス
レジスタＸにより指定されるアドレスに格納し、ステッ
プ２２２に進む。ステップ２２２では、インデックスレ
ジスタＸの内容をインクリメントし、ステップ２０６に
ループバックする。以上の処理により、図６に示される
ような受信データがメモリ上に形成される。
４ビットシフトしたもの（これはＲ＊１６で示される。
空いたビットには０が入る）を、インデックスレジスタ
Ｘにより指定されるアドレスに格納し、ステップ２０６
にループバックする。一方、ステップ２１８では、受信
データＲと￥０Ｆとの論理積を作成し、それを新たにＲ
とし、ステップ２２０に進む。ステップ２２０では、イ
ンデックスレジスタＸにより指定されるアドレスの内容
とＲとの論理和を作成し、それを新たに、インデックス
レジスタＸにより指定されるアドレスに格納し、ステッ
プ２２２に進む。ステップ２２２では、インデックスレ
ジスタＸの内容をインクリメントし、ステップ２０６に
ループバックする。以上の処理により、図６に示される
ような受信データがメモリ上に形成される。
【００２１】次に、図８〜１１に基づき、第２実施例に
ついて説明する。第２実施例では、送受信されるべきデ
ータの各バイトの上位４ビットが最初に全て送受信さ
れ、次いで送受信されるべきデータの各バイトの下位４
ビットが送受信される。すなわち、送信側において図８
に示されるようなｎバイトの送信データがメモリのアド
レスｘに存在する場合、図中の，，，…の順に４
ビットずつ有効ビットとして送信される。
ついて説明する。第２実施例では、送受信されるべきデ
ータの各バイトの上位４ビットが最初に全て送受信さ
れ、次いで送受信されるべきデータの各バイトの下位４
ビットが送受信される。すなわち、送信側において図８
に示されるようなｎバイトの送信データがメモリのアド
レスｘに存在する場合、図中の，，，…の順に４
ビットずつ有効ビットとして送信される。
【００２２】このような送信処理の手順は、図９のフロ
ーチャートに示される。まず、ステップ３０２では、所
定のフラグＦＬＧ１をＯＦＦにして、ステップ３０４に
進む。ステップ３０４では、所定のカウンタＣ１を０に
クリアして、ステップ３０６に進む。ステップ３０６で
は、送信データの先頭のアドレスｘをインデックスレジ
スタＸにセットし、ステップ３０８に進む。ステップ３
０８では、Ｃ１＞ｎが成立するか否かを判定し、不成立
の場合にはステップ３１０に進み、成立の場合にはステ
ップ３２４に進む。
ーチャートに示される。まず、ステップ３０２では、所
定のフラグＦＬＧ１をＯＦＦにして、ステップ３０４に
進む。ステップ３０４では、所定のカウンタＣ１を０に
クリアして、ステップ３０６に進む。ステップ３０６で
は、送信データの先頭のアドレスｘをインデックスレジ
スタＸにセットし、ステップ３０８に進む。ステップ３
０８では、Ｃ１＞ｎが成立するか否かを判定し、不成立
の場合にはステップ３１０に進み、成立の場合にはステ
ップ３２４に進む。
【００２３】ステップ３１０では、インデックスレジス
タＸにより指定されるアドレスに格納された１バイトの
内容を送信データＳとし、ステップ３１２に進む。ステ
ップ３１２では、フラグＦＬＧ１がＯＮか否かを判定
し、ＯＮでない場合すなわちＯＦＦの場合にはステップ
３１４に進み、ＯＮの場合にはステップ３１６に進む。
ステップ３１４では、送信データＳの内容を右に４ビッ
トシフトしたものを新たに送信データＳとし、ステップ
３１６に進む。ステップ３１６では、送信データＳと￥
Ｆ０との論理和を作成し、これを新たに送信データＳと
して、ステップ３１８に進む。ステップ３１８では、Ｓ
の内容を送信し、ステップ３２０に進む。ステップ３２
０では、インデックスレジスタＸの内容をインクリメン
トして、ステップ３２２に進む。ステップ３２２では、
カウンタＣ１をインクリメントして、ステップ３０８に
ループバックする。
タＸにより指定されるアドレスに格納された１バイトの
内容を送信データＳとし、ステップ３１２に進む。ステ
ップ３１２では、フラグＦＬＧ１がＯＮか否かを判定
し、ＯＮでない場合すなわちＯＦＦの場合にはステップ
３１４に進み、ＯＮの場合にはステップ３１６に進む。
ステップ３１４では、送信データＳの内容を右に４ビッ
トシフトしたものを新たに送信データＳとし、ステップ
３１６に進む。ステップ３１６では、送信データＳと￥
Ｆ０との論理和を作成し、これを新たに送信データＳと
して、ステップ３１８に進む。ステップ３１８では、Ｓ
の内容を送信し、ステップ３２０に進む。ステップ３２
０では、インデックスレジスタＸの内容をインクリメン
トして、ステップ３２２に進む。ステップ３２２では、
カウンタＣ１をインクリメントして、ステップ３０８に
ループバックする。
【００２４】一方、ステップ３２４では、フラグＦＬＧ
１がＯＮか否かを判定し、ＯＮの場合には本ルーチンを
終了し、ＯＮでない場合すなわちＯＦＦの場合にはステ
ップ３２６に進む。ステップ３２６では、フラグＦＬＧ
１をＯＮとしてステップ３０４にループバックする。以
上の処理により、図８に示される送信順序に従って４ビ
ットずつ有効ビットとして送信されることとなる。
１がＯＮか否かを判定し、ＯＮの場合には本ルーチンを
終了し、ＯＮでない場合すなわちＯＦＦの場合にはステ
ップ３２６に進む。ステップ３２６では、フラグＦＬＧ
１をＯＮとしてステップ３０４にループバックする。以
上の処理により、図８に示される送信順序に従って４ビ
ットずつ有効ビットとして送信されることとなる。
【００２５】一方、第２実施例の場合、受信側では、
，，，…の順に受信された４ビットずつのデータ
を用いて、まず、図１０（Ａ）に示されるような受信デ
ータが一時的にメモリ上に形成され、次いで、その受信
データが、図１０（Ｂ）に示されるような受信データに
変換される。その具体的な受信処理の手順は、図１１に
示される。
，，，…の順に受信された４ビットずつのデータ
を用いて、まず、図１０（Ａ）に示されるような受信デ
ータが一時的にメモリ上に形成され、次いで、その受信
データが、図１０（Ｂ）に示されるような受信データに
変換される。その具体的な受信処理の手順は、図１１に
示される。
【００２６】まず、ステップ４０２では、所定のカウン
タＣ１を０にクリアして、ステップ４０４に進む。ステ
ップ４０４では、受信データが格納されるべきメモリ上
の先頭アドレスｘをインデックスレジスタＸにセット
し、ステップ４０６に進む。ステップ４０６では、受信
間隔がタイムオーバーしたか否か、すなわち受信が終了
したか否かを判定し、受信終了の場合にはステップ４１
８に進み、受信終了でない場合にはステップ４０８に進
む。
タＣ１を０にクリアして、ステップ４０４に進む。ステ
ップ４０４では、受信データが格納されるべきメモリ上
の先頭アドレスｘをインデックスレジスタＸにセット
し、ステップ４０６に進む。ステップ４０６では、受信
間隔がタイムオーバーしたか否か、すなわち受信が終了
したか否かを判定し、受信終了の場合にはステップ４１
８に進み、受信終了でない場合にはステップ４０８に進
む。
【００２７】ステップ４０８では、受信状態を監視し、
受信がなければステップ４０６にループバックし、受信
があればステップ４１０に進む。ステップ４１０では、
受信データをＲとし、ステップ４１２に進む。ステップ
４１２では、カウンタＣ１をインクリメントし、ステッ
プ４１４に進む。ステップ４１４では、インデックスレ
ジスタＸにより指定されるアドレスに受信データＲを格
納し、ステップ４１６に進む。ステップ４１６では、イ
ンデックスレジスタＸの内容をインクリメントして、ス
テップ４０６にループバックする。
受信がなければステップ４０６にループバックし、受信
があればステップ４１０に進む。ステップ４１０では、
受信データをＲとし、ステップ４１２に進む。ステップ
４１２では、カウンタＣ１をインクリメントし、ステッ
プ４１４に進む。ステップ４１４では、インデックスレ
ジスタＸにより指定されるアドレスに受信データＲを格
納し、ステップ４１６に進む。ステップ４１６では、イ
ンデックスレジスタＸの内容をインクリメントして、ス
テップ４０６にループバックする。
【００２８】一方、ステップ４１８に進んだ時点では、
図１０（Ａ）に示されるような受信データがメモリ上に
形成されており、これを図１０（Ｂ）に示されるような
配置に変換する必要がある。まず、ステップ４１８で
は、Ｃ１／２の値を所定値Ｎとして、ステップ４２０に
進む。ステップ４２０では、所定のカウンタＣ２を０に
クリアし、ステップ４２２に進む。ステップ４２２で
は、インデックスレジスタＸに受信データ先頭アドレス
ｘをセットし、ステップ４２４に進む。
図１０（Ａ）に示されるような受信データがメモリ上に
形成されており、これを図１０（Ｂ）に示されるような
配置に変換する必要がある。まず、ステップ４１８で
は、Ｃ１／２の値を所定値Ｎとして、ステップ４２０に
進む。ステップ４２０では、所定のカウンタＣ２を０に
クリアし、ステップ４２２に進む。ステップ４２２で
は、インデックスレジスタＸに受信データ先頭アドレス
ｘをセットし、ステップ４２４に進む。
【００２９】ステップ４２４では、Ｃ２＞Ｎが成立する
か否かを判定し、成立の場合には本ルーチンを終了し、
不成立の場合にはステップ４２６に進む。ステップ４２
６では、インデックスレジスタＸにより指定されるアド
レスの内容を左に４ビットシフトする演算を実行し、そ
の演算結果に、インデックスレジスタＸの内容とＮの内
容との加算結果によって指定されるアドレスの内容を論
理和として加え、それを新たにインデックスレジスタＸ
により指定されるアドレスに格納し、ステップ４２８に
進む。ステップ４２８では、インデックスレジスタＸの
内容をインクリメントして、ステップ４３０に進む。ス
テップ４３０では、カウンタＣ２の内容をインクリメン
トして、ステップ４２４にループバックする。こうし
て、図１０（Ｂ）に示される受信データが完成する。
か否かを判定し、成立の場合には本ルーチンを終了し、
不成立の場合にはステップ４２６に進む。ステップ４２
６では、インデックスレジスタＸにより指定されるアド
レスの内容を左に４ビットシフトする演算を実行し、そ
の演算結果に、インデックスレジスタＸの内容とＮの内
容との加算結果によって指定されるアドレスの内容を論
理和として加え、それを新たにインデックスレジスタＸ
により指定されるアドレスに格納し、ステップ４２８に
進む。ステップ４２８では、インデックスレジスタＸの
内容をインクリメントして、ステップ４３０に進む。ス
テップ４３０では、カウンタＣ２の内容をインクリメン
トして、ステップ４２４にループバックする。こうし
て、図１０（Ｂ）に示される受信データが完成する。
【００３０】以上、本発明の実施例について述べてきた
が、もちろん本発明はこれに限定されるものではなく、
様々な実施例を案出することは当業者にとって容易なこ
とであろう。例えば、実施例では、９．６ｋボーと１
０．４ｋボーとが混在する場合を採り上げたが、本発明
はこれに限定されるものではない。
が、もちろん本発明はこれに限定されるものではなく、
様々な実施例を案出することは当業者にとって容易なこ
とであろう。例えば、実施例では、９．６ｋボーと１
０．４ｋボーとが混在する場合を採り上げたが、本発明
はこれに限定されるものではない。
【００３１】
【発明の効果】以上説明したように、本発明によれば、
１０．４ｋボーのＥＣＵと９．６ｋボーのＥＣＵとが混
在する通信ラインにおいて、通信レートの変更をするこ
となしに通信の実施が可能となる車両内通信方法が提供
される。すなわち、１０．４ｋボーのＥＣＵどおしの通
信途中で９．６ｋボーのＥＣＵとの通信が可能となる。
なお、第１実施例のように、ニブルデータからバイトデ
ータへの変換を受信ごとに行う場合には、必要となるメ
モリ容量が削減されるとともに、全データ受信後のＣＰ
Ｕ負荷が軽減される。また、第２実施例のように、ニブ
ルデータからバイトデータへの変換を全データ受信後に
一括して行う場合には、受信途中におけるＣＰＵ負荷が
軽減され、連続受信が可能となる。
１０．４ｋボーのＥＣＵと９．６ｋボーのＥＣＵとが混
在する通信ラインにおいて、通信レートの変更をするこ
となしに通信の実施が可能となる車両内通信方法が提供
される。すなわち、１０．４ｋボーのＥＣＵどおしの通
信途中で９．６ｋボーのＥＣＵとの通信が可能となる。
なお、第１実施例のように、ニブルデータからバイトデ
ータへの変換を受信ごとに行う場合には、必要となるメ
モリ容量が削減されるとともに、全データ受信後のＣＰ
Ｕ負荷が軽減される。また、第２実施例のように、ニブ
ルデータからバイトデータへの変換を全データ受信後に
一括して行う場合には、受信途中におけるＣＰＵ負荷が
軽減され、連続受信が可能となる。
【図１】車両内通信システムの構成を示す図である。
【図２】シリアル通信方法の概要を説明するための図で
ある。
ある。
【図３】９．６ｋボーで送信して１０．４ｋボーで受信
する場合（Ａ）及び１０．４ｋボーで送信して９．６ｋ
ボーで受信する場合（Ｂ）の検出点を示す図である。
する場合（Ａ）及び１０．４ｋボーで送信して９．６ｋ
ボーで受信する場合（Ｂ）の検出点を示す図である。
【図４】第１実施例に係るデータ送信順序を説明するた
めの図である。
めの図である。
【図５】第１実施例に係るデータ送信処理の手順を示す
フローチャートである。
フローチャートである。
【図６】第１実施例に係るデータ受信順序を説明するた
めの図である。
めの図である。
【図７】第１実施例に係るデータ受信処理の手順を示す
フローチャートである。
フローチャートである。
【図８】第２実施例に係るデータ送信順序を説明するた
めの図である。
めの図である。
【図９】第２実施例に係るデータ送信処理の手順を示す
フローチャートである。
フローチャートである。
【図１０】第２実施例に係るデータ受信順序を説明する
ための図である。
ための図である。
【図１１】第２実施例に係るデータ受信処理の手順を示
すフローチャートである。
すフローチャートである。
１ａ，１ｂ，１ｃ…ＥＣＵ ２…シリアル通信バス ３…ダイアグテスタ
Claims (4)
- 【請求項１】 第１の通信レートで送受信するＥＣＵと
第２の通信レートで送受信するＥＣＵとが混在してシリ
アル通信バスに接続されている車両内通信システムにお
ける通信方法であって、 送信側ＥＣＵが、Ｎビットのシリアルデータのうち最初
のｎビット（０＜ｎ＜Ｎ）を有効ビットとし、残り（Ｎ
−ｎ）ビットをダミービットとして送信するステップ
と、 受信側ＥＣＵが、Ｎビットのシリアルデータのうち最初
のｎビットを有効ビットとし、残り（Ｎ−ｎ）をダミー
ビットとして受信するステップと、 を具備する通信方法。 - 【請求項２】 ９．６ｋボーの通信レートで送受信する
ＥＣＵと１０．４ｋボーの通信レートで送受信するＥＣ
Ｕとが混在してシリアル通信バスに接続されている車両
内通信システムにおける通信方法であって、 送信側ＥＣＵが、８ビットのシリアルデータのうち前半
４ビットを有効ビットとし、後半４ビットをダミービッ
トとして送信するステップと、 受信側ＥＣＵが、８ビットのシリアルデータのうち前半
４ビットを有効ビットとし、後半４ビットをダミービッ
トとして受信するステップと、 を具備する通信方法。 - 【請求項３】 送受信されるべきデータの各バイトの上
位４ビット及び下位４ビットが交互に送受信される、請
求項２に記載の通信方法。 - 【請求項４】 送受信されるべきデータの各バイトの上
位４ビットが最初に全て送受信され、次いで送受信され
るべきデータの各バイトの下位４ビットが送受信され
る、請求項２に記載の通信方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26993795A JPH09116988A (ja) | 1995-10-18 | 1995-10-18 | 車両内通信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26993795A JPH09116988A (ja) | 1995-10-18 | 1995-10-18 | 車両内通信方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09116988A true JPH09116988A (ja) | 1997-05-02 |
Family
ID=17479283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26993795A Pending JPH09116988A (ja) | 1995-10-18 | 1995-10-18 | 車両内通信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09116988A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104995874A (zh) * | 2012-12-20 | 2015-10-21 | 罗伯特·博世有限公司 | 具有协议异常状态的数据传输协议 |
| CN104995873A (zh) * | 2012-12-20 | 2015-10-21 | 罗伯特·博世有限公司 | 使用协议异常状态的数据传输 |
-
1995
- 1995-10-18 JP JP26993795A patent/JPH09116988A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104995874A (zh) * | 2012-12-20 | 2015-10-21 | 罗伯特·博世有限公司 | 具有协议异常状态的数据传输协议 |
| CN104995873A (zh) * | 2012-12-20 | 2015-10-21 | 罗伯特·博世有限公司 | 使用协议异常状态的数据传输 |
| CN104995874B (zh) * | 2012-12-20 | 2019-11-05 | 罗伯特·博世有限公司 | 具有协议异常状态的数据传输协议 |
| CN104995873B (zh) * | 2012-12-20 | 2020-01-21 | 罗伯特·博世有限公司 | 使用协议异常状态的数据传输 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3115322B2 (ja) | メッセージの形成方法 | |
| JPS6273833A (ja) | バス・システムを使用した車両用多重データ伝送システム | |
| EP0862296B1 (en) | Data communication system and electronic control unit used therein | |
| US5367644A (en) | Communication system | |
| JP3486990B2 (ja) | シリアル通信装置 | |
| JP4465905B2 (ja) | 電子制御装置 | |
| JPH0746665A (ja) | 多重伝送装置 | |
| US7283488B2 (en) | J1850 application specific integrated circuit (ASIC) and messaging technique | |
| KR20000005265A (ko) | 다중 통신 인터페이스 회로 및 그 방법 | |
| JPH09116988A (ja) | 車両内通信方法 | |
| US5765019A (en) | Microcomputer with built-in serial input-output circuit and collision detection circuit responsive to common input-output line being occupied | |
| JPH06508726A (ja) | 複数加入者を有するバスシステムにおける情報伝送方法 | |
| JP3389643B2 (ja) | Ｐｗｍデータの通信方法 | |
| JP2781397B2 (ja) | 多重伝送装置 | |
| JPH11163907A (ja) | 車両多重伝送装置 | |
| JP3807299B2 (ja) | 多重通信装置、多重通信システム | |
| CN114900390B (zh) | 数据传输方法、装置、电子设备及存储介质 | |
| JP2004254043A (ja) | 車両内ネットワーク制御装置 | |
| JP2003023440A (ja) | ゲートウェイ装置、コンピュータ、通信評価システム | |
| JPH07306709A (ja) | 車両の監視制御データ転送装置 | |
| JP3383463B2 (ja) | 多重伝送システム | |
| JP2731878B2 (ja) | 通信装置 | |
| JP2595214B2 (ja) | 通信制御方法 | |
| JP4221857B2 (ja) | 車載装置 | |
| JPH02260934A (ja) | 情報通信処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050104 |