JPH09107212A - 高周波90度分配合成回路 - Google Patents
高周波90度分配合成回路Info
- Publication number
- JPH09107212A JPH09107212A JP26163695A JP26163695A JPH09107212A JP H09107212 A JPH09107212 A JP H09107212A JP 26163695 A JP26163695 A JP 26163695A JP 26163695 A JP26163695 A JP 26163695A JP H09107212 A JPH09107212 A JP H09107212A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- degree distribution
- distribution
- circuit
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Networks Using Active Elements (AREA)
Abstract
を積層して高周波回路を形成する技術に関し、高周波9
0度分配合成回路を作成する場合の誘電体膜厚のばらつ
きに起因する特性の乱れを補正し得る手段の実現を課題
とする。 【解決手段】 半導体基板または誘電体基板上に誘電体
膜及び導体を多層に積層した多層構造の高周波回路で、
異なる誘電体膜上に1/4波長の伝送線路がそれぞれ形
成され、該2本の1/4波長の伝送線路が方向性結合器
として機能する高周波90度分配合成回路において、上
記2本の1/4波長の伝送線路間に、可変容量を接続す
ることにより構成する。
Description
体基板上に誘電体膜や導体を積層して高周波回路を形成
する多層化高周波回路技術に関するもので、例えば、1
GHz以上の高周波信号を90度位相をずらして分配合
成する高周波90度分配合成回路に関し、特に誘電体膜
厚のばらつきに起因する特性の乱れを補正することので
きる回路構成に係る。
高周波回路は、単位ユニットとなる増幅器や、ミキサを
2つ以上使用して回路が構成される。このような高周波
回路では、単位ユニットとなる各増幅器や、ミキサに、
高周波信号を90度位相をずらして等分配したり、各増
幅器や、ミキサから出力される高周波信号を、90度位
相をずらして合成する90度分配合成回路が用いられ
る。
いた90度分配合成回路の構成を示す図であって、
(a)は斜視図、(b)は(a)のA−A線での断面
図、(c)は等価回路図である。なお、図16(a)
は、その構造の理解を容易にするため、誘電体膜5−
1,5−2を透明なものとして表現している。
導体3が形成され、該接地導体3上に誘電体膜5−1が
形成され、該誘電体膜5−1上に1/4波長の伝送線路
(以下λ/4線路ともいう)2が形成され、この、誘電
体膜5−1、及び、λ/4線路2の上に誘電体膜5−2
が形成されている。そして、該誘電体膜5−2上にλ/
4線路1が形成される。
w2)と、接地導体から上記2線路への高さ(t1及びt
2)を適当に決めることによりλ/4線路1及び2は、
方向性結合器として機能する。つまり、端子1より信号
を入力すると、端子2と端子3には、90度の位相差を
もった信号が出力され、端子4には信号が出力されな
い。
(t2)及び誘電体膜5−2の厚さ、t1−t2 (=δ
t)が、数μmから20μmと、非常に薄く、線路幅及
び線路間隔を小さくすることが可能なので、回路を小型
化、高密度化することができる。
多層化された高周波90度分配合成回路では、λ/4線
路間の誘電体膜厚が数μmしかなく、プロセス上、高精
度(例えば0.05μm程度の膜厚誤差)に膜厚を制御
することは容易でない。
には、エッジバッグ・測定等の工程を繰り返す必要があ
り、歩留まりが良くないから、プロセスのコストの大幅
な上昇を招く。図17は、λ/4線路1と2の間の膜厚
δtと結合度の関係を示したものである。ここで、各λ
/4線路のパラメータは以下のとおりである。
の良い方向性結合器として機能するがδtが2μm及び
3μmにずれたときはバランスが悪くなることを示して
いる。
配合成回路は、そのプロセス上の理由などで、誘電体膜
厚が設計値からずれ、分配合成回路の特性を劣化させる
という問題があった。そのため良好な特性を有する分配
合成回路を経済的に制作することが困難であった。
半導体基板、又は、誘電体基板上に誘電体膜及び導体を
多層に積層した多層構造の高周波回路技術を用いて構成
されるブロードサイド結合の方向性結合器において、結
合線路間の誘電体膜厚のばらつき等により発生する結合
度のずれを補正することが可能で、これによって、経済
的に製作することができる高周波90度分配合成回路を
提供することを目的としている。
課題は、前記特許請求の範囲に記載した手段により解決
される。
板、又は、誘電体基板上に誘電体膜及び導体を多層に積
層した多層構造の高周波回路で、異なる誘電体膜上に1
/4波長の伝送線路がそれぞれ形成され、該1/4波長
の伝送線路が方向性結合器として機能する高周波90度
分配合成回路において、上記異なる誘電体膜上に形成さ
れた2本の1/4波長の伝送線路間に、可変容量を接続
して成る高周波90度分配合成回路である。
90度分配合成回路において、可変容量を接続する位置
が、2本の1/4波長の伝送線路のそれぞれの中央部分
間であるように構成したものである。
記載の高周波90度分配合成回路において、可変容量を
FET、ヘテロ接合トランジスタ、又は、バイポーラト
ランジスタを用いて形成したものである。
記載の高周波90度分配合成回路において、可変容量を
ダイオードを用いて形成したものである。
電体基板上に誘電体膜、及び、導体を多層に積層した多
層構造の高周波回路で、異なる誘電体膜上に1/4波長
の伝送線路がそれぞれ形成され、該1/4波長の伝送線
路が方向性結合器として機能する高周波90度分配合成
回路において、カップリング端子と接地導体との間に、
可変抵抗を接続して構成したものである。
90度分配合成回路において、さらに、カップリング端
子と接地導体の間に、可変抵抗を接続して構成したもの
である。
90度分配合成回路において、カップリング端子を持つ
1/4波長の伝送線路と可変容量との接続点と、接地導
体との間に、可変抵抗を接続して構成したものである。
いずれか1項に記載の高周波90度分配合成回路におい
て、可変抵抗を、FET、ヘテロ接合トランジスタ、又
は、バイポーラトランジスタを用いて形成したものであ
る。
いずれか1項に記載の高周波90度分配合成回路におい
て、可変抵抗をダイオードを用いて形成したものであ
る。
誘電体基板上に誘電体膜、及び、導体を多層に積層した
多層構造の高周波回路で、異なる誘電体膜上に1/4波
長の伝送線路がそれぞれ形成され、該1/4波長の伝送
線路が方向性結合器として機能する高周波90度分配合
成回路において、入力端子がある1/4波長の伝送線路
にFETのゲートを接続し、カップリング端子がある1
/4波長の伝送線路にFETソースを接続し、FETの
ドレインを接地導体と接続して構成したものである。
周波90度分配合成回路において、カップリング端子が
ある1/4波長の伝送線路と接地導体との間に、固定抵
抗を接続して構成したものである。
請求項11記載の高周波90度分配合成回路において、
FETをヘテロ接合トランジスタ又はバイポーラトラン
ジスタを用いて形成したものである。
配合成回路を構成するλ/4線路間に、可変容量を接続
しているので、λ/4線路間の誘電体膜厚が設計値より
厚く形成されたことによる結合特性の劣化に対して、可
変容量の容量値を大きくすることにより、分配合成回路
の結合特性を補正することができる。
度分配合成回路の特性インピーダンスが、設計値Zeven
=121Ω,Zodd =21Ωに対して、Zeven=100
Ω,Zodd =21Ωにずれた場合の結合度と可変容量値
の関係を示している。
S31の値が等しくなり、結合特性のバランスが良くなっ
ている。このように、90度分配合成回路を構成するλ
/4線路間に可変容量を接続することにより、λ/4線
路間の誘電体膜厚が、設計値とずれた場合でも、結合特
性を補正することができ、バランスのよい分配合成回路
を実現できる。
は、上記分配合成回路のカップリング端子と接地導体と
の間に可変抵抗を接続する構成を採ることもできる。こ
の構成では、λ/4線路間の誘電体膜厚が設計値より薄
く形成されたことによる結合特性の劣化に対して、可変
抵抗を、その抵抗値が小さくなるように調整することに
より、分配合成回路の結合特性を補正することができ
る。
分配合成回路の特性インピーダンスが、設計値、Zeven
=121Ω,Zodd =21Ωに対して、Zeven=141
Ω,Zodd =21Ωにずれた場合の結合度と抵抗値の関
係を示している。抵抗値を小さくすることにより、
S21,S31の値が等しくなり、結合特性のバランスが良
くなっている。
ング端子と接地導体の間に可変抵抗を接続することによ
り、λ/4線路間の誘電体膜厚が設計値とずれた場合で
も結合特性を補正することができ、バランスの良い分配
合成回路を実現できる。
合成回路の実施の形態の第1の例を示す図であって、
(a)は斜視図、(b)は等価回路を示している。同図
(a)では、先に説明した図16の場合と同様に、その
構造を理解し易くするために誘電体膜5−1,5−2を
それぞれ透明なものとして表現している。これは以下に
説明する他の斜視図の場合においても同様である。
3及び可変容量6が形成され、接地導体3及び可変容量
6上に誘電体膜5−1が形成される。さらに誘電体膜5
−1上にλ/4線路2と誘電体膜5−2が形成され、誘
電体膜5−2上にλ/4線路1が形成される。λ/4線
路1及び2はそれぞれ端子1及び端子3からL1 離れた
位置の間にスルーホール7を介して可変容量6が接続さ
れている。該可変容量6はバイポーラトランジスタ、F
ET、ヘテロ接合トランジスタ、又は、ダイオードで構
成されていてもよい。
の第1の例の、結合特性を示している。同図において、
破線で示される補正前の値は、可変容量を接続していな
い従来の分配合成回路の結合特性を示している。つま
り、λ/4線路1と2の間の誘電体膜厚が設計値より厚
い側にずれ、バランスがくずれた状態である。
あり、可変容量値が0.14pFのときである。補正後
の値は、S21,S31が中心周波数で一致しており、分配
合成回路のバランスが回復していることがわかる。図3
はこのときの位相差を示している。中心周波数でほぼ9
0度の位相差を保っており、可変容量を接続したことに
よる影響はほとんど認められない。
は、w1 =8μm,w2 =10μm,L1 =λ/8であ
る。これらの結果が示すように、本発明の第1の例は、
可変容量の値を変えることにより製造プロセス等の影響
により、設計値からずれ、バランスが悪くなった分配合
成回路の特性を補正することができる。
す図であって、高周波90度分配合成回路の等価回路を
示している。本例は、第1の例と異なり、可変容量では
なく、可変抵抗8をカップリング端子と接地導体間に接
続したこと(図4では端子1より信号を入力し、端子2
及び端子3に出力される)を特徴としている。また、可
変抵抗8はバイポーラトランジスタ、FET、ヘテロ結
合トランジスタ、又は、ダイオード等で構成されていて
もよい。
の結合特性を示している。破線で示した補正前の値は、
可変抵抗を接続していない従来の分配合成回路の結合特
性を示している。つまり、λ/4線路1と2の間の誘電
体膜厚が設計値より薄い側にずれ、バランスがくずれた
状態である。
あり、可変抵抗の抵抗値が300Ωのときである。補正
後の値は、S21,S31が中心周波数で一致しており、分
配合成回路のバランスが回復していることがわかる。図
6はこのときの位相差を示している。中心周波数で、ほ
ぼ90度の位相差を保っており、可変抵抗を接続したこ
とによる影響はほとんど認められない。
は、w1 =8μm,w2 =10μm,L1 =λ/8であ
る。これらの結果が示すように、この例では、可変容量
の値を変えることにより製造プロセス等の影響により、
設計値からずれ、バランスが悪くなった分配合成回路の
特性を補正することができる。
す図であって、高周波90度分配合成回路の等価回路を
示している。本例は、先に説明した第1の例の構成に、
さらに可変抵抗8をカップリング端子と接地導体間に接
続したこと(図7では端子1より信号を入力し、端子2
及び端子3に出力される)を特徴としている。可変容量
6、及び、可変抵抗8はバイポーラトランジスタ、FE
T、ヘテロ結合トランジスタ、又は、ダイオード等で構
成されていてもよい。
の両方を接続しているので、例えばλ/4線路1と2の
間の誘電体膜厚が設計値より薄い側にずれ、バランスが
くずれた場合には、可変容量の値を変えることによって
分配合成回路の結合度を補正し、良好な特性を得ること
ができる。
れ、バランスがくずれた場合には、可変抵抗の値を変え
ることによって分配合成回路の結合度を補正し、良好な
特性を得ることができる。つまり、この第3の例の分配
合成回路によれば、設計値からのずれがどの方向であっ
ても回路特性を補正することができる。
す図であって、高周波90度分配合成回路の等価回路を
示している。本例は、先に説明した第1の例の構成に、
さらに、カップリング端子があるλ/4線路と接続して
いる可変容量6の端子と接地導体間に可変抵抗8を接続
したこと(図8では端子1より信号を入力し、端子2及
び端子3に出力される)を特徴としている。
可変抵抗8とを直接接続していることから、可変容量6
及び可変抵抗8を近接して配置することができるので、
可変容量6及び可変抵抗8の値を制御する配線等を集積
することができる。可変容量6及び可変抵抗8はバイポ
ーラトランジスタ、FET、ヘテロ結合トランジスタ、
又は、ダイオード等で構成されていてもよい。
の結合特性を示している。破線で示した補正前の値は、
可変容量及び可変抵抗を接続していない従来の分配合成
回路の結合特性を示している。つまり、λ/4線路1と
2の間の誘電体膜厚が設計値より厚い側にずれ、バラン
スがくずれた状態である。
あり、可変容量が0.14pF、可変抵抗値が5000
Ωのときである。補正後の値は、S21,S31が中心周波
数で一致しており、分配合成回路のバランスが回復して
いることがわかる。
の第4の例の結合特性を示している。破線で示した補正
前の値は、可変容量及び可変抵抗を接続していない従来
の分配合成回路の結合特性を示している。つまり、λ/
4線路1と2の間の誘電体膜厚が設計値より薄い側にず
れ、バランスがくずれた状態である。
あり、可変抵抗値が200Ω、可変容量値が0.02p
Fのときである。補正後の値は、S21,S31が中心周波
数で一致しており、分配合成回路のバランスが回復して
いることがわかる。なお、上記の90度分配合成回路の
寸法は、w1 =8μm,w2 =10μm,L1 =λ/8
である。
を接続しているので、λ/4線路1と2の間の誘電体膜
厚が設計値より薄い側にずれ、バランスがくずれた場合
には、可変容量の値を変えることによって分配合成回路
の結合度を補正し、良好な特性を得ることができる。逆
に、誘電体膜厚が設計値より厚い側にずれ、バランスが
くずれた場合には、可変抵抗の値を変えることによって
分配合成回路の結合度を補正し、良好な特性を得ること
ができる。
値からのずれがどの方向であっても回路特性を補正する
ことができる。さらに、可変容量と可変抵抗を近接して
配置しているので、これらの値を制御するための回路を
集積して構成できるので、回路全体の面積を小型化でき
る。
示す図であって、高周波90度分配合成回路の等価回路
を示している。本例は、先に説明した第4の例の可変容
量と可変抵抗をドレイン接地FETで置き換えたことを
特徴としている。つまり、λ/4線路1にFET30の
ゲート端子を接続し、λ/4線路2にFET30のソー
ス端子を接続している。FET30のドレイン端子は容
量21を介して接地されている。
介して制御端子31が接続され、ドレイン端子には制御
端子32が接続されている。λ/4線路2の端子4と接
地導体間には抵抗11が接続されている。抵抗11は、
FET30のソースを接地する目的で挿入されるもので
あるが、抵抗値が低すぎると、分配合成回路の結合特性
のバランスが崩れるので、その値は、少なくとも1KΩ
以上であることが望ましい。
な動作が確保できる範囲であれば良く、通常、これを半
導体で容易に作り得る程度(10KΩ位)までは、充分
許容できる。図12は図11中のFET30の簡略化さ
れた等価回路図であり、ゲート・ソース間容量は、
Cgs、ソース・ドレイン間抵抗は、Rdsで示されてい
る。
御端子31及び32にバイアス電圧を印加し、FET3
0のゲート・ソース間容量Cgs及びソース・ドレイン間
抵抗Rdsの値を変えることにより、合成分配回路の設計
値とのずれを補正できる。
のゲート・ソース間容量Cgs、ソース・ドレイン間抵抗
Rdsを可変容量及び可変抵抗として用いるので、可変抵
抗及び可変容量を構成する素子が1つでよく、回路を小
型化することができる。なお、FET30は、バイポー
ラトランジスタ、又は、ヘテロ結合トランジスタで構成
されていてもよい。
示す図であって、(a)は斜視図、(b)は(a)にお
けるB−B線の断面図を示している。同図において、半
導体基板4上に可変容量6が形成され、半導体基板4及
び可変容量6上に誘電体膜5−3が形成される。該誘電
体膜5−3上に接地導体3が形成される。
れ、さらに誘電体膜5−1上にλ/4線路2と誘電体膜
5−2が形成され、誘電体膜5−2上にλ/4線路1が
形成される。λ/4線路1及び2はそれぞれ端子1及び
端子3からL1 離れた位置の間にスルーホール7を介し
て可変容量6が接続されている。
タ、FET、ヘテロ接合トランジスタ、又は、ダイオー
ド等で構成されていてもよい。本例は第1の例とは半導
体基板4と接地導体3の間に誘電体膜5−3を形成した
ことが異なる。
路が、接地導体3によって、可変容量6と遮蔽されるの
で、第1の例に比較して、λ/4線路と可変容量を接続
する伝送路の距離を短くすることができるから、設計性
を向上させ、かつ、小型に形成することができる。
0度分配合成回路によれば、製造プロセスにおける誘電
体膜厚のばらつきに起因する分配合成回路のバランスの
ずれを、補正することができる。従って、設計どおりの
分配回路を容易に得ることが可能であり、多層化高周波
回路技術を用いた高周波90度分配合成回路を経済的に
作成し得る利点がある。
る。
す図である。
す図である。
る。
す図である。
す図である。
る。
る。
す図である。
示す図である。
る。
回路図である。
る。
の関係を示す図である。
の関係を示す図である。
図である。
示す図である。
Claims (12)
- 【請求項1】 半導体基板、又は、誘電体基板上に誘電
体膜及び導体を多層に積層した多層構造の高周波回路
で、異なる誘電体膜上に1/4波長の伝送線路がそれぞ
れ形成され、該1/4波長の伝送線路が方向性結合器と
して機能する高周波90度分配合成回路において、 上記異なる誘電体膜上に形成された2本の1/4波長の
伝送線路間に容量値を変化させることができるキャパシ
タ(以下可変容量という)を接続したことを特徴とする
高周波90度分配合成回路。 - 【請求項2】 可変容量を接続する位置が、2本の1/
4波長の伝送線路のそれぞれの中央部分間である、請求
項1記載の高周波90度分配合成回路。 - 【請求項3】 可変容量を、FET、ヘテロ接合トラン
ジスタ、又は、バイポーラトランジスタを用いて形成し
た、請求項1、又は、請求項2記載の高周波90度分配
合成回路。 - 【請求項4】 可変容量を、ダイオードを用いて形成し
た、請求項1、又は、請求項2記載の高周波90度分配
合成回路。 - 【請求項5】 半導体基板、又は、誘電体基板上に誘電
体膜及び導体を多層に積層した多層構造の高周波回路
で、異なる誘電体膜上に1/4波長の伝送線路がそれぞ
れ形成され、該1/4波長の伝送線路が方向性結合器と
して機能する高周波90度分配合成回路において、 カップリング端子と接地導体との間に、抵抗値を変化さ
せることができるレジスタ(以下可変抵抗という)を接
続したことを特徴とする高周波90度分配合成回路。 - 【請求項6】 カップリング端子と接地導体との間に、
可変抵抗を接続した、請求項1記載の高周波90度分配
合成回路。 - 【請求項7】 カップリング端子を持つ1/4波長の伝
送線路と可変容量との接続点と接地導体との間に、可変
抵抗を接続した請求項1記載の高周波90度分配合成回
路。 - 【請求項8】 可変抵抗をFET、ヘテロ接合トランジ
スタ、又は、バイポーラトランジスタを用いて形成し
た、請求項5〜請求項7のいずれか1項に記載の高周波
90度分配合成回路。 - 【請求項9】 可変抵抗を、ダイオードを用いて形成し
た、請求項5〜請求項7のいずれか1項に記載の高周波
90度分配合成回路。 - 【請求項10】 半導体基板、又は、誘電体基板上に誘
電体膜及び導体を多層に積層した多層構造の高周波回路
で、異なる誘電体膜上に1/4波長の伝送線路がそれぞ
れ形成され、該1/4波長の伝送線路が方向性結合器と
して機能する高周波90度分配合成回路において、 入力端子がある1/4波長の伝送線路にFETのゲート
を接続し、カップリング端子がある1/4波長の伝送線
路にFETのソースを接続し、FETのドレインを接地
導体と接続したことを特徴とする高周波90度分配合成
回路。 - 【請求項11】 カップリング端子がある1/4波長の
伝送線路と接地導体との間に、固定抵抗を接続した、請
求項10記載の高周波90度分配合成回路。 - 【請求項12】 FETを、ヘテロ接合トランジスタ、
又は、バイポーラトランジスタを用いて形成した、請求
項10、又は、請求項11記載の高周波90度分配合成
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26163695A JP3190236B2 (ja) | 1995-10-09 | 1995-10-09 | 高周波90度分配合成回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26163695A JP3190236B2 (ja) | 1995-10-09 | 1995-10-09 | 高周波90度分配合成回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09107212A true JPH09107212A (ja) | 1997-04-22 |
JP3190236B2 JP3190236B2 (ja) | 2001-07-23 |
Family
ID=17364654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26163695A Expired - Lifetime JP3190236B2 (ja) | 1995-10-09 | 1995-10-09 | 高周波90度分配合成回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3190236B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000165117A (ja) * | 1998-11-26 | 2000-06-16 | Hitachi Ltd | 多層方向性結合器 |
WO2002003494A1 (fr) * | 2000-07-04 | 2002-01-10 | Matsushita Electric Industrial Co., Ltd. | Coupleur directionnel et procede de couplage directionnel |
JP2010506548A (ja) * | 2007-12-21 | 2010-02-25 | ビ−エイイ− システムズ パブリック リミテッド カンパニ− | マイクロ波結合器 |
JP2010124311A (ja) * | 2008-11-20 | 2010-06-03 | Mitsubishi Electric Corp | 帯域可変フィルタ |
JP2010161466A (ja) * | 2009-01-06 | 2010-07-22 | Mitsubishi Electric Corp | 方向性結合器 |
KR101140799B1 (ko) * | 2010-08-16 | 2012-05-03 | 서울대학교산학협력단 | 타원형 필터 |
WO2019155869A1 (ja) * | 2018-02-07 | 2019-08-15 | 株式会社村田製作所 | 方向性結合器及びモジュール |
WO2019189232A1 (ja) * | 2018-03-28 | 2019-10-03 | 株式会社村田製作所 | 方向性結合器 |
-
1995
- 1995-10-09 JP JP26163695A patent/JP3190236B2/ja not_active Expired - Lifetime
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000165117A (ja) * | 1998-11-26 | 2000-06-16 | Hitachi Ltd | 多層方向性結合器 |
WO2002003494A1 (fr) * | 2000-07-04 | 2002-01-10 | Matsushita Electric Industrial Co., Ltd. | Coupleur directionnel et procede de couplage directionnel |
JP2010506548A (ja) * | 2007-12-21 | 2010-02-25 | ビ−エイイ− システムズ パブリック リミテッド カンパニ− | マイクロ波結合器 |
JP4908596B2 (ja) * | 2007-12-21 | 2012-04-04 | ビ−エイイ− システムズ パブリック リミテッド カンパニ− | マイクロ波結合器 |
JP2010124311A (ja) * | 2008-11-20 | 2010-06-03 | Mitsubishi Electric Corp | 帯域可変フィルタ |
JP2010161466A (ja) * | 2009-01-06 | 2010-07-22 | Mitsubishi Electric Corp | 方向性結合器 |
KR101140799B1 (ko) * | 2010-08-16 | 2012-05-03 | 서울대학교산학협력단 | 타원형 필터 |
WO2019155869A1 (ja) * | 2018-02-07 | 2019-08-15 | 株式会社村田製作所 | 方向性結合器及びモジュール |
US11431072B2 (en) | 2018-02-07 | 2022-08-30 | Murata Manufacturing Co., Ltd. | Directional coupler and module |
WO2019189232A1 (ja) * | 2018-03-28 | 2019-10-03 | 株式会社村田製作所 | 方向性結合器 |
CN111989818A (zh) * | 2018-03-28 | 2020-11-24 | 株式会社村田制作所 | 定向耦合器 |
US11699983B2 (en) | 2018-03-28 | 2023-07-11 | Murata Manufacturing Co., Ltd. | Directional coupler |
Also Published As
Publication number | Publication date |
---|---|
JP3190236B2 (ja) | 2001-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5634208A (en) | Multilayer transmission line using ground metal with slit, and hybrid using the transmission line | |
JP3333014B2 (ja) | 高周波信号分配・合成器 | |
US7495529B2 (en) | Phase shift circuit, high frequency switch, and phase shifter | |
US20050088344A1 (en) | Ultra-wideband antenna and ultrahigh frequency circuit module | |
JP2013141163A (ja) | 直交ハイブリッドカプラ、増幅器及び無線通信装置 | |
US4547745A (en) | Composite amplifier with divider/combiner | |
JPH01502793A (ja) | 広い周波数範囲にわたって多重出力間の位相差を一定に維持するモノリシック型マイクロ波移相ネットワーク | |
US11283145B2 (en) | Variable attenuator | |
JPH09107212A (ja) | 高周波90度分配合成回路 | |
US20070273456A1 (en) | Phase-shifting circuit and multibit phase shifter | |
JPH11298295A (ja) | 不平衡−平衡変換器及びバランス形ミクサ | |
JP2004364251A (ja) | 多重ビット移相器及びその製造方法 | |
US5519233A (en) | Microchip capacitor and thin film resistor as circuit elements in internal impedance matching circuit of microwave transistor | |
TW202332198A (zh) | 級聯低噪寬頻主動移相器 | |
US11335987B2 (en) | Directional coupler | |
US5656874A (en) | High-frequency component and high-frequency circuit | |
JP2003264403A (ja) | マイクロ波移相器 | |
JP4720487B2 (ja) | マイクロ波発振器 | |
JPH06188611A (ja) | マイクロ波信号分配回路 | |
JP2561426B2 (ja) | 電力分配合成器 | |
JP3297447B2 (ja) | 高周波多層回路基板調整法 | |
JPH05175357A (ja) | 多層基板のストリップ線路構造 | |
JPH04261022A (ja) | 半導体集積回路 | |
US7106104B2 (en) | Integrated line driver | |
JP3357715B2 (ja) | マイクロ波移相器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140518 Year of fee payment: 13 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |