JP2010124311A

JP2010124311A - 帯域可変フィルタ

Info

Publication number: JP2010124311A
Application number: JP2008296836A
Authority: JP
Inventors: Yusuke Kitsukawa; 雄亮橘川; Masaki Hanya; 政毅半谷; Hiromitsu Uchida; 浩光内田; Morishige Hieda; 護重檜枝
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2008-11-20
Filing date: 2008-11-20
Publication date: 2010-06-03
Anticipated expiration: 2028-11-20
Also published as: JP5305858B2

Abstract

【課題】中心周波数の広帯域可変が可能な帯域可変フィルタを得る。
【解決手段】２本の伝送線路（２０ａ、２０ｂ〜２０ｄ）からなる結合線路を備えた帯域可変フィルタであって、伝送線路の一部に接続され、オン／オフ切り替えにより結合線路の長さを切り替えることで中心周波数を変更可能とする少なくとも１つのスイッチング素子（３０ａ、３０ｂ）をさらに備える。スイッチング素子の切り替え動作により結合線路の長さを切り替えることができ、中心周波数の広帯域可変が可能な帯域可変フィルタを容易に実現できる。
【選択図】図１

Description

本発明は、広帯域な中心周波数可変特性を持つ帯域可変フィルタに関する。

図２４は、従来の帯域可変フィルタの構成図である（例えば、非特許文献１参照）。この従来の帯域可変フィルタは、入力端子１０ａ、出力端子１０ｂ、第１の伝送線路２０ａ、第２の伝送線路２０ｂ、および４つの可変容量素子４０ａ〜４０ｄで構成されている。ここで、第１の伝送線路２０ａおよび第２の伝送線路２０ｂは、結合線路を構成している。また、２つの可変容量素子４０ａ、４０ｄは、入出力端子の外部Ｑを可変する。一方、残りの２つの可変容量素子４０ｂ、４０ｃは、伝送線路の共振周波数を可変している。

S. Fouladi著「An Integrated Tunable Band-Pass Filter Using MEMS Parallel-Plate Variable Capcitors Implemented with 0.35um CMOS Technology」Microwave Symposium, 2007 IEEE/MTT-s International 3-8 June 2007 Page(s):505-508

しかしながら、従来の帯域可変フィルタには、次のような課題がある。上述したように、従来の帯域可変フィルタは、可変容量素子４０ｂ、４０ｃで、中心周波数を可変していた。このため、従来の構成では、可変容量素子変化比により中心周波数の可変範囲が制限されていた。

本発明は上記のような課題を解決するためになされたもので、中心周波数の広帯域可変が可能な帯域可変フィルタを得ることを目的とする。

本発明に係る帯域可変フィルタは、２本の伝送線路からなる結合線路を備えた帯域可変フィルタであって、伝送線路の一部に接続され、オン／オフ切り替えにより結合線路の長さを切り替えることで中心周波数を変更可能とする少なくとも１つのスイッチング素子をさらに備えたものである。

本発明に係る帯域可変フィルタによれば、スイッチング素子により結合線路の長さを切り替えることにより、中心周波数の広帯域可変が可能な帯域可変フィルタを得ることができる。

以下、本発明の帯域可変フィルタの好適な実施の形態につき図面を用いて説明する。

実施の形態１．
図１は、本発明の実施の形態１における帯域可変フィルタの構成図である。本実施の形態１における帯域可変フィルタは、入力端子１０ａ、出力端子１０ｂ、第１の伝送線路２０ａ、第２の伝送線路２０ｂ、第３の伝送線路２０ｃ、第４の伝送線路２０ｄ、および２つのスイッチング素子３０ａ、３０ｂで構成されている。

ここで、スイッチング素子３０ａは、第２の伝送線路２０ｂと第３の伝送線路２０ｃとの間に設けられており、スイッチング素子３０ｂは、第３の伝送線路２０ｃと第４の伝送線路２０ｄとの間に設けられている。

次に、スイッチング素子３０ａ、３０ｂのオン／オフ状態に対応する、本実施の形態１における帯域可変フィルタの動作について説明する。
図２は、本発明の実施の形態１における帯域可変フィルタの第１の状態を示す図であり、スイッチング素子３０ａ、３０ｂがともにオンの状態を示している。この第１の状態において、第１の伝送線路２０ａと、第２〜第４の伝送線路２０ｂ〜２０ｄとは、通過端子と結合端子が開放された結合線路を構成し、電気長が４分の１波長となる周波数ｆ１で帯域通過フィルタとして動作する。

次に、図３は、本発明の実施の形態１における帯域可変フィルタの第２の状態を示す図であり、スイッチング素子３０ａがオン、スイッチング素子３０ｂがオフの状態を示している。この第２の状態において、第１の伝送線路２０ａと、第３、第４の伝送線路２０ｃ、２０ｄとは、通過端子と結合端子が開放された結合線路を構成し、電気長が４分の１波長となる周波数ｆ２で帯域通過フィルタとして動作する。

さらに、図４は、本発明の実施の形態１における帯域可変フィルタの第３の状態を示す図であり、スイッチング素子３０ｂがオフの状態を示している。この第３の状態において、第１の伝送線路２０ａと、第４の伝送線路２０ｄとは、通過端子と結合端子が開放された結合線路を構成し、電気長が４分の１波長となる周波数ｆ３で帯域通過フィルタとして動作する。なお、この第３の状態では、スイッチング素子３０ａは、オン／オフどちらの状態でも構わない。

図５は、本発明の実施の形態１における帯域可変フィルタの第１〜第３の状態における通過量の周波数特性を示す例示図である。上述したように、本実施の形態１における帯域可変フィルタは、第１の状態では中心周波数ｆ１、第２の状態では中心周波数ｆ２、そして第３の状態では中心周波数ｆ３の帯域通過フィルタとして、それぞれ動作する。

以上のように、実施の形態１によれば、スイッチング素子を用いて結合線路の長さを切り替えることで、中心周波数の変化の大きい帯域可変フィルタを得ることができる。

なお、本実施の形態１では、出力端子側の伝送線路にスイッチング素子を接続した場合について説明したが、本発明は、このような構成に限定されるものではない。入力側の伝送線路にスイッチング素子を装荷した場合にも、同様な効果が得られる。

実施の形態２．
図６は、本発明の実施の形態２における帯域可変フィルタの構成図である。本実施の形態２における帯域可変フィルタは、入力端子１０ａ、出力端子１０ｂ、第１の伝送線路２０ａ、第２の伝送線路２０ｂ、第３の伝送線路２０ｃ、第４の伝送線路２０ｄ、および２つのスイッチング素子３０ａ、３０ｂで構成されている。先の実施の形態１における図１の構成と比較すると、本実施の形態２における図６の構成は、２つのスイッチング素子３０ａ、３０ｂの接続位置が異なるとともに、図６に示す４箇所において接地されている点が異なっている。

次に、スイッチング素子３０ａ、３０ｂのオン／オフ状態に対応する、本実施の形態２における帯域可変フィルタの動作について説明する。
図６において、スイッチング素子３０ａ、３０ｂがオフの状態では、第１の伝送線路２０ａと、第２〜第４の伝送線路２０ｂ〜２０ｄとは、通過端子と結合端子が接地された結合線路を構成し、電気長が４分の１波長となる周波数ｆ１で帯域通過フィルタとして動作する。

次に、図６において、スイッチング素子３０ａがオン、スイッチング素子３０ｂがオフの状態では、第１の伝送線路２０ａと、第３、第４の伝送線路２０ｃ、２０ｄとは、通過端子と結合端子が接地された結合線路を構成し、電気長が４分の１波長となる周波数ｆ２で帯域通過フィルタとして動作する。

さらに、図６において、スイッチング素子３０ｂがオンの状態では、第１の伝送線路２０ａと、第４の伝送線路２０ｄとは、通過端子と結合端子が接地された結合線路を構成し、電気長が４分の１波長となる周波数ｆ３で帯域通過フィルタとして動作する。

以上のように、実施の形態２によれば、通過端子と結合端子が接地された結合線路を構成した場合にも、先の実施の形態１と同様に、スイッチング素子を用いて結合線路の長さを切り替えることで、中心周波数の変化の大きい帯域可変フィルタを得ることができる。

なお、本実施の形態２では、出力端子側の伝送線路にスイッチング素子を接続した場合について説明したが、本発明は、このような構成に限定されるものではない。入力側の伝送線路にスイッチング素子を装荷した場合にも、同様な効果が得られる。

さらに、第３の状態における、スイッチング素子３０ａの働きについて、補足説明する。図７は、本発明の実施の形態２における帯域可変フィルタを第３の状態として周波数ｆ３で動作させた場合に、スイッチング素子３０ａをオン状態とした図である。このような状態にすることで、使用しない結合線路（２０ｂ、２０ｃ）の不要結合の周波数を高域にずらすことができる。

また、図８は、本発明の実施の形態２における帯域可変フィルタの図６とは異なる構成図であり、３つのスイッチング素子３０ｃ〜３０ｅをさらに備えている。このような構成をとることによっても、所望周波数以外の不要結合をなくすことができる。

実施の形態３．
図９は、本発明の実施の形態３における帯域可変フィルタの構成図である。本実施の形態３における帯域可変フィルタは、入力端子１０ａ、出力端子１０ｂ、第１〜第７の伝送線路２０ａ〜２０ｇ、および４つのスイッチング素子３０ａ〜３０ｄで構成されている。

ここで、スイッチング素子３０ａは、第２の伝送線路２０ｂと第３の伝送線路２０ｃとの間に設けられており、スイッチング素子３０ｂは、第３の伝送線路２０ｃと第４の伝送線路２０ｄとの間に設けられている。また、スイッチング素子３０ｃは、第４の伝送線路２０ｄと第５の伝送線路２０ｅとの間に設けられており、スイッチング素子３０ｄは、第５の伝送線路２０ｅと第６の伝送線路２０ｆとの間に設けられている。

次に、スイッチング素子３０ａ〜３０ｄのオン／オフ状態に対応する、本実施の形態３における帯域可変フィルタの動作について説明する。
図１０は、本発明の実施の形態３における帯域可変フィルタの第１の状態を示す図であり、スイッチング素子３０ａ〜３０ｄがともにオンの状態を示している。この第１の状態において、第２〜第６の伝送線路２０ｂ〜２０ｆは、両端が開放された共振器を構成し、電気長が２分の１波長となる周波数ｆ１で帯域通過フィルタとして動作する。

次に、図１１は、本発明の実施の形態３における帯域可変フィルタの第２の状態を示す図であり、スイッチング素子３０ａ、３０ｄがオフ、スイッチング素子３０ｂ、３０ｃがオンの状態を示している。この第２の状態において、第３〜第５の伝送線路２０ｃ〜２０ｅは、両端が開放された共振器を構成し、電気長が２分の１波長となる周波数ｆ２で帯域通過フィルタとして動作する。

さらに、図１２は、本発明の実施の形態３における帯域可変フィルタの第３の状態を示す図であり、スイッチング素子３０ｂ、３０ｃがオフの状態を示している。この第３の状態において、第４の伝送線路は、開放された共振器を構成し、電気長が２分の１波長となる周波数ｆ３で帯域通過フィルタとして動作する。なお、この第３の状態では、スイッチング素子３０ａ、３０ｄは、オン／オフどちらの状態でも構わない。

図１３は、本発明の実施の形態３における帯域可変フィルタの第１〜第３の状態における通過振幅の周波数特性を示す例示図である。上述したように、本実施の形態３における帯域可変フィルタは、第１の状態では中心周波数ｆ１、第２の状態では中心周波数ｆ２、第３の状態では中心周波数ｆ３の帯域通過フィルタとして、それぞれ動作する。

以上のように、実施の形態３によれば、スイッチング素子を用いて共振器の長さを切り替えることで、中心周波数の変化の大きい帯域可変フィルタを得ることができる。

実施の形態４．
図１４は、本発明の実施の形態４における帯域可変フィルタの構成図である。本実施の形態４における帯域可変フィルタは、入力端子１０ａ、出力端子１０ｂ、第１〜第７の伝送線路２０ａ〜２０ｇ、および４つのスイッチング素子３０ａ〜３０ｄで構成されている。先の実施の形態３における図９の構成と比較すると、本実施の形態４における図１４の構成は、４つのスイッチング素子３０ａ〜３０ｄの接続位置が異なるとともに、図１４に示す８箇所において接地されている点が異なっている。

次に、スイッチング素子３０ａ〜３０ｄのオン／オフ状態に対応する、本実施の形態４における帯域可変フィルタの動作について説明する。
図１４において、スイッチング素子３０ａ〜３０ｄがオフの状態では、第２〜第６の伝送線路２０ｂ〜２０ｆは、両端が接地された共振器を構成し、電気長が２分の１波長となる周波数ｆ１で帯域通過フィルタとして動作する。

次に、図１４において、スイッチング素子３０ａ、３０ｄがオン、スイッチング素子３０ｂ、３０ｃがオフの状態では、第３〜第５の伝送線路２０ｃ〜２０ｅは、両端が接地された共振器を構成し、電気長が２分の１波長となる周波数ｆ２で帯域通過フィルタとして動作する。

さらに、図１４において、スイッチング素子３０ｂ、３０ｃがオンの状態では、第４の伝送線路２０ｄは、接地された共振器を構成し、電気長が４分の１波長となる周波数ｆ３で帯域通過フィルタとして動作する。

以上のように、発明の実施の形態４によれば、両端が接地された共振器を構成した場合にも、先の実施の形態３と同様に、スイッチング素子を用いて共振器の長さを切り替えることで、中心周波数の変化の大きい帯域可変フィルタを得ることができる。

なお、第３の状態における、スイッチング素子３０ａ、３０ｄの働きについて、補足説明する。図１５は、本発明の実施の形態４における帯域可変フィルタを第３の状態として周波数ｆ３で動作させた場合に、スイッチング素子３０ａ、３０ｄをオン状態とした図である。このような状態にすることで、使用しない結合線路（２０ｂ、２０ｃ、２０ｅ、２０ｆ）の不要結合の周波数を高域にずらすことができる。

また、図１６は、本発明の実施の形態４における帯域可変フィルタの図１４とは異なる構成図であり、スイッチング素子３０ｅ〜３０ｊをさらに備えている。このような構成をとることによっても、所望周波数以外の不要結合をなくすことができる。

実施の形態５．
図１７は、本発明の実施の形態５における帯域可変フィルタの構成図である。本実施の形態５における帯域可変フィルタは、入力端子１０ａ、出力端子１０ｂ、第１の伝送線路２０ａ、第２の伝送線路２０ｂ、第３の伝送線路２０ｃ、第４の伝送線路２０ｄ、２つのスイッチング素子３０ａ、３０ｂ、および可変容量素子４０で構成されている。

次に、本実施の形態５における帯域可変フィルタの動作について説明する。
本実施の形態５における帯域可変フィルタの図１７の構成は、先の実施の形態１における帯域可変フィルタの図１の構成と比較すると、第４の伝送線路２０ｄに対して、一方が接地された可変容量素子４０を装荷している点が異なっている。

以上のように、実施の形態５によれば、可変容量素子をさらに備えることで、先の実施の形態１の効果に加え、主に結合線路の等価的な電気長を変えることができるので、中心周波数を可変することができる。

なお、本実施の形態５では、第４の伝送線路に対して可変容量素子を装荷した場合について説明したが、本発明は、このような構成に限定されるものではない。第１〜第３の伝送線路２０ａ〜２０ｃに対して可変容量素子を装荷しても、同様な効果が得られる。

また、図１８は、本発明の実施の形態５における帯域可変フィルタの図１７とは異なる構成図である。図１８に示すように、可変容量素子の変わりに、スイッチング素子を装荷した固定容量素子（４１ａ、４１ｂ）を少なくとも１つ用いた場合にも、同様な効果が得られる。

また、本実施の形態５では、先の実施の形態１に対して可変容量素子をさらに備えた構成について説明したが、先の実施の形態２に対して可変容量素子をさらに備えた構成とした場合にも、同様な効果が得られる。

実施の形態６．
図１９は、本発明の実施の形態６における帯域可変フィルタの構成図である。本実施の形態６における帯域可変フィルタは、入力端子１０ａ、出力端子１０ｂ、第１〜第７の伝送線路２０ａ〜２０ｇ、４つのスイッチング素子３０ａ〜３０ｄ、および２つの可変容量素子４０ａ、４０ｂで構成されている。

次に、本実施の形態６における帯域可変フィルタの動作について説明する。
本実施の形態６における帯域可変フィルタの図１９の構成は、先の実施の形態３における帯域可変フィルタの図９の構成と比較すると、第１および第７の伝送線路２０ａ、２０ｇに、一方が接地された可変容量素子４０ａ、４０ｂをそれぞれ装荷している点が異なっている。

以上のように、実施の形態６によれば、可変容量素子を備えることで、先の実施の形態３の効果に加え、主に入出力端子の外部Ｑを変えることができるので、帯域幅を可変することができる。

なお、可変容量素子の変わりに、スイッチング素子を装荷した固定容量を少なくとも１つ用いた場合にも、同様な効果が得られる。

また、本実施の形態６では、先の実施の形態３に対して可変容量素子をさらに備えた構成について説明したが、先の実施の形態４に対して可変容量素子をさらに備えた構成とした場合にも、同様な効果が得られる。

実施の形態７．
図２０は、本発明の実施の形態７における帯域可変フィルタの構成図である。本実施の形態７における帯域可変フィルタは、入力端子１０ａ、出力端子１０ｂ、第１〜第７の伝送線路２０ａ〜２０ｇ、４つのスイッチング素子３０ａ〜３０ｄ、および可変容量素子４０で構成されている。

次に、本実施の形態７における帯域可変フィルタの動作について説明する。
本実施の形態７における帯域可変フィルタの図１９の構成は、先の実施の形態３における帯域可変フィルタの図９の構成と比較すると、第４の伝送線路２０ｄに、一方が接地された可変容量素子４０を装荷している点が異なっている。

以上のように、実施の形態７によれば、可変容量素子を備えることで、先の実施の形態３の効果に加え、主に結合線路の等価的な電気長を変えることができるので、中心周波数を可変することができる。

なお、本実施の形態７では、第４の伝送線路に対して可変容量素子をさらに備えた構成について説明したが、第２、第３、第５、第６の伝送線路２０ｂ、２０ｃ、２０ｅ、２０ｆに対して可変容量素子をさらに備えた構成とした場合にも、同様な効果が得られる。

また、可変容量素子の変わりに、スイッチング素子を装荷した固定容量を少なくとも１つ用いた場合にも、同様な効果が得られる。

また、本実施の形態７では、先の実施の形態３に対して可変容量素子をさらに備えた構成について説明したが、先の実施の形態４または６に対して可変容量素子をさらに備えた構成とした場合にも、同様な効果が得られる。

実施の形態８．
図２１は、本発明の実施の形態８における帯域可変フィルタの構成図である。本実施の形態８における帯域可変フィルタは、入力端子１０ａ、出力端子１０ｂ、第１の伝送線路２０ａ、第２の伝送線路２０ｂ、第３の伝送線路２０ｃ、第４の伝送線路２０ｄ、２つのスイッチング素子３０ａ、３０ｂ、および可変容量素子４０で構成されている。

次に、本実施の形態８における帯域可変フィルタの動作について説明する。
本実施の形態８における帯域可変フィルタの図２１の構成は、先の実施の形態１における帯域可変フィルタの図１の構成と比較すると、第１の伝送線路２０ａと第４の伝送線路２０ｄとを可変容量素子４０を介して接続している点が異なっている。

以上のように、実施の形態８によれば、可変容量素子をさらに備えることで、先の実施の形態１の効果に加え、主に結合線路の結合度を変えることができるので、帯域幅を可変することができる。

なお、本実施の形態８では、第１の伝送線路と第４の伝送線路とを可変容量素子を介して接続した場合について説明したが、第１の伝送線路と、第２、第３の伝送線路とをそれぞれ可変容量素子を介して接続した場合にも、同様な効果が得られる。また、可変容量素子の変わりに、スイッチング素子を装荷した固定容量を少なくとも１つ用いた場合にも、同様な効果が得られる。

また、本実施の形態８では、先の実施の形態１に対して可変容量素子をさらに備え、伝送線路間を接続する構成について説明したが、先の実施の形態２〜７に適用した場合にも、同様な効果が得られる。

実施の形態９．
図２２は、本発明の実施の形態９における帯域可変フィルタの構成図である。本実施の形態９における帯域可変フィルタは、入力端子１０ａ、出力端子１０ｂ、第１〜第５の伝送線路２０ａ〜２０ｅ、および２つのスイッチング素子３０ａ、３０ｂで構成されている。

次に、本実施の形態９における帯域可変フィルタの動作について説明する。
本実施の形態９における帯域可変フィルタの図２２の構成は、先の実施の形態１における帯域可変フィルタの図１の構成と比較すると、第１の伝送線路２０ａと結合する第５の伝送線路２０ｅをさらに備えている点が異なっている。ここで、第５の伝送線路２０ｅの一方は、接地されている。

以上のように、実施の形態９によれば、第１の伝送線路と結合する第５の伝送線路をさらに備えることで、先の実施の形態１の効果に加え、低域通過フィルタとして動作しスプリアスを抑圧することができる。

なお、本実施の形態９では、第１の伝送線路と結合する伝送線路をさらに備えた場合について説明したが、第４の伝送線路と結合する伝送線路を備えた場合にも、同様な効果が得られる。

また、図２３は、本発明の実施の形態９における帯域可変フィルタの図２２とは異なる構成図である。図２３に示すように、第５の伝送線路２０ｅの両端を接地した場合には、帯域阻止フィルタとして動作し、所望の周波数を除去することができる。

また、本実施の形態９では、先の実施の形態１に対してさらに第５の伝送線路を備えた場合ついて説明したが、先の実施の形態２〜８に適用した場合にも、同様な効果が得られる。

また、上述した実施の形態１〜９による帯域可変フィルタの構成図では、いずれも、インピーダンスの異なる線路を示しているが、インピーダンスがすべて等しい線路を用いた場合にも、同等の効果を得ることができる。

また、上述した実施の形態１〜９による帯域可変フィルタの構成図では、マイクロストリップ線路を示しているが、コプレーナ結合線路を用いた場合にも、同等な効果が得られることができる。

また、上述した実施の形態１〜９における帯域可変フィルタに用いられるスイッチング素子としては、電界効果トランジスタ、ＰＩＮダイオード等の半導体スイッチや、ＭＥＭＳスイッチ等の機械スイッチを用いることができ、いずれも同等の効果を得ることができる。

また、上述した実施の形態５〜８における帯域可変フィルタに用いられる可変容量素子としては、バラクタダイオードやＭＥＭＳバラクタを、電界効果トランジスタ、ＰＩＮダイオード等の半導体スイッチや、ＭＥＭＳスイッチ等の機械スイッチと組合せた固定容量を用いることができ、いずれも同等の効果を得ることができる。

本発明の実施の形態１における帯域可変フィルタの構成図である。本発明の実施の形態１における帯域可変フィルタの第１の状態を示す図である。本発明の実施の形態１における帯域可変フィルタの第２の状態を示す図である。本発明の実施の形態１における帯域可変フィルタの第３の状態を示す図である。本発明の実施の形態１における帯域可変フィルタの第１〜第３の状態における通過量の周波数特性を示す例示図である。本発明の実施の形態２における帯域可変フィルタの構成図である。本発明の実施の形態２における帯域可変フィルタを第３の状態として周波数ｆ３で動作させた場合に、スイッチング素子３０ａをオン状態とした図である。本発明の実施の形態２における帯域可変フィルタの図６とは異なる構成図である。本発明の実施の形態３における帯域可変フィルタの構成図である。本発明の実施の形態３における帯域可変フィルタの第１の状態を示す図である。本発明の実施の形態３における帯域可変フィルタの第２の状態を示す図である。本発明の実施の形態３における帯域可変フィルタの第３の状態を示す図である。本発明の実施の形態３における帯域可変フィルタの第１〜第３の状態における通過振幅の周波数特性を示す例示図である。本発明の実施の形態４における帯域可変フィルタの構成図である。本発明の実施の形態４における帯域可変フィルタを第３の状態として周波数ｆ３で動作させた場合に、第１、第４のスイッチング素子をオン状態とした図である。本発明の実施の形態４における帯域可変フィルタの図１４とは異なる構成図である。本発明の実施の形態５における帯域可変フィルタの構成図である。本発明の実施の形態５における帯域可変フィルタの図１７とは異なる構成図である。本発明の実施の形態６における帯域可変フィルタの構成図である。本発明の実施の形態７における帯域可変フィルタの構成図である。本発明の実施の形態８における帯域可変フィルタの構成図である。本発明の実施の形態９における帯域可変フィルタの構成図である。本発明の実施の形態９における帯域可変フィルタの図２２とは異なる構成図である。従来の帯域可変フィルタの構成図である。

符号の説明

１０ａ入力端子、１０ｂ出力端子、２０ａ〜２０ｇ伝送線路、３０ａ〜３０ｊスイッチング素子、４０、４０ａ、４０ｂ可変容量素子、４１ａ、４１ｂ固定容量素子。

Claims

２本の伝送線路からなる結合線路を備えた帯域可変フィルタであって、
前記伝送線路の一部に接続され、オン／オフ切り替えにより前記結合線路の長さを切り替えることで中心周波数を変更可能とする少なくとも１つのスイッチング素子をさらに備えたことを特徴とする帯域可変フィルタ。
請求項１に記載の帯域可変フィルタにおいて、
前記結合線路は、一端が入力端子に接続された２本の伝送線路から構成され、前記結合線路の通過端子と結合端子が開放され、アイソレーション端子に出力端子が接続されており、
前記スイッチング素子は、前記伝送線路の一部に直列に設けられている
ことを特徴とする帯域可変フィルタ。
請求項１に記載の帯域可変フィルタにおいて、
前記結合線路は、一端が入力端子に接続された２本の伝送線路から構成され、前記結合線路の通過端子と結合端子が接地され、アイソレーション端子に出力端子が接続されており、
前記スイッチング素子は、一方が接地された状態で前記結合線路に接続されている
ことを特徴とする帯域可変フィルタ。
請求項１に記載の帯域可変フィルタにおいて、
前記結合線路は、入力端子とアイソレーション端子が縦続接続された２本の伝送線路からなる複数の結合線路で構成され、前記結合線路の通過端子と結合端子が開放されており、
前記スイッチング素子は、前記伝送線路の一部に直列に設けられている
ことを特徴とする帯域可変フィルタ。
請求項１に記載の帯域可変フィルタにおいて、
前記結合線路は、入力端子とアイソレーション端子が縦続接続された２本の伝送線路からなる複数の結合線路で構成され、前記結合線路の通過端子と結合端子が接地されており、
前記スイッチング素子は、一方が接地された状態で前記結合線路に接続されている
ことを特徴とする帯域可変フィルタ。
請求項１ないし５のいずれか１項に記載の帯域可変フィルタにおいて、
一方が接地された状態で前記伝送線路に接続された固定容量素子または可変容量素子を少なくとも１つさらに備えたことを特徴とする帯域可変フィルタ。
請求項１ないし６のいずれか１項に記載の帯域可変フィルタにおいて、
伝送線路間に接続された固定容量素子または可変容量素子を少なくとも１つさらに備えたことを特徴とする帯域可変フィルタ。
請求項１ないし７のいずれか１項に記載の帯域可変フィルタにおいて、
少なくとも一方が短絡されており、前記伝送線路と結合する新たな伝送線路をさらに備えたことを特徴とする帯域可変フィルタ。
請求項１ないし８のいずれか１項に記載の帯域可変フィルタを少なくとも２つ縦続接続して構成されることを特徴とする帯域可変フィルタ。