JP5164873B2 - 移相器 - Google Patents

Description

この発明は、マイクロ波の移相を変化させる移相器に関するものである。

図１０は下記特許文献１に開示された従来の移相器を示す回路図である。この回路は、一対の高周波信号入出力端子１ａ，１ｂの間に接続されたスイッチング素子２ｆ、スイッチング素子２ｆに並列接続されたインダクタ３ｄ，３ｅの直列回路、インダクタ３ｄ，３ｅ間の接続点とグランドとの間に接続されたキャパシタ４ｃとインダクタ３ｃの直列回路、インダクタ３ｃと並列接続されたスイッチング素子２ｃからなる。そして例えば電界効果トランジスタ(ＦＥＴ)からなるスイッチング素子２ｆ，２ｃのオン／オフにより、移相器がＢＰＦ(バンドパスフィルタ)(２ｆ：オン，２ｃ：オフ→位相変化無)あるいはAll-Pass(全透過)状態(２ｆ：オフ，２ｃ：オン→位相遅れ)としての動作を示し、両状態での通過位相の差により所要の移相量を得るものである。

国際公開第２００５／０９３９５１号パンフレット

上記のような従来の移相器において、回路を小形に構成するためには、互いに並列接続されたインダクタを隣接して配置する必要があるが、所要のインダクタンスをスパイラルインダクタで構成した場合、両者間の電磁結合の影響により所望の特性を得ることが難しくなるという課題があった。

この発明は、上記の課題を解決するためになされたものであり、小型でかつ所要の移相量が得られる移相器を提供することを目的とする。

この発明は、第１および第２の高周波信号入出力端子と、前記第１および第２の高周波信号入出力端子とグランド間に並列に接続された少なくとも１つの移相ユニットと、を備え、前記各移相ユニットが、前記第１および第２の高周波信号入出力端子の間に接続された第１のインダクタ、前記第１のインダクタに並列接続された第１のスイッチング素子と第２のスイッチング素子の直列回路、前記第１のスイッチング素子と第２のスイッチング素子との接続点とグランドとの間に接続された第２のインダクタと第３のインダクタの直列回路、前記第３のインダクタに並列接続された第３のスイッチング素子、を含み、前記第１，第２，第３のスイッチング素子がスイッチを開いた状態のときに等価的にキャパシタを持つ、ことを特徴とする移相器にある。

この発明で、小型でかつ所要の移相量が得られる移相器を提供することができる。

この発明の実施の形態１による移相器の構成を示す回路図である。 図１の移相器の第１の状態における等価回路を示す図である。 図１の移相器の第２の状態における等価回路を示す図である。 この発明の実施の形態２による移相器の構成を示す回路図である。 図４の移相器の第１の状態における等価回路を示す図である。 図４の移相器の第２の状態における等価回路を示す図である。 この発明の実施の形態３による移相器の構成を示す回路図である。 この発明の実施の形態４による移相器の構成を示す回路図である。 この発明の実施の形態５による移相器の構成を示す回路図である。 従来の移相器の構成を示す回路図である。

実施の形態１．
図１はこの発明の実施の形態１による移相器の構成を示す回路図である。図１において、１対の第１および第２の高周波信号入出力端子１ａ，１ｂとグランド間には並列に少なくとも１つの移相ユニット７ａ，７ｂ(図９参照)が接続される。図１は１つの移相ユニットを示し(図１〜８まで同様)、移相ユニットは、第１および第２の高周波信号入出力端子１ａ，１ｂの間に接続された第１のインダクタ３ａ、第１のインダクタ３ａに並列接続された第１のスイッチング素子２ａと第２のスイッチング素子２ｂの直列回路、第１のスイッチング素子２ａと第２のスイッチング素子２ｂとの接続点とグランドとの間に接続された第２のインダクタ３ｂと第３のインダクタ３ｃの直列回路、そして第３のインダクタ３ｃに並列接続された第３のスイッチング素子２ｃを備える。なお、第１〜３のスイッチング素子２ａ〜２ｃは例えば電界効果トランジスタ(ＦＥＴ)からなる(以下同様)。

次に図１の回路の動作を説明する。第１〜３のスイッチング素子２ａ〜２ｃは、スイッチが閉じた状態では高周波において等価的に抵抗とみなすことができ、スイッチが開いた状態では等価的にキャパシタとみなすことができる。図２は図１の回路の第１，第２のスイッチング素子２ａ，２ｂが閉じ、第３のスイッチング素子２ｃが開いた第１の状態での等価回路を示している。５０ａ，５０ｂは閉じた第１，第２のスイッチング素子２ａ，２ｂが等価的に持つ抵抗、４０ｃは開いた第３のスイッチング素子２ｃが等価的に持つキャパシタである。ここで、抵抗５０ａ，５０ｂの抵抗値が十分に小さい場合、本回路は第２，第３のインダクタ３ｂ，３ｃとキャパシタ４０ｃから構成される回路とみなすことができ、このとき本回路はＢＰＦとして動作する。

図３は図１の回路の第１，第２のスイッチング素子２ａ，２ｂが開き、第３のスイッチング素子２ｃが閉じた第２の状態での等価回路を示している。４０ａおよび４０ｂは開いた第１，第２のスイッチング素子２ａ，２ｂが等価的に持つキャパシタ、５０ｃは閉じた第３のスイッチング素子２ｃが等価的に持つ抵抗である。ここで、抵抗５０ｃの抵抗値が十分に小さい場合、本回路は第２，第３のインダクタ３ｂ，３ｃとキャパシタ４０ａ，４０ｂから構成されるAll-Pass回路として動作する。

以上のように、スイッチング素子の開閉によりＢＰＦまたはAll-Pass回路としての動作を示すため、これらの通過位相の違いにより、所要の移相量を得ることができる。

このようにして、ＢＰＦおよびAll-Pass回路の切替を行うことができる。さらに、インダクタ同士が隣接しないため、電磁結合による特性劣化が小さく良好な特性が得られる。
なお、従来の並列接続されたインダクタ３ｄ，３ｅについては、インダクタの構成位置にレイアウトの自由度がなく、小型に構成するためには隣接して配置する必要があり、上記問題が生じていたが、図１等の直列接続されたインダクタ３ｂ，３ｃについては、インダクタの構成位置にレイアウトの自由度があるため、離して配置することで特性の劣化を防ぐことができる。

実施の形態２．
図４はこの発明の実施の形態２による移相器の構成を示す回路図である。図４において上記実施の形態と同一もしくは相当部分は同一符号で示し説明は省略する。図４に示す移相器(移相ユニット)は、図１の移相器において、第１の高周波信号入出力端子１ａ側と、第１のインダクタ３ａと第１のスイッチング素子２ａとの接続点との間に接続された第４のスイッチング素子２ｄと、第２の高周波信号入出力端子１ｄ側と、第１のインダクタ３ａと第２のスイッチング素子２ｂとの接続点との間に接続された第５のスイッチング素子２ｅとをさらに備える。

図５は図４の回路の第１，第２のスイッチング素子２ａ，２ｂが閉じ、第３〜５のスイッチング素子２ｃ、２ｄおよび２ｅが開いた第１の状態での等価回路を示している。５０ａ，５０ｂは閉じた第１，第２のスイッチング素子２ａ，２ｂが等価的に持つ抵抗、４０ｃ，４０ｄ，４０ｅは開いた第３〜５のスイッチング素子２ｃ，２ｄ，２ｅが等価的に持つキャパシタである。ここで、抵抗５０ａ，５０ｂの抵抗値が十分に小さい場合、本回路は第２，第３のインダクタ３ｂ，３ｃとキャパシタ４０ｃ，４０ｄ，４０ｅから構成される回路とみなすことができ、このとき本回路はＢＰＦとして動作する。

図６は図４の回路の第１，第２のスイッチング素子２ａ，２ｂが開き、第３〜５のスイッチング素子２ｃ、２ｄおよび２ｅが閉じた第２の状態での等価回路を示している。４０ａ，４０ｂは開いた第１，第２のスイッチング素子２ａ，２ｂが等価的に持つキャパシタ、５０ｃ，５０ｄ，５０ｅは閉じた第３〜５のスイッチング素子２ｃ，２ｄ，２ｅが等価的に持つ抵抗である。ここで、抵抗５０ｃ，５０ｄ，５０ｅの抵抗値が十分に小さい場合、本回路は第２，第３のインダクタ３ｂ，３ｃとキャパシタ４０ａ，４０ｂから構成される回路とみなすことができ、このとき本回路はAll-Pass回路として動作する。

以上のように、スイッチング素子の開閉により容量結合ＢＰＦまたはAll-Pass回路としての動作を示すため、これらの通過位相の違いにより、所要の移相量を得ることができる。

このようにして、広帯域なAll-Pass回路としての動作を保ったまま、第１の状態を広帯域な容量結合ＢＰＦ回路とすることができるので、結果として両状態において広帯域な特性が得られる。

実施の形態３．
図７はこの発明の実施の形態３による移相器の構成を示す回路図である。図７において上記実施の形態と同一もしくは相当部分は同一符号で示し説明は省略する。図７に示す移相器(移相ユニット)は、図４の実施の形態２の移相器において第４，第５のスイッチング素子２ｄ，２ｅに抵抗５ａおよび５ｂをそれぞれ並列に接続した構成である。

この場合、第４，第５のスイッチング素子２ｄ，２ｅが開いた第１の状態において、スイッチング素子２ｄおよび２ｅは上記の抵抗５ａおよび５ｂによる損失を持つことになる。

このように、第１の状態における回路の損失を任意に決めることができるため、これを第２の状態における回路の損失と等しくすることができ、第１および第２の両状態の損失差を低減することが可能となる。

また、第１〜３のスイッチング素子２ａ，２ｂ，２ｃに抵抗を並列に接続した場合でも上記と同等の効果が得られる。

実施の形態４．
図８はこの発明の実施の形態４による移相器の構成を示す回路図である。図８において上記実施の形態と同一もしくは相当部分は同一符号で示し説明は省略する。図８に示す移相器(移相ユニット)は、図４の実施の形態２の移相器において第４，第５のスイッチング素子２ｄ，２ｅにキャパシタ４ａおよび４ｂをそれぞれ並列に接続した構成である。

このように、第４，第５のスイッチング素子２ｄ，２ｅが開いた状態において、スイッチング素子２ｄが等価的に持つキャパシタ４０ｄとキャパシタ４ａの合成容量および、スイッチング素子２ｅが等価的に持つキャパシタ４０ｅとキャパシタ４ｂの合成容量が、実施の形態２による移相器のスイッチング素子２ｄが開いた状態において等価的に持つキャパシタの容量値およびスイッチング素子２ｅが開いた状態において等価的に持つキャパシタの容量値と等しくなるように設定されているものとする。

これにより、スイッチング素子が等価的に持つキャパシタを小さくすることができるため、このスイッチング素子の物理的寸法を小さくすることができ、結果として回路の小形化が可能となる。

また、第１〜３のスイッチング素子２ａ，２ｂ，２ｃにキャパシタを並列に接続した場合でも上記と同等の効果が得られる。

実施の形態５．
図９はこの発明の実施の形態５による移相器の構成を示す回路図である。図９において上記実施の形態と同一もしくは相当部分は同一符号で示し説明は省略する。図９において７ａおよび７ｂは図１〜８に示した移相ユニットに当たる単ビット移相器である。ここでは図１に示したこの発明の実施の形態１による移相器を単ビット移相器７ａ，７ｂとして用いた例を示している。

このように、第１および第２の高周波信号入出力端子１ａ，１ｂとグランド間に並列に複数の単ビット移相器７ａ，７ｂを接続することにより、所望の移相量を離散的に得ることができる多ビット移相器として動作することが可能となる。

なお、上記各実施の形態では、スイッチング素子として、電界効果トランジスタを用いた場合について述べたが、バイポーラトランジスタ、ＰＩＮダイオード、バラクタダイオード、ＭＥＭＳスイッチ等のスイッチング素子を用いた場合でも同等の効果が得られる。

またこの発明は、上記各実施の形態に限定されるものではなく、これらの可能な組み合わせを全て含むことは云うまでもない。

１ａ，１ｂ 高周波信号入出力端子、２ａ〜２ｅ スイッチング素子、３ａ〜３ｃ インダクタ、４ａ，４ｂ，４０ａ〜４０ｅ キャパシタ、５ａ，５ｂ，５０ａ〜５０ｅ 抵抗、６ グランド、７ａ，７ｂ 単ビット移相器(移相ユニット)。

Claims (5)

1. 第１および第２の高周波信号入出力端子と、
   前記第１および第２の高周波信号入出力端子とグランド間に並列に接続された少なくとも１つの移相ユニットと、
   を備え、前記各移相ユニットが、
   前記第１および第２の高周波信号入出力端子の間に接続された第１のインダクタ、
   前記第１のインダクタに並列接続された第１のスイッチング素子と第２のスイッチング素子の直列回路、
   前記第１のスイッチング素子と第２のスイッチング素子との接続点とグランドとの間に接続された第２のインダクタと第３のインダクタの直列回路、
   前記第３のインダクタに並列接続された第３のスイッチング素子、
   を含み、
   前記第１，第２，第３のスイッチング素子がスイッチを開いた状態のときに等価的にキャパシタを持つ、
   ことを特徴とする移相器。
2. 前記各移相器ユニットが、
   前記第１の高周波信号入出力端子側と、前記第１のインダクタと第１のスイッチング素子との接続点との間に接続された第４のスイッチング素子と、
   前記第２の高周波信号入出力端子側と、前記第１のインダクタと第２のスイッチング素子との接続点との間に接続された第５のスイッチング素子と、
   をさらに含み、
   前記第４，第５のスイッチング素子がスイッチを開いた状態のときに等価的にキャパシタを持つ、
   ことを特徴とする請求項１に記載の移相器。
3. 前記第１から第５のスイッチング素子のうち少なくとも１つに並列に抵抗が接続されたことを特徴とする請求項１または２に記載の移相器。
4. 前記第１から第５のスイッチング素子のうち少なくとも１つに並列にキャパシタが接続されたことを特徴とする請求項１から３までのいずれか１項に記載の移相器。
5. 前記第１および第２の高周波信号入出力端子の間に複数の移相ユニットを接続し多ビット移相器を構成したことを特徴とする請求項１から４までのいずれか１項に記載の移相器。

Images