JPH0882643A - パルス位相差符号化回路 - Google Patents

Abstract

(57)【要約】 【目的】 誤差の範囲が均一で精度の良いパルス位相差
符号化回路を提供する。 【構成】 多数の反転回路（ＮＡＮＤ，ＩＮＶ）をリン
グ状に連結したパルス周回回路１０と、パルス周回回路
１０内にパルスを周回させるパルス信号ＰＡに引き続い
て入力されるパルス信号ＰＢを受けると、各反転回路の
出力を所定のしきい値で２値化して取り込み、その２値
化データからパルスの周回位置を特定するパルスセレク
タ１６と、パルスセレクタ１６の動作電圧を調整する電
圧調整回路２２とを備える。パルスセレクタ１６の動作
電圧を変化させると、それに応じてしきい値も変化する
ため、このしきい値を適度に調整することにより、各反
転回路の出力を、連続する２つの反転回路の出力の位相
差が夫々略同じになるようにして取り込むことができ、
延いては、パルス信号ＰＡ，ＰＢの位相差を符号化した
デジタルデータＤＯの各値における誤差の範囲を均一に
することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、任意の２パルス間の位
相差を符号化するパルス位相差符号化回路に関する。

【０００２】

【従来の技術】従来より、この種の装置としては、例え
ば特開平３−２２０８１４号公報に開示されているよう
に、複数の反転回路をリング状に連結したパルス周回回
路を備え、このパルス周回回路に、任意のタイミングで
第１のパルスを入力して周回させ、その周回数をカウン
トし、引続き第１のパルスに対し任意の位相差を有する
第２のパルスを入力した時に、パルス周回回路における
第１のパルスの周回位置を検出し、その検出された周回
位置とカウントされた周回数、即ち、何周と何個の反転
回路が反転動作したのかを検出することにより、２つの
パルスの位相差を検出するものが知られている。

【０００３】

【発明が解決しようとする課題】しかし、パルス周回回
路に使用される反転回路のしきい値が、その入出力信号
の振幅の１／２でない場合、反転回路の入力が変化して
（しきい値に達して）から出力が変化するまでの時間、
即ち、反転回路の遅延時間は、信号の立上がりが入力さ
れた場合と立下がりが入力された場合とでは異なったも
のとなる。

【０００４】例えば、反転回路の入出力信号が０Ｖ〜５
Ｖの間を変化し、しきい値が１．５Ｖである場合、連続
した３つの反転回路（ｋ−１段，ｋ段，ｋ＋１段）の出
力は、図７のように表される。なお、各素子は、１チッ
プにＩＣ化されたものであり、均一な特性を有するもの
とする。

【０００５】図７に示すように、ｋ−１段の反転回路の
出力（ｋ段の反転回路の入力）がLow レベルからHighレ
ベルに変化し、しきい値（１．５Ｖ）に達すると、ｋ段
の出力（ｋ＋１段の入力）がHighレベルからLow レベル
に変化を開始する。そして、このｋ段の出力（ｋ＋１段
の入力）がしきい値に達すると、ｋ＋１段の出力がLow
レベルからHighレベルに変化を開始する。

【０００６】このように動作している各反転回路の出力
を、反転回路のしきい値と同じ１．５Ｖでその信号レベ
ルを識別した場合、各反転回路の出力は図中にHigh／Lo
w で示すように識別される。そして、入力がしきい値に
達してから出力がしきい値に達するまでの時間ＤＬk ，
ＤＬk+1 が夫々ｋ段目およびｋ＋１段目の反転回路の遅
延時間であり、これらは、異なったものとなる。

【０００７】即ち、反転回路の出力を取り込む際のしき
い値を低くするほど、信号の立上がりが入力された場合
（入力側の信号がLow レベルからHighレベルに変化する
場合）は、入力側でHighレベルであると識別されるのが
早くなり、出力側でLow レベルであると識別されるのが
遅くなるため、反転回路における遅延時間は大きくな
る。逆に、信号の立下がりが入力された場合（入力側の
信号がHighレベルからLow レベルに変化する場合）は、
入力側でLow レベルであると識別されるのが遅くなり、
出力側でHighレベルであると識別されるのが早くなるの
で、反転回路における遅延時間が小さくなる。この結
果、入力が立上がりであるｋ段目の反転回路の遅延ＤＬ
k （即ち周回位置検出手段が取り込んだｋ−１段目の反
転回路の出力と、ｋ段目の反転回路の出力との位相差）
と、入力が立下がりであるｋ＋１段目の反転回路の遅延
ＤＬk+1 （即ち周回位置検出手段が取り込んだｋ段目の
反転回路の出力と、ｋ＋１段目の反転回路の出力との位
相差）とでは異なったものとなってしまうのである。な
お、パルス位相差符号化回路の出力値であるデジタルデ
ータは、この遅延（位相差）ＤＬk ，ＤＬk+1 の期間に
対応して所定の値に符号化される。

【０００８】従って、このようなパルス位相差符号化回
路を使用してパルス位相差の測定を行った場合、パルス
信号が通過した反転回路の段数が偶数段か奇数段かによ
り、即ち、パルス信号の先頭が立上がり信号になってい
るか立下がり信号になっているかにより、符号化された
デジタルデータの測定誤差の大きさが異なってしまうた
め、精度のよい測定を行うことができないという問題が
あった。

【０００９】これを解決するために、反転回路２個を組
にして使用し、遅延時間の違いを相殺することにより反
転回路のしきい値が入出力信号の振幅の１／２でなくて
も、信号の立上がりを入力した場合と立下がりを入力し
た場合とで、出力各段の遅延時間が一定になるように
し、符号化されたデジタルデータの各値における誤差の
範囲を一定にする方法も知られているが、各段の遅延時
間が増大し分解能が劣ってしまうという問題があった。

【００１０】本発明は、上記問題点を解決するために、
符号化されたデジタルデータの各値における誤差の範囲
が均一で精度のよいパルス位相差符号化回路を提供する
ことを目的とする。

【００１１】

【課題を解決するための手段】上記目的を達成するため
になされた請求項１に記載の発明は、入力信号を反転し
て出力する反転回路が複数個リング状に連結されると共
に、該反転回路の一つが反転動作を外部からの第１の制
御信号により制御可能な起動用反転回路として構成さ
れ、上記第１の制御信号の入力による該起動用反転回路
の反転動作開始に伴いパルス信号を周回させるパルス周
回回路と、該パルス周回回路内での上記パルス信号の周
回回数をカウントし、該カウント結果を二進数デジタル
データとして出力するカウンタと、上記第１の制御信号
に対して任意の位相差を有する第２の制御信号が外部よ
り入力された時に、上記パルス周回回路の各反転回路の
出力を、動作電圧に応じて定まる所定のしきい値により
２値化して取り込み、２値化して取り込んだ上記各反転
回路の出力に基づき上記パルス周回回路内での上記パル
ス信号の周回位置を検出し、該周回位置に応じた二進数
デジタル信号を出力する周回位置検出手段と、該周回位
置検出手段からの二進数デジタルデータを下位ビット、
上記カウンタからの二進数デジタルデータを上位ビット
とする複数ビットの二進数デジタルデータを第１の制御
信号および第２の制御信号の位相差を表すデータとして
出力するデータ出力ラインと、を備えたパルス位相差符
号化回路において、上記周回位置検出手段の動作電圧を
調整する電圧調整手段を設け、上記周回位置検出手段の
しきい値は、上記電圧調整手段により上記動作電圧を調
整することにより、上記周回位置検出手段が２値化して
取り込んだ上記各反転回路の出力のうち、連続した２つ
の反転回路の出力の位相差が夫々一定となるように調整
されていることを特徴とする。

【００１２】また、請求項２に記載の発明は、請求項１
に記載のパルス位相差符号化回路において、上記周回位
置検出手段は、上記各反転回路の出力を取り込むための
各入力ラインに設けられ、上記反転回路の出力レベルを
識別するためのしきい値が動作電圧に応じて定まるバッ
ファ回路と、上記バッファ回路と電源との間に接続さ
れ、所定の駆動信号に応じて上記バッファ回路の動作電
圧を降下させる電圧降下手段と、を少なくとも備え、上
記電圧調整手段は、上記電圧降下手段を駆動して上記バ
ッファ回路の動作電圧を調整することを特徴とする。

【００１３】次に、請求項３に記載の発明は、請求項１
または請求項２に記載のパルス位相差符号化回路におい
て、更に、外部より所定の制御データを入力するための
入力端子と、該入力端子より入力された上記制御データ
を記憶する記憶手段と、該記憶手段に記憶された制御デ
ータまたは上記入力端子より入力される制御データのい
ずれかを選択的に上記電圧調整手段に供給する切替手段
と、を設け、上記電圧調整手段は、上記切替手段より供
給される制御データに応じて上記動作電圧を設定するこ
とを特徴とする。

【００１４】

【作用および発明の効果】上記のように構成された請求
項１に記載のパルス位相差符号化回路においては、第１
の制御信号が入力されると、パルス周回回路の起動用反
転回路が反転動作を開始し、パルス周回回路を構成する
各反転回路の出力が順次反転してパルス信号がパルス周
回回路上を周回する。

【００１５】ところで、反転回路は、反転回路の入力レ
ベルが変化してから出力レベルが変化するまでに、即
ち、パルス信号が反転回路を通過するまでに遅延を有す
るため、この遅延時間の間は、出力レベルと入力レベル
（前段の出力レベル）とが同一レベルになる。つまり、
後段の反転回路と出力レベルが同一となっている反転回
路の位置がパルス信号の周回位置となる。

【００１６】そして、カウンタが、パルス周回回路内で
のパルス信号の周回回数をカウントして、そのカウント
結果を二進数デジタルデータとして出力する。また、第
１の制御信号に対して任意の位相差を有する第２の制御
信号が外部より入力されると、周回位置検出手段が、各
反転回路からの出力信号を、所定のしきい値で２値化し
て取り込み、この取り込んだ信号に基づきパルス周回回
路内でのパルス信号の周回位置を検出して、その周回位
置に応じた二進数デジタルデータを発生する。そして、
データ出力ラインが、周回位置検出手段からの二進数デ
ジタルデータを下位ビット，カウンタからの二進数デジ
タルデータを上位ビットとする複数ビットのデジタルデ
ータをパルス位相差データとして出力する。

【００１７】ここで、周回位置検出手段の動作電圧は、
電圧調整手段により調整されており、この動作電圧が調
整されることにより、周回位置検出手段がパルス周回回
路の各反転回路の出力を取り込む際のしきい値が調整さ
れる。しかも、しきい値は、２値化して取り込んだ各反
転回路の出力のうち、連続した２つの反転回路の出力の
位相差が夫々一定となるように調整されている。

【００１８】なお、ここでいう反転回路の出力の位相差
とは、反転回路の入力（前段の反転回路の出力）の信号
レベルが変化してから、その変化に従って出力の信号レ
ベルが変化するまでの時間差のことである。即ち、周回
位置検出手段に各反転回路の出力を取り込む際のしきい
値を高くするほど、信号の立上がりが入力された場合
（入力側の信号がLow レベルからHighレベルに変化する
場合）は、入力側でHighレベルであると識別されるのが
遅れ、出力側でLow レベルであると識別されるのが早ま
るため、反転回路における遅延時間は小さくなる。逆
に、信号の立下がりが入力された場合（入力側の信号が
HighレベルからLow レベルに変化する場合）は、入力側
でLow レベルであると識別されるのが早まり、出力側で
Highレベルであると識別されるのが遅れるので、反転回
路の遅延時間が大きくなる。このため、しきい値を適当
に調整することにより、入力の信号レベルの変化の仕方
に関わらず反転回路の遅延（即ち反転回路の入力信号と
出力信号の位相差）を一定にすることができ、延いては
連続した２つの反転回路の出力の位相差を夫々一定にす
ることができるのである。

【００１９】具体的には、例えば、図６に示すように、
反転回路の入出力信号が０Ｖ〜５Ｖの間を変化し、しき
い値が１．５Ｖの場合を考えると、連続した３つの反転
回路（ｋ−１段，ｋ段，ｋ＋１段）の出力は、図７で説
明したものと全く同じになるが、周回位置検出手段がこ
れら各反転回路の出力を取り込む時のしきい値を適当な
値（ここでは２Ｖ）に設定すれば、信号レベルは、図６
中でHigh／Low で示すように識別され、入力が立上がり
であるｋ段目の反転回路の遅延ＤＬk （即ち周回位置検
出手段が取り込んだｋ−１段目の反転回路の出力と、ｋ
段目の反転回路の出力との位相差）と、入力が立下がり
であるｋ＋１段目の反転回路の遅延ＤＬk+1 （即ち周回
位置検出手段が取り込んだｋ段目の反転回路の出力と、
ｋ＋１段目の反転回路の出力との位相差）とが略同じに
なることがわかる。

【００２０】このように、請求項１に記載のパルス位相
差符号化回路によれば、周回位置検出手段の動作電圧を
調整することにより、周回位置検出手段のしきい値が調
整可能にされており、この周回位置検出手段のしきい値
を、連続した２つの反転回路の出力の位相差が夫々一定
になるように調整することにより、パルス周回回路から
位相差の揃った出力を取り込むことができる。そして、
この位相差の揃った信号を用いて第１の制御信号と第２
の制御信号とのパルス位相差を精度よく符号化すること
ができる。

【００２１】また、パルス位相差を精度よく符号化でき
ることにより、例えばデジタルＰＬＬの位相比較器や様
々なセンサ，測定器等に適用すれば、高精度な測定や制
御が可能になる。次に、請求項２に記載のパルス位相差
符号化回路においては、電圧調整手段が、バッファ回路
と電源との間に接続された電圧降下手段を駆動して、バ
ッファ回路の動作電圧を調整する。しかも、バッファ回
路のしきい値は、その動作電圧に応じて所定の値に定ま
るので、動作電圧を調整することによりバッファ回路の
しきい値が調整される。

【００２２】従って、請求項２に記載のパルス位相差符
号化回路によれば、バッファ回路のしきい値を、連続し
た２つの反転回路の出力の位相差が夫々一定になるよう
に調整することにより、請求項１に記載のパルス位相差
符号化回路と同様に、パルス周回回路から位相差の揃っ
た出力を取り込むことができ、この位相差の揃った信号
を用いて第１の制御信号と第２の制御信号とのパルス位
相差を精度よく符号化することができる。

【００２３】また、バッファ回路の動作電圧のみを変化
させているので、広い動作電圧に対する動作の保障をバ
ッファ回路のみについて行えばよく、回路設計等を簡単
にすることができる。また次に、請求項３に記載のパル
ス位相差符号化回路においては、入力端子を介して外部
より入力される制御データが電圧調整手段に供給される
ように切替手段を設定し、入力端子より制御データを入
力すると、電圧調整手段は、この入力端子より入力され
た制御データに応じて周回位置検出手段あるいはバッフ
ァ回路の動作電圧を設定する。

【００２４】そしてこの時、記憶手段に制御データを記
憶させれば、以後、切替手段を切り替えて、記憶手段に
記憶された制御データが電圧調整手段に供給されるよう
に設定することにより、外部より制御データを入力する
ことなく、動作電圧は常に所定の値に設定される。

【００２５】従って、本発明によれば、入力端子を介し
て入力する制御データを変化させることにより、周回位
置検出手段あるいはバッファ回路の動作電圧を変化さ
せ、パルス位相差符号化回路の動作特性を測定し、最適
な動作特性が得られた時の制御データを記憶手段に記憶
することにより、以後このような調整を必要とすること
なくパルス位相差符号化回路を常に最適な状態で動作さ
せることができる。

【００２６】

【実施例】以下に本発明の実施例を図面と共に説明す
る。まず図１は、本発明が適用された第１実施例のパル
ス位相差符号化回路を表す概略構成図である。

【００２７】図１に示すように、本実施例のパルス位相
差符号化回路２は、一方の入力端にパルス信号ＰＡを受
けて動作する起動用反転回路としての１個の否定論理積
回路ＮＡＮＤと反転回路としての多数のインバータＩＮ
Ｖｒとをリング状に連結してなるパルス周回回路１０
と、パルス周回回路１０内の否定論理積回路ＮＡＮＤの
前段に設けられたインバータＩＮＶｒの出力レベルの反
転回数からパルス周回回路１０内でのパルス信号の周回
回数をカウントして二進数のデジタルデータを発生する
カウンタ１２と、パルス信号ＰＡに対し任意の位相差を
有するパルス信号ＰＢを受けるとカウンタ１２から出力
されるデジタルデータをラッチするラッチ回路１４と、
パルス信号ＰＢを受けるとパルス周回回路１０を構成す
る各反転回路（即ち否定論理積回路ＮＡＮＤ及びインバ
ータＩＮＶｒ）の出力を取り込み、その出力レベルから
パルス周回回路１０内を周回中のパルス信号を抽出し
て、その位置を表す信号を発生するパルスセレクタ１６
と、パルスセレクタ１６からの出力信号に対応したデジ
タルデータを発生するエンコーダ１８と、ラッチ回路１
４からのデジタルデータを上位ビット，エンコーダ１８
からのデジタルデータを下位ビットとし、パルス信号Ｐ
Ａ，ＰＢの位相差を表す二進数のデジタルデータＤＯを
外部に出力するデータ出力ライン２０と、パルスセレク
タ１６の動作電圧Ｖｓを調整する電圧調整回路２２とに
より構成されている。

【００２８】ここで、パルスセレクタ１６は、パルス周
回回路１０を構成する各反転回路の出力を取り込むため
の各入力ラインに接続されたインバータＩＮＶｓと、イ
ンバータＩＮＶｓの出力をパルス信号ＰＢの立上がりタ
イミングでラッチするＤフリップフロップＤＦＦと、各
ＤフリップフロップＤＦＦの出力から、同一レベルが連
続している箇所を検出し、その前段側の信号に対応する
信号をエンコーダ１８に出力するセレクト回路２４とに
より構成されている。

【００２９】一方、パルスセレクタ１６の動作電圧を調
整する電圧調整回路２２は、所定の制御データに応じて
所定の電圧を発生させるＤＡコンバータ２６と、外部よ
り制御データＣＤを取り込むための入力端子Ｔと、図示
しないスイッチが押下されることにより入力端子Ｔより
入力された制御データＣＤを記憶するメモリ２８と、入
力端子Ｔから入力された制御データＣＤ，またはメモリ
２８に記憶された制御データＣＤＭのいずれか一方をＤ
Ａコンバータ２６に供給する選択スイッチ３０とにより
構成されている。なお、ＤＡコンバータ２６は、例え
ば、直列に接続された抵抗により電源電圧を分圧し、制
御データＣＤ／ＣＤＭに応じて分圧用の抵抗を様々に切
り替えて分圧比を変化させることにより電圧を変化させ
るように構成されており、パルスセレクタ１６を駆動す
るために必要な電源を十分に供給できるものである。

【００３０】また、データ出力ライン２０から出力され
るデジタルデータＤＯは、カウンタ１２から出力される
二進数デジタルデータを上位ビット、エンコーダ１８か
ら出力される二進数デジタルデータを下位ビットとして
表され、否定論理積回路ＮＡＮＤを１段目として、何段
目の反転回路を通過したかを二進数デジタルデータで表
すものである。ただし、パルス周回回路１０を２ⁿ 個の
反転回路で構成しなかった場合、実際にパルス信号の通
過段数を知るには、デジタルデータＤＯの上位ビットの
値にパルス周回回路１０を構成する反転回路の個数を乗
じた値に、更にデジタルデータＤＯの下位ビットの値を
加えるという演算を行なう必要がある。なお、この演算
を行なうための演算回路をデータ出力ライン２０に付加
してもよい。

【００３１】以上のように構成されたパルス位相差符号
化回路２は、次のように動作する。即ち、まず奇数個の
反転回路（否定論理席回路ＮＡＮＤおよびインバータＩ
ＮＶｒ）からなるパルス周回回路１０は、図２に示すよ
うに、パルス信号ＰＡがHighレベルになると、パルス信
号の周回動作を開始し、パルス信号ＰＡがHighレベルで
ある間パルス信号を周回させる。またその周回回数は、
カウンタ１２によりカウントされ、パルス信号ＰＢがHi
ghレベルとなった時点でそのカウント結果がラッチ回路
１４にラッチされる。

【００３２】一方、パルス信号ＰＢがHighレベルになる
と、パルスセレクタ１６が、パルス周回回路１０の各反
転回路の出力を取り込み、これに基いてパルス周回回路
１０内でのパルス信号の周回位置を検出し、エンコーダ
１８がその周回位置に対応したデジタルデータを発生す
る。これにより、データ出力ライン２０からは、パルス
信号ＰＡの立上がりからパルス信号ＰＢの立上がりまで
の時間Ｔｃに対応した二進数のデジタルデータＤＯが出
力される。

【００３３】ところで、パルスセレクタ１６の動作電圧
Ｖｓは、電圧調整回路２２により、デジタルデータＤＯ
の各値における誤差の範囲が一定となるように調整され
るのであるが、この動作電圧Ｖｓは、次のようにして設
定される。即ち、まず、電圧調整回路２２の選択スイッ
チ３０を入力端子Ｔからの制御データＣＤがＤＡコンバ
ータ２６に入力されるように設定し、ＤＡコンバータ２
６の出力電圧（パルスセレクタ１６の動作電圧Ｖｓ）
が、パルス周回回路１０の電源電圧ＶDDと同じ値となる
ような制御データＣＤを入力端子Ｔから入力する。この
状態で、所定の位相差を有するパルス信号ＰＡ，ＰＢを
入力して、データ出力ライン２０に現れるデジタルデー
タＤＯを測定する。更に、パルス信号ＰＡ，ＰＢの位相
差を除々に変化させて、繰り返しデジタルデータＤＯを
測定する。その後、制御データＣＤを変化させることに
より、ＤＡコンバータ２６の出力電圧を変化させ、同様
の測定を何度か繰り返す。こうして得られた測定結果よ
り、デジタルデータＤＯの各値における誤差の範囲が略
一定となる動作電圧Ｖｓを見つけて、その時の制御デー
タＣＤをメモリ２８に記憶させる。

【００３４】以後、選択スイッチ３０を切り替えて、メ
モリ２８に記憶させた制御データＣＤＭがＤＡコンバー
タ２６に入力されるように設定することにより、制御デ
ータＣＤＭに基づきパルスセレクタ１６の動作電圧は調
整され、パルスセレクタ１６は、常に最適な状態で動作
するのである。

【００３５】次に、このようにして、実際に測定した結
果を図３に示す。なお、測定には、パルス信号ＰＡ，Ｐ
Ｂを、その位相差を△Ｔ（６２．５[psec]）ずつ自動的
に変化させて連続的に出力することができる専用のテス
タを用いた。

【００３６】図３のグラフにおいて、横軸は、パルス信
号ＰＡ，ＰＢの位相差を表しており、表示された数値
は、△Ｔの倍数を表している。また、縦軸は、出力が反
転した反転回路（否定論理積回路ＮＡＮＤおよびインバ
ータＩＮＶｒ）の段数，即ちカウンタ１２およびエンコ
ーダ１８により符号化されたデジタルデータＤＯの値を
表す。

【００３７】図３（ａ）は、パルスセレクタ１６の動作
電圧をパルス周回回路１０と同じ５Ｖとした時の測定結
果をグラフに表したものである。図３（ａ）に示すよう
に、パルス信号ＰＡ，ＰＢの位相差が、６８７．５（△
Ｔ×１１）[psec]までの間は、１段目の出力が反転せ
ず、通過段数は０である。その後、位相差が８１２．５
（△Ｔ×１３）[psec]までの間は、１段目の出力が反転
したが２段目の出力が反転していない状態であり、通過
段数は１である。同様に、位相差が、１３１２．５（△
Ｔ×２１）[psec]までの間は、２段目の出力までが反転
した状態であり、通過段数は２である。

【００３８】そして、グラフ中の平坦な部分長さが、各
反転回路における遅延の大きさ，即ち各反転回路の入力
（前段の出力）と出力との位相差、延いてはデジタルデ
ータＤＯの各値における誤差の範囲を表している。図３
（ａ）のグラフから明かなように、１段目を除き、奇数
段の反転回路の遅延は４３７．５（△Ｔ×７）〜５６
２．５（△Ｔ×９）[psec]であり、偶数段の反転回路の
遅延は６２．５（△Ｔ×１）〜１２５（△Ｔ×２）[pse
c]であり、各段の遅延の平均値は、２９９．８[psec]，
標準偏差値は２１３．７[psec]となっている。このよう
に、奇数段目の遅延と偶数段目の遅延とでは、非常に大
きなばらつきがあるものとなっている。

【００３９】一方、図３（ｂ）は、パルスセレクタ１６
の動作電圧Ｖｓを４．３Ｖに設定した場合の測定結果を
グラフに表したものである。各反転回路の遅延は、１段
目を除き、いずれも２５０（△Ｔ×４）〜３７５（△Ｔ
×６）[psec]であり、各段の遅延の平均値は３０１[pse
c]，標準偏差値は３６．２[psec]となっている。このよ
うに、動作電圧Ｖｓを調整することにより各段における
遅延，即ち連続した２つの反転回路の出力の位相差が平
均化され、延いてはデジタルデータＤＯの各値における
誤差の範囲が略一定になっていることがわかる。

【００４０】なお、１段目の反転回路の遅延が、補正の
前後で同じ大きな値になっているのは、１段目以外の反
転回路の遅延は入力がしきい値に達してから出力がしき
い値に達するまでの時間を測定しているのに対し、１段
目の反転回路の遅延だけは、入力が立上がり始めてから
出力がしきい値に達するまでの時間を測定しているため
である。

【００４１】以上、説明したように、本実施例のパルス
位相差符号化回路２においては、パルスセレクタ１６の
動作電圧を任意に設定できるように構成されており、こ
の動作電圧を調整することにより、パルスセレクタ１６
がパルス周回回路１０を構成する各反転回路の出力を２
値化して取り込む時のしきい値を調整できるようにされ
ている。

【００４２】従って、パルス周回回路１０を構成する反
転回路のしきい値が、動作電圧の中心からずれることに
より、パルス周回回路１０を構成する各反転回路の遅延
が、信号の立上がりが入力される場合と立下がりが入力
される場合とにより異なってしまったとしても、パルス
セレクタ１６が反転回路の出力を取り込む時のしきい値
を調整することにより、連続した２つの反転回路の出力
の位相差が夫々一定となるようにして各反転回路の出力
を取り込むことができ、延いては、デジタルデータＤＯ
の各値における誤差の範囲を均一にすることができる。
また、このようにデジタルデータＤＯの各値における誤
差の範囲が均一であるため、精度のよいパルス位相差の
測定を行うことができる。

【００４３】更に、一度調整すれば、その時の制御デー
タＣＤをメモリ２８に記憶させることができるので、以
後、調整を行うことなく常に最適な状態でパルス位相差
の測定を行うことができる。次に、本発明が適用された
第２実施例のパルス位相差符号化回路について説明す
る。

【００４４】図４は、本実施例のパルス位相差符号化回
路３２の構成を表す概略構成図である。図４に示すよう
に、本実施例のパルス位相差符号化回路３２は、第１実
施例のパルス位相差符号化回路２と同様に、パルス周回
回路１０，カウンタ１２，ラッチ回路１４，パルスセレ
クタ３４，エンコーダ１８，データ出力ライン２０，電
圧調整回路２２により構成されている。なお、パルスセ
レクタ３４以外は、第１実施例の構成と全く同じである
ので説明を省略する。

【００４５】また、パルスセレクタ３４は、第１実施例
のインバータＩＮＶｓの代わりに設けられたバッファＢ
ＵＦ、及び、第１実施例と同様のＤフリップフロップＤ
ＦＦ，セレクト回路２４により構成されている。なお、
パルスセレクタ３４は、パルス周回回路１０等と同じ電
源ＶDDにより同じ動作電圧で駆動され、また、電圧調整
回路２２の出力Ｖｓは、各バッファＢＵＦに接続されて
いる。

【００４６】バッファＢＵＦは、図５に示すように、パ
ルス周回回路１０の各反転回路の出力を反転してＤフリ
ップフロップＤＦＦに出力する周知のインバータを構成
する一対のトランジスタＴＲ１，ＴＲ２と、トランジス
タＴＲ１と電源ＶDD2 の間に接続され、電圧調整回路２
２の出力Ｖｓにより制御され、トランジスタＴＲ１，Ｔ
Ｒ２からなるインバータの動作電圧を調整するためのト
ランジスタＴＲ３とにより構成されている。

【００４７】そして、トランジスタＴＲ３は、電圧調整
回路２２の出力Ｖｓに応じて、ドレイン・ソース間に所
定の電圧ＶDSを発生するため、トランジスタＴＲ１，Ｔ
Ｒ２からなるインバータの動作電圧を電源電圧ＶDD2 よ
り電圧ＶDSだけ降下させることになる。その結果、動作
電圧に応じて変化するインバータのしきい値を、電圧調
整回路２２の出力Ｖｓにより調整することができる。

【００４８】従って、本実施例のパルス位相差符号化回
路３２によれば、第１実施例の場合と同様に、パルスセ
レクタ３４は、パルス周回回路１０を構成する各反転回
路の出力を、連続する２つの反転回路の出力の位相差が
夫々略同じとなるように取り込むことができ、延いて
は、パルス位相差を符号化したデジタルデータＤＯの各
値における誤差の範囲を均一にすることができる。

【００４９】なお、本実施例の構成では、トランジスタ
ＴＲ１，ＴＲ２からなるインバータの動作電圧は、電源
電圧ＶDDより低くすることしかできず、従って、しきい
値は電源電圧ＶDDにより定まる値より低くなるようにし
か調整することができないのであるが、バッファＢＵＦ
の電源電圧を、パルス周回回路１０の電源電圧ＶDDより
予め高く設定しておけば、バッファＢＵＦのしきい値
を、電源電圧ＶDDで動作させるときよりも高い値に調整
することができる。

【００５０】また、第１実施例では、パルスセレクタ１
６全体を、動作電圧の変動可能な範囲において動作を保
障する必要があるが、本実施例では、バッファＢＵＦの
み広い動作電圧に対して保障すればよく、回路設計等を
簡単にすることができる。以上本発明の実施例について
詳述したが、本発明は上記実施例に限定されるものでは
なく、本発明の要旨を逸脱しない範囲において様々な態
様で実施することができる。

【００５１】例えば、上記実施例では、制御データＣＤ
を記憶するためにメモリを使用しているが、ディップス
イッチを用いて制御データＣＤを手動で設定したり、Ｄ
Ａコンバータの入力端子にヒューズを接続し、特別な制
御データを入力すると所定のヒューズが切れて入力端子
の信号レベルを所定の状態に固定するような構成にして
もよい。

【図面の簡単な説明】

【図１】第１実施例のパルス位相差符号化回路２の構成
を表す概略構成図である。

【図２】第１実施例のパルス位相差符号化回路２の動作
を表すタイムチャートである。

【図３】パルス信号ＰＡ，ＰＢを変化させた時の測定結
果を表すグラフである。

【図４】第２実施例のパルス位相差符号化回路３２の構
成を表す概略構成図である。

【図５】パルスセレクタ３４のバッファＢＵＦの詳細な
構成を表す回路図である。

【図６】しきい値を変化させることにより遅延が調整さ
れることを示す説明図である。

【図７】従来装置の動作を表す説明図である。

【符号の説明】

２，３２…パルス位相差符号化回路 １０…パルス周
回回路 １２…カウンタ １４…ラッチ回路 １６，３４…
パルスセレクタ １８…エンコーダ ２０…データ出力ライン ２２
…電圧調整回路 ２４…セレクト回路 ２６…ＤＡコンバータ ２８
…メモリ ３０…選択スイッチ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力信号を反転して出力する反転回路が
   複数個リング状に連結されると共に、該反転回路の一つ
   が反転動作を外部からの第１の制御信号により制御可能
   な起動用反転回路として構成され、上記第１の制御信号
   の入力による該起動用反転回路の反転動作開始に伴いパ
   ルス信号を周回させるパルス周回回路と、 該パルス周回回路内での上記パルス信号の周回回数をカ
   ウントし、該カウント結果を二進数デジタルデータとし
   て出力するカウンタと、 上記第１の制御信号に対して任意の位相差を有する第２
   の制御信号が外部より入力された時に、上記パルス周回
   回路の各反転回路の出力を、動作電圧に応じて定まる所
   定のしきい値により２値化して取り込み、２値化して取
   り込んだ上記各反転回路の出力に基づき上記パルス周回
   回路内での上記パルス信号の周回位置を検出し、該周回
   位置に応じた二進数デジタル信号を出力する周回位置検
   出手段と、 該周回位置検出手段からの二進数デジタルデータを下位
   ビット、上記カウンタからの二進数デジタルデータを上
   位ビットとする複数ビットの二進数デジタルデータを第
   １の制御信号および第２の制御信号の位相差を表すデー
   タとして出力するデータ出力ラインと、 を備えたパルス位相差符号化回路において、 上記周回位置検出手段の動作電圧を調整する電圧調整手
   段を設け、 上記周回位置検出手段のしきい値は、上記電圧調整手段
   により上記動作電圧を調整することにより、上記周回位
   置検出手段が２値化して取り込んだ上記各反転回路の出
   力のうち、連続した２つの反転回路の出力の位相差が夫
   々一定となるように調整されていることを特徴とするパ
   ルス位相差符号化回路。
2. 【請求項２】 上記周回位置検出手段は、 上記各反転回路の出力を取り込むための各入力ラインに
   設けられ、上記反転回路の出力レベルを識別するための
   しきい値が動作電圧に応じて定まるバッファ回路と、 上記バッファ回路と電源との間に接続され、所定の駆動
   信号に応じて上記バッファ回路の動作電圧を降下させる
   電圧降下手段と、 を少なくとも備え、 上記電圧調整手段は、上記電圧降下手段を駆動して上記
   バッファ回路の動作電圧を調整することを特徴とする請
   求項１に記載のパルス位相差符号化回路。
3. 【請求項３】 請求項１または請求項２に記載のパルス
   位相差符号化回路において、更に、 外部より所定の制御データを入力するための入力端子
   と、 該入力端子より入力された上記制御データを記憶する記
   憶手段と、 該記憶手段に記憶された制御データまたは上記入力端子
   より入力される制御データのいずれかを選択的に上記電
   圧調整手段に供給する切替手段と、 を設け、上記電圧調整手段は、上記切替手段より供給さ
   れる制御データに応じて上記動作電圧を設定することを
   特徴とするパルス位相差符号化回路。