JPH088222B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH088222B2
JPH088222B2 JP2120739A JP12073990A JPH088222B2 JP H088222 B2 JPH088222 B2 JP H088222B2 JP 2120739 A JP2120739 A JP 2120739A JP 12073990 A JP12073990 A JP 12073990A JP H088222 B2 JPH088222 B2 JP H088222B2
Authority
JP
Japan
Prior art keywords
substrate
nitrogen
metal
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2120739A
Other languages
English (en)
Other versions
JPH03278431A (ja
Inventor
隆之 大場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2120739A priority Critical patent/JPH088222B2/ja
Publication of JPH03278431A publication Critical patent/JPH03278431A/ja
Publication of JPH088222B2 publication Critical patent/JPH088222B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔目次〕 概要 4頁 産業上の利用分野 5頁 従来の技術 6頁 発明が解決しようとする課題 11頁 課題を解決するための手段 12頁 作用 12頁 実施例 14頁 発明の効果 35頁 〔概要〕 半導体装置の製造において、低コンタクト抵抗かつ低
リーク電流のコンタクトを実現化し、低抵抗でガバレッ
ジの良い電極・配線を形成するための、下地基板の表面
処理および導電膜の形成の方法に関し、 下地基板の損傷や汚染物の再付着を生ずることなく、
かつ、低温で再現性よく表面処理する方法と、表面処理
に引続き基板を大気にさらすことなく、コンタクト抵抗
と配線抵抗がともに低い導電体層をカバレッジ良く被着
形成する方法を提供することをその目的とし、 電極・配線を構成する導電体層の被着形成に先だっ
て、分子中の窒素原子が2以上の水素化窒素もしくは該
水素化窒素の誘電体を含有する雰囲気中で、半導体もし
くは導体からなる領域を有する基板1を加熱して、該半
導体もしくは導体の面を表出させる表面処理を行い、し
かる後、金属化合物ガスと分子中の窒素原子が2以上の
水素化窒素もしくは該水素化窒素の誘電体のガスとを含
有する混合ガスを用いて、金属もしくは金属の窒化物を
析出させるように構成する。
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に係り、特に低コン
タクト抵抗かつ低リーク電流のコンタクトを実現化し、
低抵抗でカバレッジの良い電極・配線を形成するため
の、下地基板の表面処理および導電体膜の形成の方法に
関する。
近年、半導集積回路(IC)の高密度化・高集積化が進
められた結果、その最小部分の寸法が1μm以下の半導
体素子や配線構造を有するものが実用化されるに至って
いる。また、ICの高集積化に伴って、多層配線が用いら
れるようになってきた。ICの高密度化・高集積化ととも
に、電気的接続をとるためのコンタクトホールも微細化
し、コンタクト抵抗が増大化してきた。また、半導体素
子を構成する接合の深さも0.1μmオーダー程度にまで
浅くなり、コンタクト部においてpn接合損傷に起因する
リークが発生しやすくなってきた。コンタクト抵抗やリ
ーク電流の増大は、半導体装置の特性劣化をもたらすの
で、極力これを低減化することが求められている。
また、配線・電極の熱サイクルに対する安定性や配線
の信頼性向上のために、基板の平坦化と導電体層のカバ
レッジの向上が求められている。
〔従来の技術〕
半導体装置の電極・配線には、スパッタ法によって被
着形成したAlまたはAlSiやAlCu等のAl合金がひろく用い
られてきた。しかし、かかるAlを主成分とする材料は、
基板のSiと反応して浅いpn接合の破壊をおこし易く、ま
た、コンタクトホールが1ミクロン以下程度に微細にな
るとスパッタ法ではカバレッジが悪く、さらに、エレク
トロマイグレーションやストレスマイグレーションによ
り断線をおこし易い等、半導体装置を微細化する上での
問題点があることが明らかになってきた。そこで、スパ
ッタ法によるAlを主成分とする材料のかわりに、気相成
長(CVD)法で形成した高融点金属やそのシリサイド又
は窒化物を用いることが検討されている。
さて、スパッタ法あるいはCVD法によって、Alを主成
分とする材料や高融点金属等と下地となる基板のSi等の
上に被着形成して電極・配線を形成する際、下地の清浄
度がコンタクト抵抗に大きく影響することが知られてい
る。下地の表面に、自然酸化膜や有機物等が付着してい
ると、これ自身高抵抗層となってコンタクト抵抗を上昇
させる。また、Si上にチタン(Ti)等を被着したのち熱
処理してチタンシリサイドを形成させるような場合は、
Si表面の自然酸化膜や有機物等は、シリサイドの形成を
さまたげ、コンタクト抵抗の上昇をもたらす。さらに、
CVD法でタングステン(W)層を成長させる際、自然酸
化膜等の上では成長が円滑に行われないので、その上で
層形成が進行しないか、または、自然酸化膜の薄い部分
の下地のSiの異常な浸食を伴った成長がおこり、コンタ
クト抵抗の上昇や接合の破壊をもたらす。
こうしたことから、通常、電極・配線を形成する導電
体膜の被着形成に先立って下地の基板表面を清浄化する
ことが行われてきた。従来行われてきた表面の前処理方
法としては、HFを含む溶液によるウェットエッチング処
理、Arイオンによるスパッタ処理、SF6やBCl3等の反応
性ガス、またはH2、あるいはこれらのガスの組合わせを
用いたプラズマエッチング処理、H2やNH3雰囲気中での
熱処理による還元処理、等がある。
しかし、HFを含む溶液によるウェットエッチング処理
では、水洗・乾燥が必要で、処理のあと一旦は大気中に
さらすことになるので、この過程で新たに自然酸化膜が
形成されたり、人為的ミスで有機物の汚染物が新たに付
着する、という問題がある。スパッタ処理やプラズマエ
ッチング処理では、荷電粒子によって下地基板に損傷が
生ずるうえ、反応性ガスを使うプラズマエッチング処理
では、下地基板までエッチングされ、甚だしくは浅い接
合の破壊をもたらしたり、また、ハロゲン化物やエッチ
ングの副生成物の再付着を生ずるという問題がある。H2
やNH3雰囲気中での熱処理による還元処理では、少なく
とも700℃以上、通常900〜1000℃という高温処理が必要
で、不純物の熱拡散により接合が深くなってしまった
り、基板に熱による損傷が入るという問題がある。ま
た、かかる高温ではAl電極配線は溶融してしまうので、
下地にAl電極配線がある場合には適用できず、更に、層
間絶縁膜に燐珪酸ガラス(PSG)や硼燐珪酸ガラス(BPS
G)を使うと、かかる絶縁膜が軟化して、コンタクトホ
ール等の形状がダレてしまったりする、という問題もあ
った。下地基板に損傷や汚染物を再付着を生ずることな
く、かつ、低温で再現性よく表面処理する方法は、未だ
見出されていない。
コンタクト抵抗を低くすべく、コンタクト部の電極・
配線の材料に、Alの代わりに高融点金属やそのシリサイ
ド又は窒化物を用いると、かかる材料は、基板のSiとAl
電極・配線との反応を阻止するバリア層としても働くの
で、基板に浅い接合がある場合でも、基板と電極・配線
層との反応によりスパイクで接合が破壊されることが少
なくなる。従って、接合の破壊に起因するリーク電流の
減少をもはかることができる。
スパッタ法によるAl配線のカバレッジおよびマイグレ
ーションの問題も、WをCVD法で被着形成することで大
幅に改善される。しかしながら、WのCVD成長に、六弗
化タングステン(WF6)等のシラン(SiH4)等による還
元反応を用いると、比較的低温でW層の形成が可能であ
るが、W層中に反応ガスの構成元素であるSiや弗素
(F)が取り込まれて、コンタクト抵抗も配線抵抗も高
くなり、また、カバレッジが悪くなり易いという欠点が
ある。WF6の水素還元を用いるCVDの場合は、シラン還元
に比べてカバレッジは良くなるものの、反応温度が高
く、また、腐食性ガス生成物が形成されるため、基板の
Siの浸食がより多くなりリーク電流が大きくなり易いと
いう欠点がある。
また、CVD法によるWは、SiO2やPSGとの密着性が悪
く、はがれ易い。このため、下地基板上に、まずスパッ
タ法によりTiN等のコンタクトのバリア層をかねた密着
層を形成し、その上にCVD法によってW層を形成する方
法がとられている。しかし、この密着層の形成にスパッ
タ法を用いると、コンタクトホール等の段差部でカバレ
ッジが悪くなり、これがWの異常成長や未成長をまね
き、コンタクト抵抗が大きくなったり配線のはがれをも
たらすという問題があった。
さらに、前処理や密着層の形成とWの形成とが別々の
装置をつかって行われるので、基板の取扱中にゴミ等が
付着する可能性が高く、これが歩留りの低下をまねく要
因の一つとなっていた。
〔発明が解決しようとする課題〕
本発明は、かかる従来の方法の欠点を解決すべき創作
されたものであり、低コンタクト抵抗かつ低リーク電流
のコンタクトを実現化し、低抵抗でカバレッジの良い電
極・配線を形成するための、下地基板に損傷や汚染物の
再付着を生ずることなく、かつ、低温で再現性よく表面
処理する方法と、かかる表面処理に引続き基板を大気に
さらすことなく、コンタクト抵抗と配線抵抗がともに低
い導電体層をカバレッジ良く被着形成する方法を提供す
ることをその目的とする。
〔課題を解決するための手段〕
上記目的は本発明により、分子中の窒素原子数が2以
上の水素化窒素もしくは該水素化窒素の誘導体からなる
反応ガス中で、半導体もしくは半導体上に導体を有する
半導体基板を200℃以上900℃未満に加熱して、熱還元反
応のみで該半導体もしくは導体の面上の自然酸化膜ある
いは有機化合物を除去して半導体もしくは導体の面を表
出させる下地基板の清浄化工程を含むことを特徴とする
半導体装置の製造方法によって達成される。
また本発明では分子中の窒素原子数が2以上の水素化
窒素もしくは該水素化窒素の誘導体と金属化合物とから
なる反応ガス中で、半導体基板を800℃未満に加熱し
て、該基板上に前記金属もしくは金属の窒素含有化合物
を析出させる工程を含むことを特徴としており、 また分子中の窒素原子数が2以上の水素化窒素もしく
は該水素窒素の誘導体と金属化合物とからなる反応ガス
中で、半導体もしくは半導体上に導体と絶縁体とがとも
に表出した半導体基板を500℃未満に加熱して、該基板
の半導体もしくは導体上に、前記金属を選択成長させる
ことを特徴とし、 分子中の窒素原子数が2以上の水素化窒素もしくは該
水素化窒素の誘導体と1種の金属化合物とからなる反応
ガス中で、半導体基板を800℃未満の第1の温度に加熱
して、該基板上の前記金属を析出させる工程と、金属化
合物が他の種類である前記反応ガス中で基板800℃未満
の第22の温度に加熱して、前記析出金属上に後者の金属
化合物の金属の窒素含有化合物を析出させる工程とを有
することを特徴としており、さらに分子中の窒素原子数
が2以上の水素化窒素もしくは該水素化窒素の誘導体と
1種の金属化合物とからなる反応ガス中で、基板を800
℃未満の第1の温度に加熱して、該基板上に前記金属の
窒素含有化合物を析出させる工程と、金属化合物が他の
種類である前記反応ガス中で基板を800℃未満の第2の
温度に加熱して、前記析出された金属の窒素含有化合物
上に後者の金属化合物の金属を析出させる工程とを有す
ることを特徴としている。
〔作用〕
本発明では、下地基板の表面処理に、還元力の強いヒ
ドラジン(N2H4)あるいはその誘導体のメチルヒドラジ
ン(N2Hn(CH34-n)等の分子中の窒素原子が2以上の
水素化窒素もしくは該水素化窒素の誘導体からなる反応
ガス中で熱処理するので、低温で下地表面の自然酸化膜
等を再現性良く除去することができ、処理の過程で下地
基板に損傷が入ることもなく、また、下地基板を構成す
るAlが溶けたり、PSGなどが軟化することもなく、この
上に導電体層を被着形成しても異常成長等がおこること
もなく、コンタクト抵抗やリーク電流の増大はおこらな
い。また、導電体層の形成においても、反応性に富むヒ
ドラジン(N2H4)あるいは誘導体のメチルヒドラジン
(N2Hn(CH34-n)等の分子中の窒素原子が2以上の水
素化窒素もしくは該水素化窒素の誘導体のガスを用いる
ため、金属化合物ガスから容易に金属や金属の窒化物を
析出させることができる。そして、反応の副生成物は、
揮発性の窒素化合物や低次の炭化水素であるので、析出
した金属等に取り込まれにくく、従来のシラン還元によ
るWのごとき抵抗の増大もほとんどおこらない。さら
に、基板表面でのN−H結合の解難によるHの原料ガス
との反応による表面反応は律速条件で析出させることに
より、析出層の厚さを均一にすることができ、段差のあ
る下地基板上にカバレッジよく層形成することができ
る。また、表面処理と導電体層の析出に、同じヒドラジ
ン(N2H4)あるいはその誘導体のメモリヒドラジン(N2
Hn(CH34-n)等を使うことができるので、ガスを切り
換えるだけで表面処理と導電体層の析出を同一の装置内
で連続して行うことができ、この間に基板を大気中にさ
らすこともないので、自然酸化膜やゴミ等の付着が防止
でき、コンタクト抵抗の増大が防止でき、かつ、製造歩
留りも向上する。バリア層もしくは密着層となるTiN等
と電極・配線層のW等も、CVD法でカバレッジ良く連続
形成することができ、従来のように、バリア層もしくは
密着層のカバレッジ不良に起因した電極・配線層のはが
れ等も生じない。
〔実施例〕
以下、本発明の実施例について図を参照しつつ詳しく
説明する。図において、同一もしくは相当する部材に
は、同一の番号もしくは記号を付してある。
第11図は、実施例で用いた第1の装置の構成を示す図
である。この装置は、一つの応室内で、ガスの切替えだ
けで表面処理と導電体層の形成とを行えるように構成さ
れている。被処理基板23は反応室21の底部に設けられた
石英台22上に設置され、石英窓の下側に設けられたヒー
ターや赤外線ランプ等の加熱源(図示せず)によって所
定の温度に加熱されるようになっている。基板の表面処
理および導電体層形成のためのN2H4等のガス28は、マス
フローコントローラ29を介してガス導入口26から被処理
基板23面に対向するよう配置されたガスシャワー25をと
うして反応室21内に供給される。N2H4は液体もしくは高
濃度の気体の状態では、金属と接触して分解するので、
配管等にはテフロン処理をするなどして直接金属に接触
しないようにすることが望ましい。導電体層形成のため
のTiCl,WF6等のガス31およびキャリアガスとしてのArガ
ス33やH2ガスは、それぞれマスフローコントローラ29を
介してガス導入口27からガスシャワー25をとうして反応
室21内に供給される。反応室21内の圧力は、排気口34に
接続された真空ポンプの排気速度とガス導入口26,27よ
り導入されるガスの流量を調節することにより、制御さ
れる。
第12図は、実施例で用いた第2の装置の構成を示す図
である。この装置は、基板の表面処理用の表面処理室
と、複数のCVD室をロードロック室をかいして接続し、
基板を大気にさらすことなく、別々の反応室で行うよう
に構成されている。
ロードロック室35には、基板の出し入れを行うロード
/アンロード(L/UL)室36,表面処理室37,CVD室38,39
が、おのおのゲートバルブ41を介して接続されている。
被処理基板は、L/UL室36からロードロック室35を経由し
て表面処理室37又はCVD室38,39のいずれかに搬入され、
所定の処理を行い、全ての処理が終了したあと再びL/UL
室36から搬出されるようになっている。例えば、表面処
理室37で基板表面の前処理を行い、CVD室38でWの成長
を行い、また、CVD室39でTiNの成長を行うというような
使い方ができる。
この間、各反応室37,38,39は定常状態にしておくこと
ができ、複数の基板を流れ作業のごとくして同時に処理
することもできる。
第13図は、実施例で用いた第3の装置の構成を示す図
で、この装置は、基板を搬入するロード室56と基板を搬
出するアンロード室50とを別々に備え、また、2つの表
面処理室57a,57bと2つの成膜室58a,58bを備え、処理能
力の向上がはかられた構成となっている。図の51はゲー
トバルブ、59は排気装置である。この装置も、第12図の
装置と同様の使い方をすることができる。
第1の実施例 第11図の装置を用い、シリコン基板上にW層を形成す
る際、ヒドラジンを用いた基板の前処理について以下に
説明する。
第1図(a)乃至(c)は、本実施例の工程を示す図
で、図において、1は型シリコン(Si)基板、2は二酸
化シリコン(SiO2)膜、3はコンタクトホール、4は付
着物、5はW層である。第1図(a)は、装置に搬入す
る前の試料を示すもので、この試料は、まず、直径6イ
ンチの面方位(100)のp-型Si基板1上に厚さ5000ÅのS
iO2膜2のCVD法により形成し、ついでこのSiO2膜2の公
知のフォトリソグラフィとエッチングの組合せにより、
コンタクトホール3を形成し、ついで、砒素(As)をイ
オン注入してn+型の不純物導入領域1Aを形成して、浅い
pn接合を形成したものである。コンタクトホール3の底
部の半導体基板上には、エッチングの残滓,プロセスの
過程で付着した有機物などの汚染物,自然酸化膜などか
なる付着物4が存在する。かかる試料を、第11図の装置
の反応室21内に設置し、ヒドラジンを用いた表面処理を
行った。反応ガスにはN2H4を、キャリアガスにはH2かHe
かArを用い、流量はそれぞれ10sccm、圧力0.1Torrの条
件で基板の温度を350℃にして30秒間熱処理した(第1
図(b))。ついで、、この後、同じ装置内で、WF6
ヒドラジンを用いてCVD法等により、第1図(c)のご
とく、コンタクトホール内の基板上にWを選択成長させ
てコンタクトを形成した。Wの成長の条件は以下の通り
である。反応ガスとしてN2H4及びWF6を用い、各々の流
量は10sccm,15sccmとし、キャリアガスとしてH2を50scc
mとし、圧力は0.1Torr,基板の温度は300℃とした。以下
の反応でWが成長する。
3N2H4+2WF6→3N2+12HF+3W (1) 又こうして作製した各試料についてコンタクト抵抗を
測定したところ、200℃以上の基板温度で表面処理した
ものは表面処理をしなかったものより明らかにコンタク
ト抵抗が下がることから、N2H4雰囲気中で200℃以上の
温度で熱処理すると清浄化がおこることがわかった。基
板の温度は、200℃以上であれば効果があるが、900℃以
上の温度ではヒドラジン自身あるいは副生成物の窒素に
よってSi基板が窒化され、一旦清浄化した表面が窒化物
で覆われてしまう恐れがあるので、200℃から900℃未満
が好ましい。なるべく低温でかつ良好な効果を得るとい
う観点からは、基板の温度を300℃程度とすることが最
も好ましい。
N2H4と付着物との化学反応は下記の通りである。
付着物がSiO2の場合、 N2H4+SiO2→N2+2H2O+Si (2) 又は、 2N2H4+SiO2→2N2+2H2O+SiH4 (3) 付着物が有機物の場合、 jN2H4+CnHm→jN2+aCH4+bC2H6+・・・・ (4) 付着物がAl2O3の場合、 3N2H4+2Al2O3→3H2+4Al+6H2O (5) 上記の反応について、第2図を用いて説明する。第2
図は、関連する反応の生成自由エネルギー(−ΔG)を
絶対温度(K)にたいしてプロットしたものである。
(3)式の反応は、600K以上の温度では、−ΔGが正に
なるので、(3)式で示された矢印の方向に反応が進
む。(2)式の反応は、1050K以下の温度では、−ΔG
が負であるので、(2)式の反応と(3)式の反応とが
協奏反応であれば、(3)式の反応が優先的におこる。
即ち、Si基板の表面は清浄化される。なお、表面の自然
酸化膜は、安定なSiO2ではなく、SiOXで表わされる結合
の弱いものであるので、実際には先に述べたごとく600K
以下の200℃(〜473K)でも表面は清浄化がおこるもの
と考えられる。
一方、 2N2H4+3Si→Si3N4+4H2 (6) の反応も予測されるが、Siの直接窒化は、NH3を用いて
も、通常1000℃以上の高温でなければおこらない。ま
た、 Si3N4+3N2H4→5N2+3SiN4 (7) の反応が、700K以上の温度では−ΔGが正になるので、
一旦形成されたSi3N4を分解するように反応が進み、実
際上(5)式の反応によって窒化物が形成されることは
ないと考えられる。
(4)式は全ての温度範囲で−ΔGが負であるので、
反応は起こり得ないように思われる。しかし、表面に形
成される酸化膜はAl2O3のように熱的に安定な構造でな
く、AlXOyのような結合力の弱い自然酸化膜であるか
ら、 iN2H4+AlXOy→iN2+xAl+yH2O の反応が容易におこり、表面は清浄化される。
第3図は、基板の温度を300℃で一定とし、表面処理
時間をかえて表面処理した後、先に述べた条件でコンタ
クトホール内にWを約4000Å成長させて形成した試料に
ついて、1μm2当たりのコンタクト抵抗(R)と表面処
理時間との関係を調べた結果を示す図である。第3図に
は、比較のため、HFの1%希釈溶液を用いて10〜20秒の
ウェットエッチング処理した場合のコンタクト抵抗の値
と、同様にウェットエッチング処理した後Alを被着形成
した時のコンタクト抵抗の値とを併せて示している。図
から明らかなごとく、ヒドラジンによる表面処理時間を
長くするほどコンタト抵抗は小さくなり、30秒以上の処
理時間の場合、従来のウェットエッチング処理した場合
よりもコンタクト抵抗が低くなることがわかる。
第4図は、第3図の測定にもちいた試料のうち30秒ヒド
ラジン処理後WをCVD成長してコンタクト形成したもの
と、ウェットエッチング処理した後、Alを被着形成して
コンタクトを形成したものにつき、ダイオードのリーク
電流とアニールの関係を調べた結果を示す図である。図
において、(1)は、30秒ヒドラジン処理をしたものに
つき、アニールなし、450℃,30分アニール後、550℃,30
分アニール後のリーク電流を示し、又、(2)は、ウェ
ットエッチング処理した後Alを被着形成したものにつ
き、アニールなし、450℃,30分アニール後のリーク電流
を示している。図から明らかなごとく、本実施例の方法
で形成したW/Siコンタクトを有するダイオードのリーク
電流は、従来の方法によるAl/Siコンタクトを有するダ
イオードのリーク電流より小さく、特に、450℃以上の
アニールを行った場合については、1桁以上も小さい。
第2の実施例 次に、反応ガスにヒドラジンの誘導体であるジメチル
ヒドラジン(N2H2(CH3)を用いてよるSi基板の表
面処理をする例について以下に説明する。
なお、本実施例では、第1の実施例で用いたのと同様
のSi基板と装置を用いた。
まず、基板の温度を350℃にした状態で、ジメチルヒ
ドラジン雰囲気に接触させて表面処理した後、反応室内
を一旦排気し、ついてWF6雰囲気を導入し、雰囲気に接
触させ、基板のSiによるWF6の還元によって基板上にW
を析出させた。
第5図は、基板に析出するWの膜厚の逆数に比例する
シート抵抗の値を、基板WF6雰囲気に接触する時間にた
いしてプロットしたものである。
図には、比較のため、特に表面処理をおこなわなかっ
た基板についての結果も記載してある。
ジメチルヒドラジンによる表面処理をした基板では、
WF6雰囲気に接触する時間に関係なくほぼ一定のシート
抵抗を示すが、表面処理をおこなわなかった基板では、
WF6雰囲気中に接触する時間が5秒の時は、そのシート
抵抗はSi基板の値を示し、Wがほとんど成長しないが、
時間がたつに従ってシート抵抗が小さくなり、約4Ω/
□になる。
一般に、WF6とSiとは下記(8)式のごとく反応し、 2WF6+3Si→2W+3SiF4 (8) 基板上にWが析出し、Siの露出部分がなくなると反応は
終了する(Tungsten and Other Refractory Metals for
VLSI Application,vols.I−IV,MRS,Pitsburgh,PA,(19
86−1989).)。このことが、シート抵抗が一定になる
ことに対応する。
一方、Si基板表面に酸化物等が存在すると、WF6がそ
の間隙から基板内部へ侵入し、結果として、基板が清浄
な場合にくらべてWの膜厚があつくなることがしられて
いる(H.H.Busta and C.H.Tang,J.Electrochem.Soc.,vo
l.133,1195(1986).;T.Ohba,Y.Ouyama,S.Inoue,and M.
Maeda,Tungsten and Other Refractory Metals for VLS
I Application,vol.II,59(1987).)即ち、ジメチル
ヒドラジンによる表面処理した基板で、シート抵抗や速
やかに一定になり、しかも、表面処理しない基板のシー
ト抵抗より高い値を示すということは、とりもなおさ
ず、ジメチルヒドラジン処理によって表面が清浄化さ
れ、その表面に薄い一様なW膜が速やかに形成され、基
板の浸食等が生じないことを示すものである。
更に、比較のために、700℃の水素還元により表面処
理した後、WF6雰囲気に接触させた基板のシート抵抗を
はかってみたところ、30〜80Ω/□となり、本実施例の
ジメチルヒドラジンによる表面処理をしたものと略一致
する。このことは、350℃のジメチルヒドラジン処理に
よって、700℃の水素還元と同程度の清浄化ができてい
ることを示している。本実施例の方が、処理温度がひく
く、熱損傷等が少なくなることはいうまでもない。
第3の実施例 コンタクトホールを有する絶縁膜を被着形成した基板
上に、バリア層および密着層としての窒化物層と電極・
配線層としての金属層を連続成長する例について、以下
に説明する。
なお、用いた基板および装置は、第1および第2の実
施例で用いたものと変わらない。第6図(a)乃至
(c)は、本実施例の工程を示す図で、図において401
はバリア層で、その他第1図と対応する部材には、同一
番号を付してある。
まず、シリコン基板1上に公知のCVD方により厚さ約5
000ÅのPSG層を形成し層間絶縁膜2を形成し、例えば反
応正イオンエッチングにより層間絶縁膜2を選択的にエ
ッチングして幅約5000Åのコンタクトホール3を形成す
る。ついで、第1の実施例で述べたごとく表面処理を行
い、第6図(a)のごとくコンコクトホール3の底部に
基板1の面を表出させる。ついで、基板を装置からだす
ことなく、反応ガスを切り換えて、第6図(b)に示す
ように、コンタクトホール3の内面の層間絶縁膜2上
に、あつさが約500ÅのTiNからなるバリア層401をCVD法
で形成する。成長条件は以下の通りである。反応ガスと
してはTiCl4を5sccm,N2H4を20sccm,キャリアガスとして
H2を50sccmそれぞれ反応室に導入し、圧力を0.1乃至1.0
Torrとし、基板の温度は600℃とした。この時おこる反
応は 2N2H4+2TiCl4→2TiN+N2+8HCl (9) となり、TiNが析出し、 ちなみに、基板温度が500℃以下の場合は、 N2H4+TiCl4→Ti+N2+4HCl (10) の反応でTiが析出する。
ついで、TiCl4の供給をWF6の供給に切り換えて、TiN
バリア層の上に厚さ約5000ÅのW層5を形成する。Wの
成長の条件は、以下の通りである。反応ガスとしてはWF
6を10sccm,N2H4を10sccm,キャリアガスとしてHeを100sc
cmそれぞれ反応室に導入し、圧力を0.1乃至10.0Torrと
し、基板の温度は380℃とした。
最初に、必要に応じて、例えば反応性イオンエッチン
グにより、W層5およびTiNバリア層401をエッチングす
ることにより、コンタクトホール3内にTiNバリア層401
およびW層5が埋め込まれた、第6図(c)に示すごと
き配線構造が得られる。なお、層間絶縁膜上のTiNバリ
ア層401およびW層5を配線形状にパターニングして直
接配線を構成することもできる。
本実施例では、バリア層を従来のようにスパッタ法で
なくCVD法で形成するので、形成されたTiNバリア層401
がより緻密であり、かつ、コンタクトホール3内へのカ
バレッジも良好である。
W層5においても同様である。また、シラン還元の成
長のときのごとく、反応副生成物がW層中に取り込まれ
ることもないので、抵抗の低いW層を得ることができ
る。
第7図は、本発明の方法で形成したW層の比抵抗とAl
に対する反射率を、成長温度(基板温度)にたいしてプ
ロットしたものである。図中、実線が本実施例の方法で
形成したW層に対応し、破線で示された従来例(1)
は、従来のシラン還元によるW層に、また、一点鎖線の
従来例(2)は、従来の水素還元によるW層に対応する
ものである。(シラン還元による成長条件は、WF6が5sc
cm,SiH4が5sccm,H2が100sccmの混合ガスを用い、圧力は
0.1Torrである。水素還元による成長の条件は、WF6が10
sccm,H2が1000sccmの混合ガスで、圧力は5Torrであ
る。)第7図から明らかなように、従来の方法では、比
抵抗が小さくかつ反射率の大きいW層は得られなかった
が、本実施例の方法では、成長温度が凡そ350℃から450
℃の時、従来のものより比抵抗が小さくかつ反射率の大
きいW層が形成される。
第8図は、本実施例の方法によるW層のカバレッジ率
を、従来の方法によるW層のそれと比較した図である。
図中、従来例(1)及び従来例(2)は、第7図のそれ
に対応するものである。カバレッジ率は、第8図上部で
図示したように、コンタクトホールの側壁上での膜厚の
平坦領域上での膜厚に対する百分率で表される。本実施
例の方法によるW層のカバレッジ率は、従来の方法によ
るW層のそれより大きく、ほぼ100%に近い。なお、WF6
に対するN2H4の流量を小さくし、例えばWF6/N2H4=10/2
程度にすると、成長速度は低下するものの、よりカバレ
ッジを良くすることができる。
なお、本実施例では、バリア層の上にW層を形成する
例について述べたが、W層の代わりにCu層やAl層を形成
することもできる。Cuの成長においては、反応ガスとし
てCuのハロゲン化合物やCu(HFA)のような錯体を用
いることができる。また、Alの成長では、Alのハロゲン
化合物やアルキル化Al等の有機Al化合物などを用いるこ
とができる。
第9図は、コンタクト抵抗より低減化すべくバリア層
の形成に先だって、Tiなどからなるコンタクト層400を
形成した場合の断面を示した図である。コンタクト層と
してはTiは、反応ガスにTiCl4とN2H4を用い、500℃以下
の成長温度とすることにより、形成することができる。
この後は、先に述べたごとくバリア層,WあるいはCuもし
くはAl層を形成すれば、配線構造が完成する。本発明に
よれば、かかる多層構造であっても、同一装置内で基板
を大気にさらすことなく形成することができる。
第4の実施例 次に、第11図乃至第13図の製造装置により多層配線構
造を形成する例について、説明する。
第10図は、本実施例の工程を示す図である。第10図
(1)から同図(2)までは、基本的には、第1の実施
例の第1図(a)から同図(c)までと同一である。第
10図(2)の工程のあと、反応ガスのWF6をTiCl4に切り
換えて、全面に、接着強化層としてTiN層(又はTi層)
6を形成する(第10図(3))。この接着強化層の成長
は、以下の条件で行う。反応ガスのTiCl4とN2H4の流量
を共に10sccmとし、キャリアガスのH2の流量は100sccm
とし、圧力は0.2Torrとした。基板の温度は、400℃から
800℃の間の温度で行ったが、TiNの成長には、500℃か
ら700℃の間の温度が好ましい。基板の温度を500℃以下
にすると、TiNの代わりにTiが析出するようになる。
つぎに、再び反応ガスをWF6に切り換えて、TiN層6の
上にW層を例えば3000Åの厚さに、W層5の形成の時と
同一の条件で形成する。ついでこれをパターニングし
て、W配線層7を形成する(第10図(4))。この後、
第10図(5)のごとく、W配線層7を覆って、層間絶縁
層として例えば厚さ4000ÅのSiO2膜8を形成し、これに
コンタクトホール9を開口する。これを再び、装置の反
応室にセットし、第1の実施例で行ったのと同様の表面
処理を行い、コンタクトホール9内のW配線層7上に付
着している酸化物等の付着物を除去する。最後に、第10
図(6)に示されるごとく、W層5の形成と同様にし
て、コンタクトホール9内に厚さ約4000ÅのW層11を形
成する。その後ただちに、反応ガスをAlCl3に切替え、
全面に第2層目の配線となるAl層12を成長させる。この
Al層の形成には、AlCl3にかえてAl(CH3やAl(i−
C4H9等の有機Al化合物をももちいることができる。
このようにして、多層配線構造が形成される。
なお、以上の実施例では、金属ハロゲン化物として、
WF6,TiCl4,AlCl3を使用しているが、この他にも、Mo,V,
Zr,Cu,,Au,Ptのハロゲン化物も使用することができる。
また、有機金属化合物や金属錯体としては、W(CO)6,
Au(HFA)も使用することができる。
また、水素化窒素としては、N2H2,N5H5も使用でき
る。水素化窒素の誘導体としては、N2H2(CH3の他
に、N2H(CH33,N2H3(CH3),N5H4(CH3)も使うこと
ができる。
〔発明の効果〕
本発明によれば、半導体装置の製造において、下地基
板の損傷や汚染物の再付着を生ずることなく、かつ、低
温で再現性よく表面処理することができ、かかる表面処
理に引続き基板を大気にさらすことなく、コンタクト抵
抗と配線抵抗がともに低い導電体層をカバレッジ良く被
着形成することができるので、低コンタクト抵抗かつ低
リーク電流のコンタクトを形成することができ、低抵抗
でカバレッジの良い電極・配線を形成することができ
る。その結果、特に高密度化・高集積化したICなどの半
導体装置の性能向上と製造歩留りの向上をはかることが
でき、ひいては半導体装置のより一層の高密度化・高集
積化がはかれるという効果がある。
【図面の簡単な説明】
第1図は第1の実施例の工程を示す図、第2図はヒドラ
ジンの係る反応の温度依存を示す図、第3図は表面処理
時間とコンタクト抵抗の関係を示す図、第4図はリーク
電流とアニールの関係を示す図、第5図は第2の実施例
の効果を示す図、第6図は第3の実施例の工程を示す
図、第7図は第3の実施例の効果を示す図、第8図は第
3の実施例の効果を示す図、第9図は第3の実施例の変
形例を示す図、第10図は第4の実施例の工程を示す図、
第11図は実施例で用いた第1の装置の構成を示す図、第
12図は実施例で用いた第2の装置の構成を示す図、第13
図は実施例で用いた第3の装置の構成を示す図である。 図において、 1,はシリコン基板、 2,8は絶縁層 3,9はコンタンクトホール 4,11は付着物 5,7,11はタングステン層 6は接着強化層 12は配線層 400はコンタクト層 401はバリア層 21は反応室 22は石英窓 23は被処理基板 25はガスシャワー 28,31は反応ガス 29はマスフローコントローラ 32,33はキャリアガス 34は排気口 35はロードロック室 37,57は処理室 38,39,58は成膜室 41,51はゲートバルブ 36,50,56は搬入/搬出室 59は排気装置 をそれぞれ示している。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】分子中の窒素原子数が2以上の水素化窒素
    もしくは該水素化窒素の誘導体からなる反応ガス中で、
    半導体もしくは半導体上に導体を有する半導体基板を20
    0℃以上900℃未満に加熱して、熱還元反応のみで該半導
    体もしくは導体の面上の自然酸化膜あるいは有機化合物
    を除去して半導体もしくは導体の面を表出させる下地基
    板の洗浄化工程を含むことを特徴とする半導体装置の製
    造方法。
  2. 【請求項2】分子中の窒素原子数が2以上の水素化窒素
    もしくは該水素化窒素の誘導体と金属化合物とからなる
    反応ガス中で、半導体基板を800℃未満に加熱して、該
    基板上に前記金属もしくは金属の窒素含有化合物を析出
    させる工程を含むことを特徴とする半導体装置の製造方
    法。
  3. 【請求項3】分子中の窒素原子数が2以上の水素窒素も
    しくは該水素化窒素の誘導体と金属化合物とからなる反
    応ガス中で、半導体もしくは半導体上に導体と絶縁体と
    がともに表出した半導体基板を500℃未満に加熱して、
    該基板の半導体もしくは導体上に、前記金属を選択成長
    させることを特徴とする半導体装置の製造方法。
  4. 【請求項4】分子中の窒素原子数が2以上の水素化窒素
    もしくは該水素化窒素の誘導体と1種の金属化合物とか
    らなる反応ガス中で、半導体基板を800℃未満の第1の
    温度に加熱して、該基板上に前記金属を析出させる工程
    と、金属化合物が他の種類である前記反応ガス中で基板
    を800℃未満の第2の温度に加熱して、前記析出金属上
    に後者の金属化合物の金属の窒素含有化合物を析出させ
    る工程とを有することを特徴とする半導体装置の製造方
    法。
  5. 【請求項5】分子中の窒素原子数が2以上の水素化窒素
    もしくは該水素化窒素の誘導体と1種の金属化合物とか
    らなる反応ガス中で、基板を800℃未満の第1の温度に
    加熱して、該基板上に前記金属の窒素含有化物を析出さ
    せる工程と、金属化号物が他の種類である前記反応ガス
    中で基板を800℃未満の第2の温度に加熱して、前記析
    出された金属の窒素含有化合物上に後者の金属化合物の
    金属を析出させる工程を有することを特徴とする半導体
    装置の製造方法。
JP2120739A 1989-05-09 1990-05-09 半導体装置の製造方法 Expired - Fee Related JPH088222B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2120739A JPH088222B2 (ja) 1989-05-09 1990-05-09 半導体装置の製造方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP1-117128 1989-05-09
JP11712889 1989-05-09
JP1-340974 1989-12-26
JP34097489 1989-12-26
JP2-58918 1990-03-09
JP5891890 1990-03-09
JP2120739A JPH088222B2 (ja) 1989-05-09 1990-05-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03278431A JPH03278431A (ja) 1991-12-10
JPH088222B2 true JPH088222B2 (ja) 1996-01-29

Family

ID=27463704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2120739A Expired - Fee Related JPH088222B2 (ja) 1989-05-09 1990-05-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH088222B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891269B1 (en) 1995-07-05 2005-05-10 Fujitsu Limited Embedded electroconductive layer structure
JPH09283463A (ja) * 1996-04-15 1997-10-31 Tokyo Electron Ltd バリヤメタル層及びその形成方法
JP2005277146A (ja) * 2004-03-25 2005-10-06 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5379386A (en) * 1976-12-24 1978-07-13 Toshiba Corp Etching method
JPS57157525A (en) * 1981-03-23 1982-09-29 Fujitsu Ltd Surface treating method
JPS60739A (ja) * 1983-06-16 1985-01-05 Sanyo Electric Co Ltd 気相成長装置
JPS62286253A (ja) * 1986-06-04 1987-12-12 Fuji Electric Co Ltd 半導体装置の電極配線作成方法
JP2526040B2 (ja) * 1986-07-18 1996-08-21 日本真空技術株式会社 Cvd法
JPH089784B2 (ja) * 1987-04-28 1996-01-31 東芝タンガロイ株式会社 表面精度のすぐれた被覆鉄基合金及びその製造方法
JP2569574B2 (ja) * 1987-07-09 1997-01-08 三菱瓦斯化学株式会社 半導体処理剤

Also Published As

Publication number Publication date
JPH03278431A (ja) 1991-12-10

Similar Documents

Publication Publication Date Title
US5232872A (en) Method for manufacturing semiconductor device
US4902645A (en) Method of selectively forming a silicon-containing metal layer
US4988423A (en) Method for fabricating interconnection structure
KR0184279B1 (ko) 금속 또는 금속실리사이드막의 형성방법
US6143377A (en) Process of forming a refractory metal thin film
JPS6278816A (ja) シリコン基板上に金属を選択的に付着する方法
JPS605545A (ja) 半導体装置とその製造方法
JPH05102075A (ja) シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法
KR20080100153A (ko) 낮은 K 금속간 유전체 및 에칭 스톱과의 통합을 위한 무전해 Co 합금막 상에서의 산화를 감소시키고 접착력을 강화시키는 방법
JP3077623B2 (ja) プラズマ化学気相成長装置
US6787462B2 (en) Method of manufacturing semiconductor device having buried metal wiring
US4777061A (en) Blanket tungsten deposition for dielectric
JP2701751B2 (ja) 半導体装置の製造方法
JP2001308032A (ja) 1000Åを超える厚さの低残留ハロゲン含有TiN膜を堆積する方法及び装置
JPH09321045A (ja) 半導体装置およびその製造方法
JP2611466B2 (ja) 容量絶縁膜の形成方法
JPH088222B2 (ja) 半導体装置の製造方法
KR930005947B1 (ko) 반도체장치 제조방법
JPH05129231A (ja) 電極配線
JPH09260306A (ja) 薄膜形成方法
JPH02314A (ja) シリコン含有金属膜の形成方法
JPH0745554A (ja) 配線形成方法
JPH07201779A (ja) 電極配線およびその形成方法
JPH01309356A (ja) 半導体装置の配線構造およびその形成方法
JPH07142411A (ja) 半導体装置における金属薄膜形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080129

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees