JPH0878470A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0878470A
JPH0878470A JP6208354A JP20835494A JPH0878470A JP H0878470 A JPH0878470 A JP H0878470A JP 6208354 A JP6208354 A JP 6208354A JP 20835494 A JP20835494 A JP 20835494A JP H0878470 A JPH0878470 A JP H0878470A
Authority
JP
Japan
Prior art keywords
film
electrode
semiconductor substrate
bonded
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6208354A
Other languages
English (en)
Inventor
Takayasu Horasawa
孝康 洞澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP6208354A priority Critical patent/JPH0878470A/ja
Publication of JPH0878470A publication Critical patent/JPH0878470A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】Ａｌ電極へＡｌ導線をボンディングするときの
ツールの加圧により半導体基板に亀裂の入るのを防ぐ。 【構成】電極パッド部と基板表面上の絶縁膜との間に酸
化膜あるいはポリイミド樹脂膜をバッファ膜として介在
させ、応力を緩和する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、製造の際に半導体基板
上のアルミニウム (Ａｌ) 電極に導線をボンディングす
る工程が行われる半導体装置に関する。
【０００２】
【従来の技術】半導体基板の所定の領域との接続をとる
ために、基板の露出面にＡｌ電極を接触させ、その電極
の延長部にＡｌ導線あるいは金 (Ａｕ) 導線をボンディ
ングする方法が知られている。図２、図３はそのような
方法の工程を示し、シリコン基板１に半導体素子の各領
域を形成したのち、表面上にＰＳＧあるいはＢＰＳＧの
ような絶縁膜２をＣＶＤ法で堆積する。そして絶縁膜２
の上にレジスト３のパターンを形成する〔図２ (ａ)
〕。そのレジスト３の窓３１からエッチングして絶縁
膜２に接触孔を開け、スパッタ法でＡｌ膜４を形成し、
その接触孔でＳｉ基板に接触させる〔図２ (ｂ) 〕。次
いで、図２と異なる位置での断面図である図３に示すよ
うに、パターニングしたＡｌ膜４を覆うパッシベーショ
ン膜５を窒化膜等で形成し〔図３ (ａ) 〕、絶縁膜２の
残った位置の上でパッシベーション膜５を開口し、Ａｌ
電極４を露出させ、その露出部にＡｌ導線６をボンディ
ングする〔図３（ｂ）〕。
【０００３】
【発明が解決しようとする課題】上述のようにＡｌ導線
６を超音波接触法を用いて、Ａｌ電極４のパッド部にボ
ンディングする際、ツールの加圧によって半導体基板１
とＡｌ電極４との間に剪断応力が働き、アルミ電極４の
下の半導体基板１に亀裂が入る、いわゆるクレタリング
が起こる。このクレタリングは、導線の先端が鋭角状に
なっているＡｌ導線の超音波接着の際に起こりやすく、
導線の先端がボール状になっているＡｕ導線の熱圧着の
際にはさほど問題にならない。
【０００４】本発明の目的は、上述の問題を解決し、ボ
ンディングツールの加圧によって半導体基板に損傷の生
ずることのない半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、半導体基板上でＡｌ電極
の導線がボンディングされる個所と半導体基板表面上の
絶縁膜との間に応力緩衝膜が介在するものとする。応力
緩衝膜は、酸化膜であっても樹脂膜であってもよい。
【０００６】
【作用】Ａｌ電極の導線がボンディングされる個所と半
導体基板表面上の絶縁膜との間に応力緩衝膜が介在する
ことにより、ボンディングツールの加圧によってＡｌ電
極下の半導体基板に加わる剪断応力、圧力負荷が軽減さ
れ、半導体基板に損傷が生ずることがない。
【０００７】
【実施例】以下、図３ (ａ) 、 (ｂ) に対応する個所の
断面図で、同図と共通な部分に同一の符号を付した図を
引用して本発明の実施例について述べる。図１ (ａ) 、
(ｂ) 、 (ｃ) に製造工程を示した本発明の一実施例の
半導体装置ではシリコン基板１上にＣＶＤ法によりＰＳ
Ｇを堆積して絶縁膜２とし、その上にバッファ酸化膜７
１をプラズマＣＶＤ法で0.８〜1.０μｍの厚さに形成す
る。そして、Ａｌ導線のボンディングを行うパッド部が
形成される個所にのみこのバッファ酸化膜７１を選択エ
ッチングにより残す〔図１ (ａ) 〕。次に、図３ (ａ)
と同様にＡｌ電極膜４をスパッタ法で0.９〜1.０μｍに
形成しパターニングするが、バッファ酸化膜７１の上で
はそれより狭い幅にする〔図１ (ｂ) 〕。次いで、絶縁
膜２、バッファ酸化膜７１およびアルミ電極４を覆って
パッシベーション膜である窒化膜５を1.０〜1.４μｍの
厚さに成膜する。そして、窒化膜５をＡｌ電極４のパッ
ド部上のみで選択的エッチングしてＡｌ電極４を露出さ
せるが、さらにエッチングを進めてＡｌ電極４の面と窒
化膜５の面が同一平面になるようにする。こうすること
により、図３に示したようなＡｌ導線６のボンディング
作業が容易になる〔図１ (ｃ) 〕。
【０００８】図４ (ａ) 、 (ｂ) 、 (ｃ) に製造工程を
示した本発明の別の実施例の半導体装置は、バッファ膜
としてポリイミド樹脂膜を用いている。すなわちＰＳＧ
絶縁膜２の上に、回転数２〜４×１０3 ｒｐｍのスピン
コータを用いてポリイミド樹脂を1.２〜1.４μｍの厚さ
に塗布する。次にＡｌ電極のパッド部が形成される個所
にのみ樹脂膜を選択エッチングにより残し、１６０〜２
００℃の温度で熱処理を加えてイミド化を促進させ、膜
の硬化を行う。硬化により厚さが約２０％減少したバッ
ファポリイミド樹脂膜７２が生ずる〔図４ (ａ) 〕。そ
れ以後の図４ (ｂ) 、 (ｃ) に示す工程は図１ (ｂ) 、
(ｃ) に示す工程と同じである。
【０００９】
【発明の効果】本発明によれば、導線のボンディングが
行われるＡｌ電極のパッド部と基板表面の絶縁膜の間に
応力緩衝膜を介在させることで、このバッファ膜がパッ
ド部に下の絶縁膜と半導体基板の界面に加わる剪断応力
を低減し、ボンディング時のクレタリングの発生を無く
することができた。
【図面の簡単な説明】
【図１】本発明の一実施例の半導体装置の製造工程を
(ａ) 、 (ｂ) 、 (ｃ) の順に示す電極パッド部近傍の
断面図
【図２】従来の半導体装置の製造工程を (ａ) 、 (ｂ)
の順に示す接触孔近傍の断面図
【図３】従来の半導体装置の製造工程を (ａ) 、 (ｂ)
の順に示す電極パット部近傍の断面図
【図４】本発明の別の実施例の半導体装置の製造工程を
(ａ) 、 (ｂ) 、 (ｃ) の順に示す電極パッド部近傍の
断面図
【符号の説明】
１ シリコン基板 ２ 絶縁膜 ４ Ａｌ電極 ５ 窒化膜 ６ Ａｌ導線 ７１ バッファ酸化膜 ７２ バッファポリイミド樹脂膜

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上でＡｌ電極の導線がボンディ
    ングされる個所と半導体基板表面上の絶縁膜との間に応
    力緩衝膜が介在することを特徴とする半導体装置。
  2. 【請求項２】応力緩衝膜が酸化膜である請求項１記載の
    半導体装置。
  3. 【請求項３】応力緩衝膜が樹脂膜である請求項１記載の
    半導体装置。
JP6208354A 1994-09-01 1994-09-01 半導体装置 Pending JPH0878470A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6208354A JPH0878470A (ja) 1994-09-01 1994-09-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6208354A JPH0878470A (ja) 1994-09-01 1994-09-01 半導体装置

Publications (1)

Publication Number Publication Date
JPH0878470A true JPH0878470A (ja) 1996-03-22

Family

ID=16554905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6208354A Pending JPH0878470A (ja) 1994-09-01 1994-09-01 半導体装置

Country Status (1)

Country Link
JP (1) JPH0878470A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016225469A (ja) * 2015-05-29 2016-12-28 新電元工業株式会社 パワー半導体装置及びパワー半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016225469A (ja) * 2015-05-29 2016-12-28 新電元工業株式会社 パワー半導体装置及びパワー半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3383329B2 (ja) 半導体装置の製造方法
JPS5851425B2 (ja) ハンドウタイソウチ
JPH07114214B2 (ja) 半導体装置
JP2772606B2 (ja) 集積半導体デバイス上にバンプ構造を形成する方法
JPH118264A (ja) 半導体装置及びその製造方法
JPH0878470A (ja) 半導体装置
JPH0555228A (ja) 半導体装置
JP2597396B2 (ja) シリコーンゴム膜のパターン形成方法
JPS6164147A (ja) 半導体装置
JPS62112348A (ja) 半導体装置の製造方法
JP3676015B2 (ja) 半導体装置
JPH0529376A (ja) 半導体装置のボンデイングパツド
JP2734585B2 (ja) 半導体装置の製造方法
KR100497193B1 (ko) 반도체 소자의 본딩 패드와 이의 형성 방법
JPH06333977A (ja) 半導体装置及びその製造方法
JPH02281743A (ja) ボールボンディング用電極を備えた半導体装置
JPH0373535A (ja) 半導体装置およびその製造方法
JPH04258125A (ja) 半導体装置
JPH0363813B2 (ja)
JP3655048B2 (ja) 半導体装置およびその製造方法
JPH03101233A (ja) 電極構造及びその製造方法
JPS6151863A (ja) 半導体装置
JP2789467B2 (ja) 半導体装置
JPH0350734A (ja) 集積回路の製造方法
JPH0682704B2 (ja) 半導体装置