JPH0878327A - 半導体ウエハ - Google Patents
半導体ウエハInfo
- Publication number
- JPH0878327A JPH0878327A JP21260394A JP21260394A JPH0878327A JP H0878327 A JPH0878327 A JP H0878327A JP 21260394 A JP21260394 A JP 21260394A JP 21260394 A JP21260394 A JP 21260394A JP H0878327 A JPH0878327 A JP H0878327A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- wafer
- cap layer
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 長時間の保管や輸送、また製造工程中の熱や
プラズマダメージによっても劣化しにくい半導体ウエハ
を提供する。 【構成】 半導体装置の基体となる多層構造の最上層の
上に、半導体装置の最終構造には不要の、半導体キャッ
プ層を構成する、たとえば、ＨＢＴの基体となる半絶縁
性ＧａＡｓ基板１上にｎ+ ＧａＡｓ埋め込みコレクタ層
２、ｎ，ｐ型ＧａＡｓコレクタ層３、４、ｐ+ 型ＡｌＧ
ａＡｓベース層５、ｎ型ＡｌＧａＡｓエミッタ層６、
７、ｎ+ 型ＩｎＧａＡｓエミッタコンタクト層８、９、
１０、からなる多層構造の基体の上にＨＢＴの最終構造
とは無関係のＩｎＰキャップ層１１を同一反応管、チャ
ンバー中で連続的にエピタキシャル成長した構造を有す
る。
プラズマダメージによっても劣化しにくい半導体ウエハ
を提供する。 【構成】 半導体装置の基体となる多層構造の最上層の
上に、半導体装置の最終構造には不要の、半導体キャッ
プ層を構成する、たとえば、ＨＢＴの基体となる半絶縁
性ＧａＡｓ基板１上にｎ+ ＧａＡｓ埋め込みコレクタ層
２、ｎ，ｐ型ＧａＡｓコレクタ層３、４、ｐ+ 型ＡｌＧ
ａＡｓベース層５、ｎ型ＡｌＧａＡｓエミッタ層６、
７、ｎ+ 型ＩｎＧａＡｓエミッタコンタクト層８、９、
１０、からなる多層構造の基体の上にＨＢＴの最終構造
とは無関係のＩｎＰキャップ層１１を同一反応管、チャ
ンバー中で連続的にエピタキシャル成長した構造を有す
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置を形成する
基体となる、多層構造を有したエピタキシャル成長ウエ
ハに関わる。
基体となる、多層構造を有したエピタキシャル成長ウエ
ハに関わる。
【０００２】
【従来の技術】共鳴トンネル素子などの量子効果素子、
ヘテロ接合バイポーラートランジスタ（ＨＢＴ）、ある
いはヘテロ接合ＦＥＴ（ＨＥＭＴ）等の半導体装置は半
導体基板上に種々の半導体層をエピタキシャル成長した
ウエハを用いて作製される。ＧａＡｓ、ＩｎＰのような
２元系、ＩｎＧａＡｓのような３元系、ＩｎＧａＡｓＰ
のような４元系、さらにはＩｎＡｌＧａＡｓＰのような
５元系のように様々な化合物半導体の多層構造のエピタ
キシャル成長ウエハがこれらの半導体装置の半導体基体
として用いられている。しかしこれらの化合物半導体層
の表面は多くの場合熱やプラズマダメージに弱く、半導
体装置の製作工程中にしばしば用いられる熱ＣＶＤやプ
ラズマＣＶＤなどによって容易に劣化して本来の性質が
損なわれやすいと言う問題があった。また保管している
間に空気中の酸素などによって酸化されやすいという問
題、あるいは一旦表面が汚染した場合Ｓｉプロセスで用
いられるいわゆるＳＨ処理のような有効な有機物除去方
法がなく、表面層を劣化させること無く汚染除去するこ
とがむずかしいなどの問題があった。
ヘテロ接合バイポーラートランジスタ（ＨＢＴ）、ある
いはヘテロ接合ＦＥＴ（ＨＥＭＴ）等の半導体装置は半
導体基板上に種々の半導体層をエピタキシャル成長した
ウエハを用いて作製される。ＧａＡｓ、ＩｎＰのような
２元系、ＩｎＧａＡｓのような３元系、ＩｎＧａＡｓＰ
のような４元系、さらにはＩｎＡｌＧａＡｓＰのような
５元系のように様々な化合物半導体の多層構造のエピタ
キシャル成長ウエハがこれらの半導体装置の半導体基体
として用いられている。しかしこれらの化合物半導体層
の表面は多くの場合熱やプラズマダメージに弱く、半導
体装置の製作工程中にしばしば用いられる熱ＣＶＤやプ
ラズマＣＶＤなどによって容易に劣化して本来の性質が
損なわれやすいと言う問題があった。また保管している
間に空気中の酸素などによって酸化されやすいという問
題、あるいは一旦表面が汚染した場合Ｓｉプロセスで用
いられるいわゆるＳＨ処理のような有効な有機物除去方
法がなく、表面層を劣化させること無く汚染除去するこ
とがむずかしいなどの問題があった。
【０００３】上に述べた従来の技術の問題をＨＢＴを例
にさらに詳しく説明する。ＨＢＴは、通常のホモ接合バ
イポーラトランジスタにくらべてベース濃度を高くする
ことができ、特にエミッタ幅を縮小してベース抵抗を下
げることができ、またベース／コレクタ幅を縮小してベ
ース／コレクタ間容量を下げることができるため高速動
作素子として注目されている。しかしながらＨＢＴでは
微細化によるエミッタ電極等のコンタクト面積の縮小が
コンタクト抵抗の増大を招き、その結果期待通りの高速
化が計られないという問題があり、Ｊ．Ｖａｃ．Ｓｃ
ｉ．Ｔｅｃｈｎｏｌ．，１９（３）１９８１ ｐｐ．６
２６〜６２７には、エミッタコンタクト抵抗を低減する
ために、図６に示すようにバンドギャップの狭いＩｎＧ
ａＡｓ層を高濃度にドーピングしてエミッタ領域の上部
にエピタキシャル成長し、コンタクト層とするこによ
り、エミッタ電極金属との間のバリアハイトを実質的に
ほとんど無くす技術が記載されている。この技術を用い
たＨＢＴのウエハ構造の一例を図７に示す。図７におい
て半絶縁性ＧａＡｓ基板１上に埋め込みｎ+ 型ＧａＡｓ
サブコレクタ層２、ｎ型ＧａＡｓコレクタ層３１、ｐ+
型ＧａＡｓベース層５１、ｎ型ＡｌＧａＡｓエミッタ層
６、ｎ+ 型Ａｌx Ｇａ1-x Ａｓグレーディッド層７、ｎ
+ 型Ｉｎx Ｇａ1-x Ａｓグレーディッド層９、ｎ+ 型Ｉ
ｎ0.5 Ｇａ0.5 Ａｓコンタクト層１０が下から順に積層
されている。
にさらに詳しく説明する。ＨＢＴは、通常のホモ接合バ
イポーラトランジスタにくらべてベース濃度を高くする
ことができ、特にエミッタ幅を縮小してベース抵抗を下
げることができ、またベース／コレクタ幅を縮小してベ
ース／コレクタ間容量を下げることができるため高速動
作素子として注目されている。しかしながらＨＢＴでは
微細化によるエミッタ電極等のコンタクト面積の縮小が
コンタクト抵抗の増大を招き、その結果期待通りの高速
化が計られないという問題があり、Ｊ．Ｖａｃ．Ｓｃ
ｉ．Ｔｅｃｈｎｏｌ．，１９（３）１９８１ ｐｐ．６
２６〜６２７には、エミッタコンタクト抵抗を低減する
ために、図６に示すようにバンドギャップの狭いＩｎＧ
ａＡｓ層を高濃度にドーピングしてエミッタ領域の上部
にエピタキシャル成長し、コンタクト層とするこによ
り、エミッタ電極金属との間のバリアハイトを実質的に
ほとんど無くす技術が記載されている。この技術を用い
たＨＢＴのウエハ構造の一例を図７に示す。図７におい
て半絶縁性ＧａＡｓ基板１上に埋め込みｎ+ 型ＧａＡｓ
サブコレクタ層２、ｎ型ＧａＡｓコレクタ層３１、ｐ+
型ＧａＡｓベース層５１、ｎ型ＡｌＧａＡｓエミッタ層
６、ｎ+ 型Ａｌx Ｇａ1-x Ａｓグレーディッド層７、ｎ
+ 型Ｉｎx Ｇａ1-x Ａｓグレーディッド層９、ｎ+ 型Ｉ
ｎ0.5 Ｇａ0.5 Ａｓコンタクト層１０が下から順に積層
されている。
【０００４】
【発明が解決しようとする課題】しかしながら、発明者
らが行った種々の実験によれば図７の最上層のＩｎＧａ
Ａｓ層１０が熱やプラズマダメージ等によって容易に劣
化してしまうという問題が明らかになった。通常ＨＢＴ
製造工程では、ＳｉＯ2 膜やＳｉ3 Ｎ4 膜のような種々
の絶縁膜をエピタキシャル成長膜の表面に形成する必要
があり、その際熱ＣＶＤやプラズマＣＶＤを用いること
が多い、たとえばＳｉＯ2 膜の熱ＶＣＤではエピタキシ
ャルウエハを３５０℃〜４００℃に加熱する必要がある
がこの時の熱により、あるいはプラズマＣＶＤにおいて
はプラズマダメージによって、コンタクト形成前にコン
タクト層であるＩｎＧａＡｓ層１０の表面が劣化してし
まうため、低抵抗エミッタコンタクトを歩留まり良く形
成することが難しいと言う問題があった。コンタクト形
成前に表面のダメージ層をエッチングによって除去する
ことが考えられるが、薄いＩｎＧａＡｓコンタクト層１
０のなかのダメージ層の深さを正確に見積もってその層
だけを除去するのは極めて困難である。あらかじめその
分を見込んでＩｎＧａＡｓコンタクト層１０を厚くすれ
ば良いが、その場合でもエッチング深さを正確に見積も
らなけばその後のプロセス、とくにベースコンタクト形
成のためエッチングの精度が低下してしまう。結局余分
のＩｎＧａＡｓコンタクト層を成長することは製造工程
を複雑化し、余分の熱工程を増大することになりプロセ
ス設計上は好ましくないことである。
らが行った種々の実験によれば図７の最上層のＩｎＧａ
Ａｓ層１０が熱やプラズマダメージ等によって容易に劣
化してしまうという問題が明らかになった。通常ＨＢＴ
製造工程では、ＳｉＯ2 膜やＳｉ3 Ｎ4 膜のような種々
の絶縁膜をエピタキシャル成長膜の表面に形成する必要
があり、その際熱ＣＶＤやプラズマＣＶＤを用いること
が多い、たとえばＳｉＯ2 膜の熱ＶＣＤではエピタキシ
ャルウエハを３５０℃〜４００℃に加熱する必要がある
がこの時の熱により、あるいはプラズマＣＶＤにおいて
はプラズマダメージによって、コンタクト形成前にコン
タクト層であるＩｎＧａＡｓ層１０の表面が劣化してし
まうため、低抵抗エミッタコンタクトを歩留まり良く形
成することが難しいと言う問題があった。コンタクト形
成前に表面のダメージ層をエッチングによって除去する
ことが考えられるが、薄いＩｎＧａＡｓコンタクト層１
０のなかのダメージ層の深さを正確に見積もってその層
だけを除去するのは極めて困難である。あらかじめその
分を見込んでＩｎＧａＡｓコンタクト層１０を厚くすれ
ば良いが、その場合でもエッチング深さを正確に見積も
らなけばその後のプロセス、とくにベースコンタクト形
成のためエッチングの精度が低下してしまう。結局余分
のＩｎＧａＡｓコンタクト層を成長することは製造工程
を複雑化し、余分の熱工程を増大することになりプロセ
ス設計上は好ましくないことである。
【０００５】また、上に述べたプロセス上の問題以外で
も、エピタキシャル成長ウエハをすぐに加工せずに保管
しておいたり、輸送する場合、ＩｎＧａＡｓ層の表面汚
染や酸化などが避けられず、表面の品質が劣化し、低抵
抗のエミッタコンタクトを歩留まり良く形成することが
難しくなるという問題があった。これを避けるために、
たとえば超高真空チャンバー内に保管し、輸送するとい
う方法が考えられているが、その場合保管や輸送のため
に極めて多額のコストがかかるという問題があった。ま
た１０-8Ｐａ程度の超高真空中でも半導体ウエハの表面
に自然酸化膜が形成されるという事実を考慮すれば、超
高真空チャンバー内における保管輸送というのは、実際
上メリットは少ないという問題があった。
も、エピタキシャル成長ウエハをすぐに加工せずに保管
しておいたり、輸送する場合、ＩｎＧａＡｓ層の表面汚
染や酸化などが避けられず、表面の品質が劣化し、低抵
抗のエミッタコンタクトを歩留まり良く形成することが
難しくなるという問題があった。これを避けるために、
たとえば超高真空チャンバー内に保管し、輸送するとい
う方法が考えられているが、その場合保管や輸送のため
に極めて多額のコストがかかるという問題があった。ま
た１０-8Ｐａ程度の超高真空中でも半導体ウエハの表面
に自然酸化膜が形成されるという事実を考慮すれば、超
高真空チャンバー内における保管輸送というのは、実際
上メリットは少ないという問題があった。
【０００６】またこれらの問題はＨＢＴに限らず、ＨＥ
ＭＴや量子効果素子、あるいは半導体レーザー等種々の
半導体装置の半導体基体となるエピタキシャルウエハ共
通の問題点であった。
ＭＴや量子効果素子、あるいは半導体レーザー等種々の
半導体装置の半導体基体となるエピタキシャルウエハ共
通の問題点であった。
【０００７】本発明は以上の点を鑑みてなされたもの
で、半導体装置製造プロセス中のダメージや保管、輸送
中の酸化や汚染からエピタキシャル層表面を保護するこ
とを可能にする半導体ウエハの新規な構造を提供するこ
とを目的とする。
で、半導体装置製造プロセス中のダメージや保管、輸送
中の酸化や汚染からエピタキシャル層表面を保護するこ
とを可能にする半導体ウエハの新規な構造を提供するこ
とを目的とする。
【０００８】本発明の他の目的は、半導体基体の保護膜
形成のために新たな熱的ダメージ、プラズマダメージ、
あるいは酸化膜形成、汚染ということを生じることな
く、安定、無欠陥、清浄な半導体基体と保護膜との界面
を有した半導体ウエハを提供することである。
形成のために新たな熱的ダメージ、プラズマダメージ、
あるいは酸化膜形成、汚染ということを生じることな
く、安定、無欠陥、清浄な半導体基体と保護膜との界面
を有した半導体ウエハを提供することである。
【０００９】本発明のさらに別の目的は、超高速デバイ
ス等に要求される、良好な金属・半導体接合が実現でき
る、半導体基体最上層の安定かつ有効な保護膜を有した
半導体ウエハを提供することである。すなわち、金属半
導体接合に最も重要な半導体基体の最上層の酸化、化学
量論的組成のずれ、欠陥を防止しうる半導体ウエハを提
供することである。
ス等に要求される、良好な金属・半導体接合が実現でき
る、半導体基体最上層の安定かつ有効な保護膜を有した
半導体ウエハを提供することである。すなわち、金属半
導体接合に最も重要な半導体基体の最上層の酸化、化学
量論的組成のずれ、欠陥を防止しうる半導体ウエハを提
供することである。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体ウエハは、図１に示すように多層構
造１，２，３……１０，１１のエピタキシャル成長ウエ
ハであって、多層構造の最上層１１は、この最上層１１
の直下のエピタキシャル成長層１０とはエッチングレー
トが異なる半導体キャップ層１１であり、エピタキシャ
ル成長層１０以下の多層構造１，２，……１０からなる
半導体基体を半導体装置の構成要素とし、半導体キャッ
プ層１１は図５に示すように最終的な半導体装置の構造
とは関係のない層であることを第１の特徴とする。多層
構造とは不純物濃度、Ｐ型かｎ型かといった導電型、Ｇ
ａＡｓ、ＩｎＰ、ＡｌＧａＡｓ、ＩｎＧａＡｓ等あるい
はこれらの超格子等といった材料のうち少なく共一つが
異なる層が、半導体基板１の上に少なく共１層以上積層
された構造をいう。
に、本発明の半導体ウエハは、図１に示すように多層構
造１，２，３……１０，１１のエピタキシャル成長ウエ
ハであって、多層構造の最上層１１は、この最上層１１
の直下のエピタキシャル成長層１０とはエッチングレー
トが異なる半導体キャップ層１１であり、エピタキシャ
ル成長層１０以下の多層構造１，２，……１０からなる
半導体基体を半導体装置の構成要素とし、半導体キャッ
プ層１１は図５に示すように最終的な半導体装置の構造
とは関係のない層であることを第１の特徴とする。多層
構造とは不純物濃度、Ｐ型かｎ型かといった導電型、Ｇ
ａＡｓ、ＩｎＰ、ＡｌＧａＡｓ、ＩｎＧａＡｓ等あるい
はこれらの超格子等といった材料のうち少なく共一つが
異なる層が、半導体基板１の上に少なく共１層以上積層
された構造をいう。
【００１１】本発明の第２の特徴は、半導体装置の構成
要素となる半導体基体を構成する多層構造１，２，……
１０と、この半導体基体の上に形成される半導体キャッ
プ層１１とが、同一成長槽中で、大気に晒されること
く、連続してエピタキシャル成長されることである。
要素となる半導体基体を構成する多層構造１，２，……
１０と、この半導体基体の上に形成される半導体キャッ
プ層１１とが、同一成長槽中で、大気に晒されること
く、連続してエピタキシャル成長されることである。
【００１２】本発明の第３の特徴は、図１に示すよう
に、半導体基体１，２，……１０の最上層はＩｎx Ｇａ
1-x Ａｓ（０＜ｘ≦１）であり、半導体キャップ層１１
はＩｎＰであることである。Ｉｎx Ｇａ1-x Ａｓは組成
ｘが連続的に変化するグレーディッド層でもよいし、Ｉ
ｎＡｓとＧａＡｓとからなる超格子構造でもよいし、ｘ
＝０．５の下層とｘ＝１．０の上層とから成る２層構造
等の多層膜でもよい。
に、半導体基体１，２，……１０の最上層はＩｎx Ｇａ
1-x Ａｓ（０＜ｘ≦１）であり、半導体キャップ層１１
はＩｎＰであることである。Ｉｎx Ｇａ1-x Ａｓは組成
ｘが連続的に変化するグレーディッド層でもよいし、Ｉ
ｎＡｓとＧａＡｓとからなる超格子構造でもよいし、ｘ
＝０．５の下層とｘ＝１．０の上層とから成る２層構造
等の多層膜でもよい。
【００１３】本発明の第４の特徴は、半導体基体の最上
層１０はオーミックコンタクト形成用のコンタクト層で
あり、半導体キャップ層１１が除去された後、半導体基
体の最上層１０の上には図５に示すようにＴｉ／Ｐｔ／
Ａｎ等の金属電極１６が形成されるべく構成されている
ことである。
層１０はオーミックコンタクト形成用のコンタクト層で
あり、半導体キャップ層１１が除去された後、半導体基
体の最上層１０の上には図５に示すようにＴｉ／Ｐｔ／
Ａｎ等の金属電極１６が形成されるべく構成されている
ことである。
【００１４】
【作用】本発明の第１の特徴の半導体ウエハによれば、
半導体装置の構成要素となる半導体基体の最上層の上部
に、半導体装置の最終構造とは全く関係のない、半導体
キャップ層を形成しているので、半導体装置製造工程中
あるいは輸送、保管等における熱的ダメージ、プラズマ
ダメージ、酸化、重金属汚染、有機物汚染等から完全に
保護することができる。しかも半導体キャップ層は半導
体基体の最上層とはエッチングレートが異なる材料とな
るように選ばれているので、半導体装置製造工程中で必
要に応じて半導体キャップ層が容易に除去できる。選択
エッチングはドライエッチングでもウェットエッチング
でもよい。つまり、従来の半導体製造プロセスでＳｉＯ
2 膜やＳｉ3 Ｎ4 膜を用いて保護膜としていたのを半導
体キャップ層を保護膜としていると考えることも可能で
あるが、ＳｉＯ2 膜、Ｓｉ3Ｎ4 膜形成の場合のように
半導体基体の最上層表面に熱的ダメージ、プラズマダメ
ージを与えることなく形成できるのである。
半導体装置の構成要素となる半導体基体の最上層の上部
に、半導体装置の最終構造とは全く関係のない、半導体
キャップ層を形成しているので、半導体装置製造工程中
あるいは輸送、保管等における熱的ダメージ、プラズマ
ダメージ、酸化、重金属汚染、有機物汚染等から完全に
保護することができる。しかも半導体キャップ層は半導
体基体の最上層とはエッチングレートが異なる材料とな
るように選ばれているので、半導体装置製造工程中で必
要に応じて半導体キャップ層が容易に除去できる。選択
エッチングはドライエッチングでもウェットエッチング
でもよい。つまり、従来の半導体製造プロセスでＳｉＯ
2 膜やＳｉ3 Ｎ4 膜を用いて保護膜としていたのを半導
体キャップ層を保護膜としていると考えることも可能で
あるが、ＳｉＯ2 膜、Ｓｉ3Ｎ4 膜形成の場合のように
半導体基体の最上層表面に熱的ダメージ、プラズマダメ
ージを与えることなく形成できるのである。
【００１５】本発明の第２の特徴によれは、同一チャン
バー中、あるいは同一反応管中といった同一成長槽中で
大気、特に酸素に晒されることなく、連続して、半導体
基体の最上層の上に半導体キャップ層が形成されるの
で、半導体基体と半導体キャップ層の界面には酸化膜が
形成されず、また汚染からも有効に保護される。
バー中、あるいは同一反応管中といった同一成長槽中で
大気、特に酸素に晒されることなく、連続して、半導体
基体の最上層の上に半導体キャップ層が形成されるの
で、半導体基体と半導体キャップ層の界面には酸化膜が
形成されず、また汚染からも有効に保護される。
【００１６】本発明の第３の特徴によれば、半導体基体
の最上層をＩｎx Ｇａ1-x Ａｓ（０＜ｘ≦１）として、
半導体キャップ層をＩｎＰとしているので、格子整合が
容易で、また熱的膨張係数も近い値とすることが可能で
あり、半導体製造装置製造工程中の機械的歪、熱的歪に
も安定であり、熱的歪によりＩｎＰ層がひび割れを生じ
ることもない。またＩｎx Ｇａ1-x Ａｓ層の表面に新た
な欠陥を発生させることもない。Ｉｎx Ｇａ1-x Ａｓの
表面に酸化膜が形成されず、表面の化学量論的組成も保
つことができるので、その後の工程、たとえば、Ｉｎx
Ｇａ1-x Ａｓと金属との接合形成にも、Ｉｎx Ｇａ1-x
Ａｓ本来の特性を生かすことが可能となる。
の最上層をＩｎx Ｇａ1-x Ａｓ（０＜ｘ≦１）として、
半導体キャップ層をＩｎＰとしているので、格子整合が
容易で、また熱的膨張係数も近い値とすることが可能で
あり、半導体製造装置製造工程中の機械的歪、熱的歪に
も安定であり、熱的歪によりＩｎＰ層がひび割れを生じ
ることもない。またＩｎx Ｇａ1-x Ａｓ層の表面に新た
な欠陥を発生させることもない。Ｉｎx Ｇａ1-x Ａｓの
表面に酸化膜が形成されず、表面の化学量論的組成も保
つことができるので、その後の工程、たとえば、Ｉｎx
Ｇａ1-x Ａｓと金属との接合形成にも、Ｉｎx Ｇａ1-x
Ａｓ本来の特性を生かすことが可能となる。
【００１７】本発明の第４の特徴によれば、オーミック
コンタクト形成用のコンタクト層となる半導体基体の表
面が、酸化、熱的ダメージ、プラズマダメージ、汚染、
化学量論的組成のずれ等から有効に保護されるので、良
好なオーミックコンタクト、すなわち極めてコンタクト
抵抗の低い金属・半導体接合を得ることができる。
コンタクト形成用のコンタクト層となる半導体基体の表
面が、酸化、熱的ダメージ、プラズマダメージ、汚染、
化学量論的組成のずれ等から有効に保護されるので、良
好なオーミックコンタクト、すなわち極めてコンタクト
抵抗の低い金属・半導体接合を得ることができる。
【００１８】
【実施例】以下、本発明の実施例を説明する。
【００１９】図１は、本発明の第一の実施例に係る積層
半導体ウエハの断面図を示し、ＡｌＧａＡｓ／ＧａＡｓ
ヘテロ接合バイポーラトランジスタ（ＨＢＴ）を作製す
る基体となるものである。
半導体ウエハの断面図を示し、ＡｌＧａＡｓ／ＧａＡｓ
ヘテロ接合バイポーラトランジスタ（ＨＢＴ）を作製す
る基体となるものである。
【００２０】図１のウエハは半絶縁性ＧａＡｓ基板１上
に厚さ０．５μｍの埋め込みｎ+ 型ＧａＡｓサブコレク
タ層２、厚さ０．３５μｍでキャリア密度１０17ｃｍ-3
のｎ型ＧａＡｓ第一コレクタ層３、厚さ０．１５μｍで
キャリア密度８×１０16ｃｍ-3のｐ- 型ＧａＡｓ第二コ
レクタ層４、厚さ０．１μｍでキャリア密度５×１０19
ｃｍ-3のｐ+ 型Ａｌx Ｇａ1-x Ａｓグレーディドベース
層５、厚さ０．０５μｍでキャリア密度５×１０17ｃｍ
-3のｎ型Ａｌ0.25Ｇａ0.75Ａｓエミッタ層６、厚さ０．
０３μｍでキャリア密度２×１０18ｃｍ-3のｎ+ 型Ａｌ
x Ｇａ1-x Ａｓグレーディッド層７、厚さ０．１μｍで
キャリア密度５×１０18ｃｍ-3のｎ+ 型ＧａＡｓ層８、
厚さ０．０５μｍでキャリア密度２×１０19ｃｍ-3のｎ
+ 型Ｉｎx Ｇａ1-x Ａｓグレーディッド層９、厚さ０．
０５μｍでキャリア密度２×１０19ｃｍ-3のｎ+ 型Ｉｎ
0.53Ｇａ0.47Ａｓコンタクト層１０、最後に厚み０．２
μｍのＩｎＰキャップ層１１が下から順に積層されてい
る。グレーディッドベース層５はＡｌの組成ｘを０から
０．１の範囲で順に増加しており、グレーディッド層９
はＩｎの組成ｘを０から０．５３まで順に増加させてい
る。エピタキシャル成長の方法はＣＢＥ法、ＭＯＣＶＤ
法、ＭＢＥ法、ＡＬＥ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｅ
ｐｉｔａｘｙ）法、あるいはＭＬＥ（Ｍｏｌｅｃｕｌａ
ｒ Ｌａｙｅｒ Ｅｐｉｔａｘｙ）法等を用いればよ
い。
に厚さ０．５μｍの埋め込みｎ+ 型ＧａＡｓサブコレク
タ層２、厚さ０．３５μｍでキャリア密度１０17ｃｍ-3
のｎ型ＧａＡｓ第一コレクタ層３、厚さ０．１５μｍで
キャリア密度８×１０16ｃｍ-3のｐ- 型ＧａＡｓ第二コ
レクタ層４、厚さ０．１μｍでキャリア密度５×１０19
ｃｍ-3のｐ+ 型Ａｌx Ｇａ1-x Ａｓグレーディドベース
層５、厚さ０．０５μｍでキャリア密度５×１０17ｃｍ
-3のｎ型Ａｌ0.25Ｇａ0.75Ａｓエミッタ層６、厚さ０．
０３μｍでキャリア密度２×１０18ｃｍ-3のｎ+ 型Ａｌ
x Ｇａ1-x Ａｓグレーディッド層７、厚さ０．１μｍで
キャリア密度５×１０18ｃｍ-3のｎ+ 型ＧａＡｓ層８、
厚さ０．０５μｍでキャリア密度２×１０19ｃｍ-3のｎ
+ 型Ｉｎx Ｇａ1-x Ａｓグレーディッド層９、厚さ０．
０５μｍでキャリア密度２×１０19ｃｍ-3のｎ+ 型Ｉｎ
0.53Ｇａ0.47Ａｓコンタクト層１０、最後に厚み０．２
μｍのＩｎＰキャップ層１１が下から順に積層されてい
る。グレーディッドベース層５はＡｌの組成ｘを０から
０．１の範囲で順に増加しており、グレーディッド層９
はＩｎの組成ｘを０から０．５３まで順に増加させてい
る。エピタキシャル成長の方法はＣＢＥ法、ＭＯＣＶＤ
法、ＭＢＥ法、ＡＬＥ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｅ
ｐｉｔａｘｙ）法、あるいはＭＬＥ（Ｍｏｌｅｃｕｌａ
ｒ Ｌａｙｅｒ Ｅｐｉｔａｘｙ）法等を用いればよ
い。
【００２１】たとえばＣＢＥ法で成長する場合、圧力
１．３×１０-3Ｐａにおいて、基板温度５２０℃で、Ｔ
ＥＧ（トリエチルガリウム）とＡｓＨ3 （アルシン）を
導入しＧａＡｓ層２，３，４，８を成長し、ＴＥＧ、Ｔ
ＭＡＡｌ（トリメチルアミンアラン）とＡｓＨ3 により
ＡｌＧａＡｓ層５，６，７を成長し、基板温度４８０°
〜５２０℃でＴＭＩｎ（トリメチルインジウム）、ＴＥ
ＧとＡｓＨ3 でＩｎＧａＡｓ層９，１０を成長し、ＴＭ
ＩｎとＰＨ3 （フォスフィン）でＩｎＰ層１１を同一チ
ャンバー中で連続的に成長すればよい。ＡｓＨ3 のかわ
りにＴＢＡ（ターシャリー・ブチル・アルシン（（Ｃ4
Ｈ9 ）ＡｓＨ2 ））、ＰＨ3 のかわりにＴＢＰ（ターシ
ャリー・ブルチン・フォスフィン（（Ｃ4 Ｈ9 ）Ｐ
Ｈ2 ））を用いてもよい。ｐ形のドーパントガスとして
はＴＭＧ，ＣＢr4あるいはＣＣｌ4 等を用いＣをドープ
するか、固体のＢｅソースを用いてもよい。ｎ形のドー
パントガスとしてはＳｉＨ4 （モノシラン）、Ｓｉ2 Ｈ
6 （ジシラン）、あるいはＤＥＳｅ（ジエチルセレ
ン）、ＤＥＴｅ（ジエチルテルル）等を用いればよい。
またＣＢＥ法に用いるソースガスを交互導入し、半導体
基板上の交換表面反応を用いればＭＬＥ法となる。たと
えば基板温度４８０℃、圧力６×１０-4Ｐａ、において
ＴＥＧを４秒導入、３秒真空排気、ＡｓＨ3 を２０秒導
入、その後３秒真空排気のガス導入１サイクルでＧａＡ
ｓ１分子層が成長できるので、ＭＬＥ法によれば図１の
積層ウエハは分子層単位の精度を有した構造となる。図
１のウエハはＨＢＴを製造する場合にはｎ+ Ｉｎ0.53Ｇ
ａ0.47Ａｓコンタクト装置１０まで使うのであり、その
上のＩｎＰ層１１は半導体装置ＨＢＴの構造には必要が
ない層であり、ｎ+ Ｉｎ0.53Ｇａ0.47Ａｓコンタクト層
１０の表面を保護をするための層である。ｎ+ Ｉｎ0.53
Ｇａ0.47Ａｓコンタクト層１０はＩｎＰ層１１で覆われ
ているため、長期間の保存や輸送に際してもＩｎＰ層が
劣化するだけで、下地のＩｎ0.53Ｇａ0.47Ａｓコンタク
ト層１０は全く良好な表面状態を保つことができる。ま
た、ＩｎＰ層１１は、半導体装置製造工程中のマスク材
として、従来ＳｉＯ2膜やＳｉ3 Ｎ4 膜がはたしていた
役割をはたすことも可能である。
１．３×１０-3Ｐａにおいて、基板温度５２０℃で、Ｔ
ＥＧ（トリエチルガリウム）とＡｓＨ3 （アルシン）を
導入しＧａＡｓ層２，３，４，８を成長し、ＴＥＧ、Ｔ
ＭＡＡｌ（トリメチルアミンアラン）とＡｓＨ3 により
ＡｌＧａＡｓ層５，６，７を成長し、基板温度４８０°
〜５２０℃でＴＭＩｎ（トリメチルインジウム）、ＴＥ
ＧとＡｓＨ3 でＩｎＧａＡｓ層９，１０を成長し、ＴＭ
ＩｎとＰＨ3 （フォスフィン）でＩｎＰ層１１を同一チ
ャンバー中で連続的に成長すればよい。ＡｓＨ3 のかわ
りにＴＢＡ（ターシャリー・ブチル・アルシン（（Ｃ4
Ｈ9 ）ＡｓＨ2 ））、ＰＨ3 のかわりにＴＢＰ（ターシ
ャリー・ブルチン・フォスフィン（（Ｃ4 Ｈ9 ）Ｐ
Ｈ2 ））を用いてもよい。ｐ形のドーパントガスとして
はＴＭＧ，ＣＢr4あるいはＣＣｌ4 等を用いＣをドープ
するか、固体のＢｅソースを用いてもよい。ｎ形のドー
パントガスとしてはＳｉＨ4 （モノシラン）、Ｓｉ2 Ｈ
6 （ジシラン）、あるいはＤＥＳｅ（ジエチルセレ
ン）、ＤＥＴｅ（ジエチルテルル）等を用いればよい。
またＣＢＥ法に用いるソースガスを交互導入し、半導体
基板上の交換表面反応を用いればＭＬＥ法となる。たと
えば基板温度４８０℃、圧力６×１０-4Ｐａ、において
ＴＥＧを４秒導入、３秒真空排気、ＡｓＨ3 を２０秒導
入、その後３秒真空排気のガス導入１サイクルでＧａＡ
ｓ１分子層が成長できるので、ＭＬＥ法によれば図１の
積層ウエハは分子層単位の精度を有した構造となる。図
１のウエハはＨＢＴを製造する場合にはｎ+ Ｉｎ0.53Ｇ
ａ0.47Ａｓコンタクト装置１０まで使うのであり、その
上のＩｎＰ層１１は半導体装置ＨＢＴの構造には必要が
ない層であり、ｎ+ Ｉｎ0.53Ｇａ0.47Ａｓコンタクト層
１０の表面を保護をするための層である。ｎ+ Ｉｎ0.53
Ｇａ0.47Ａｓコンタクト層１０はＩｎＰ層１１で覆われ
ているため、長期間の保存や輸送に際してもＩｎＰ層が
劣化するだけで、下地のＩｎ0.53Ｇａ0.47Ａｓコンタク
ト層１０は全く良好な表面状態を保つことができる。ま
た、ＩｎＰ層１１は、半導体装置製造工程中のマスク材
として、従来ＳｉＯ2膜やＳｉ3 Ｎ4 膜がはたしていた
役割をはたすことも可能である。
【００２２】次に図１に示した本発明の実施例のウエハ
をもとにＨＢＴを製作する場合の製造工程を図２〜図５
をもとに説明し、ＩｎＰ層１１の役割を示す。まず図２
に示すように、このウエハ上にフォトレジスト１２でベ
ース電極取り出し用のＵ溝エッチングのためのマスクパ
ターンを形成し、それを用いてＩｎＰ層１１とＩｎＧａ
Ａｓ層１０，９、ｎ+ ＧａＡｓ層８，ＡｌＧａＡｓ層６
をＲＩＥ法あるいはＥＣＲイオンエッチ法によりベース
層５が露出するまでエッチングしＵ溝５１を形成する。
この後フォトレジストマスクをつけた状態でさらにウエ
ットエッチングによってＵ溝５１の側壁の半導体層を僅
かにサイドエッチングする。このサイドエッチングの量
でベース電極とエミッタ領域の分離が決まる。サイドエ
ッチング量の最適値はエピ膜の構成や膜質あるいはパタ
ーンサイズその他に依存するが、たとえば０．１μｍ程
度行なえばよい。ここでは主なエッチング手段としてド
ライエッチングを用いたが、ウエットエッチングのみで
も可能である。続いてベース電極用にＴｉ／Ｐｔ／Ａｕ
をウエハ全面に蒸着し、その後フォトレジスト１２を除
去する、いわゆるリフトオフ法によってベース電極１３
をＵ溝５１の底部に形成する。さらに、ベース電極とエ
ミッタ電極の絶縁層を形成するため、基板表面全体にポ
リイミド樹脂のプレポリマー溶液をスピンコート法によ
り塗布し、このポリイミド樹脂の熱硬化温度（３５０
℃）まで段階的に加熱して図３に示すようにポリイミド
樹脂１４を形成する。次にＣＦ4 ／Ｈ2 を用いたたＲＩ
Ｅ法等により、ＩｎＰ層１１が露出するまでポリイミド
樹脂１４をエッチバックし、Ｕ溝５１内のベース電極１
３上のみにポリイミド樹脂１５を残す。次に図４に示す
ようにフォトレジスト１２とポリイミド樹脂１５をマス
クとしてＩｎＰ層１１をＨＣＩ系のエッチャントを用い
てエッチングし、図４に示すようにＩｎＧａＡｓエミッ
タコンタクト層１０を露出させる。ＨＣｌ系のエッチャ
ントによりＩｎＧａＡｓはほとんどエッチングされない
ので選択比∞に近い選択エッチングが可能である。フォ
トレジスト１２は次のエミッタ電極をリフトオフ法によ
って形成する場合のマスクとしても機能し、ポリイミド
樹脂１５はベース電極とエミッタ電極との層間絶縁膜と
なる。ドライエッチングによってもＩｎＰとＩｎＧａＡ
ｓは選択エッチング可能である。このように、選択エッ
チングによりＩｎＧａＡｓエミッタコンタクト層１０を
露出させた後、フォトレジスト１２を残したままＴｉ／
Ｐｔ／Ａｕを真空蒸着し、その後フォトレジスト１２を
除去するリフトオフ法を行ない図５に示すようにエミッ
タ電極１６のパターンを形成する。エミッタ電極１６は
ポリイミド樹脂の上まで広がっており、フォトリソグラ
フィの合わせ余裕を軽減しつつ、エミッタコンタクト面
積を最大にできる。ついでプロトンイオン注入で素子間
分離領域１７を形成し、最後にサブコレクタ層２をウエ
ットエッチングによって露出させＡｕＧｅ／Ｎｉ／Ｔｉ
／Ｐｔ／Ａｕを蒸着後、リフトオフ法を用いてパターニ
ングし、さらに３７０℃程度の熱処理によりアロイを行
うことにより図５に示すようなコレクタ電極１８を形成
する。
をもとにＨＢＴを製作する場合の製造工程を図２〜図５
をもとに説明し、ＩｎＰ層１１の役割を示す。まず図２
に示すように、このウエハ上にフォトレジスト１２でベ
ース電極取り出し用のＵ溝エッチングのためのマスクパ
ターンを形成し、それを用いてＩｎＰ層１１とＩｎＧａ
Ａｓ層１０，９、ｎ+ ＧａＡｓ層８，ＡｌＧａＡｓ層６
をＲＩＥ法あるいはＥＣＲイオンエッチ法によりベース
層５が露出するまでエッチングしＵ溝５１を形成する。
この後フォトレジストマスクをつけた状態でさらにウエ
ットエッチングによってＵ溝５１の側壁の半導体層を僅
かにサイドエッチングする。このサイドエッチングの量
でベース電極とエミッタ領域の分離が決まる。サイドエ
ッチング量の最適値はエピ膜の構成や膜質あるいはパタ
ーンサイズその他に依存するが、たとえば０．１μｍ程
度行なえばよい。ここでは主なエッチング手段としてド
ライエッチングを用いたが、ウエットエッチングのみで
も可能である。続いてベース電極用にＴｉ／Ｐｔ／Ａｕ
をウエハ全面に蒸着し、その後フォトレジスト１２を除
去する、いわゆるリフトオフ法によってベース電極１３
をＵ溝５１の底部に形成する。さらに、ベース電極とエ
ミッタ電極の絶縁層を形成するため、基板表面全体にポ
リイミド樹脂のプレポリマー溶液をスピンコート法によ
り塗布し、このポリイミド樹脂の熱硬化温度（３５０
℃）まで段階的に加熱して図３に示すようにポリイミド
樹脂１４を形成する。次にＣＦ4 ／Ｈ2 を用いたたＲＩ
Ｅ法等により、ＩｎＰ層１１が露出するまでポリイミド
樹脂１４をエッチバックし、Ｕ溝５１内のベース電極１
３上のみにポリイミド樹脂１５を残す。次に図４に示す
ようにフォトレジスト１２とポリイミド樹脂１５をマス
クとしてＩｎＰ層１１をＨＣＩ系のエッチャントを用い
てエッチングし、図４に示すようにＩｎＧａＡｓエミッ
タコンタクト層１０を露出させる。ＨＣｌ系のエッチャ
ントによりＩｎＧａＡｓはほとんどエッチングされない
ので選択比∞に近い選択エッチングが可能である。フォ
トレジスト１２は次のエミッタ電極をリフトオフ法によ
って形成する場合のマスクとしても機能し、ポリイミド
樹脂１５はベース電極とエミッタ電極との層間絶縁膜と
なる。ドライエッチングによってもＩｎＰとＩｎＧａＡ
ｓは選択エッチング可能である。このように、選択エッ
チングによりＩｎＧａＡｓエミッタコンタクト層１０を
露出させた後、フォトレジスト１２を残したままＴｉ／
Ｐｔ／Ａｕを真空蒸着し、その後フォトレジスト１２を
除去するリフトオフ法を行ない図５に示すようにエミッ
タ電極１６のパターンを形成する。エミッタ電極１６は
ポリイミド樹脂の上まで広がっており、フォトリソグラ
フィの合わせ余裕を軽減しつつ、エミッタコンタクト面
積を最大にできる。ついでプロトンイオン注入で素子間
分離領域１７を形成し、最後にサブコレクタ層２をウエ
ットエッチングによって露出させＡｕＧｅ／Ｎｉ／Ｔｉ
／Ｐｔ／Ａｕを蒸着後、リフトオフ法を用いてパターニ
ングし、さらに３７０℃程度の熱処理によりアロイを行
うことにより図５に示すようなコレクタ電極１８を形成
する。
【００２３】図２〜図５に示した工程ではＩｎＧａＡｓ
エミッタコンタクト層１０は金属電極形成直前までＩｎ
Ｐ層１１で覆われており、酸化やプラズマダメージとい
った劣化原因からも保護されている。またＩｎＰはＩｎ
ＧａＡｓ層と格子整合させることもできるのでＩｎＧａ
Ａｓ層に悪影響を及ぼすこともない。さらに、ＩｎＰと
ＩｎＧａＡｓはウエットエッチングでもドライエッチン
グでも選択エッチングが可能であり、コンタクト形成直
前に容易にＩｎＧａＡｓ表面を露出させることが可能で
ある。したがって、Ｔｉ／Ｐｔ／Ａｕエミッタ電極１１
６と、ノンアロイ、もしくは、分子層オーダーの極めて
薄い合金層を形成した状態で、１×１０-7Ω−ｃｍ2 以
下のコンタクト抵抗が得られた。エミッタのコンタクト
抵抗はウエハ内で極めて均一性が良く、ウエハ間のバラ
ツキも小さいものであった。
エミッタコンタクト層１０は金属電極形成直前までＩｎ
Ｐ層１１で覆われており、酸化やプラズマダメージとい
った劣化原因からも保護されている。またＩｎＰはＩｎ
ＧａＡｓ層と格子整合させることもできるのでＩｎＧａ
Ａｓ層に悪影響を及ぼすこともない。さらに、ＩｎＰと
ＩｎＧａＡｓはウエットエッチングでもドライエッチン
グでも選択エッチングが可能であり、コンタクト形成直
前に容易にＩｎＧａＡｓ表面を露出させることが可能で
ある。したがって、Ｔｉ／Ｐｔ／Ａｕエミッタ電極１１
６と、ノンアロイ、もしくは、分子層オーダーの極めて
薄い合金層を形成した状態で、１×１０-7Ω−ｃｍ2 以
下のコンタクト抵抗が得られた。エミッタのコンタクト
抵抗はウエハ内で極めて均一性が良く、ウエハ間のバラ
ツキも小さいものであった。
【００２４】ちなみに、この結果得られたＨＢＴのｆT
＝１５０ＧＨz ，ｆmax ＝２００ＧＨz であった。
＝１５０ＧＨz ，ｆmax ＝２００ＧＨz であった。
【００２５】図１〜図５ではＩｎＰキャップ層１１との
格子整合を考えエミッタコンタクト層１０をＩｎ0.53Ｇ
ａ0.47Ａｓとしたが、キャップ層との格子整合は必ずし
も必要ではなく、Ｉｎの組成を増してもよい。たとえば
Ｉｎ0.65Ｇａ0.35Ａｓの場合は、エミッタのコンタクト
抵抗は５×１０-8Ω−ｃｍ2 以下であった。エミッタコ
ンタクト層１０はＩｎＡｓとＧａＡｓとの超格子構造と
し、その上にＩｎＰキャップ層１１とした構造としても
よく、エミッタコンタクト層１０をグレーディッド層と
して最上部の２０−３０ｎｍをＩｎＡｓとしてもよい。
いずれにしてもＩｎＰキャップ層１１で表面を保護する
ことによりエミッタコンタクト層１０の表面の酸化や汚
染が有効に防止され、良好なオーミックコンタクトが実
現できる。なお、エミッタ電極１６はＴｉ／Ｐｔ／Ａｕ
に限る必要はなく、エミッタコンタクト層１１をＩｎＡ
ｓとし、その上にＷＳｉ2 を形成してもよく、ＴｉＷＳ
ｉx ／Ａｕ電極、Ｎｉ／Ｗ電極、ＮｉＩｎＷ電極、Ｎｉ
（Ｓｉ）ＩｎＷ電極、Ｎｉ／Ｎｉ−Ｉｎ／Ｎｉ／Ｗ電極
としてもよい。
格子整合を考えエミッタコンタクト層１０をＩｎ0.53Ｇ
ａ0.47Ａｓとしたが、キャップ層との格子整合は必ずし
も必要ではなく、Ｉｎの組成を増してもよい。たとえば
Ｉｎ0.65Ｇａ0.35Ａｓの場合は、エミッタのコンタクト
抵抗は５×１０-8Ω−ｃｍ2 以下であった。エミッタコ
ンタクト層１０はＩｎＡｓとＧａＡｓとの超格子構造と
し、その上にＩｎＰキャップ層１１とした構造としても
よく、エミッタコンタクト層１０をグレーディッド層と
して最上部の２０−３０ｎｍをＩｎＡｓとしてもよい。
いずれにしてもＩｎＰキャップ層１１で表面を保護する
ことによりエミッタコンタクト層１０の表面の酸化や汚
染が有効に防止され、良好なオーミックコンタクトが実
現できる。なお、エミッタ電極１６はＴｉ／Ｐｔ／Ａｕ
に限る必要はなく、エミッタコンタクト層１１をＩｎＡ
ｓとし、その上にＷＳｉ2 を形成してもよく、ＴｉＷＳ
ｉx ／Ａｕ電極、Ｎｉ／Ｗ電極、ＮｉＩｎＷ電極、Ｎｉ
（Ｓｉ）ＩｎＷ電極、Ｎｉ／Ｎｉ−Ｉｎ／Ｎｉ／Ｗ電極
としてもよい。
【００２６】オーミック電極を形成する場合の重要な問
題は電極の金属と半導体との界面の酸化膜であるが、Ｉ
ｎＰキャップ層１１を形成することにより酸化が有効に
防止され、極めて良好なオーミックコンタクトが得られ
る。
題は電極の金属と半導体との界面の酸化膜であるが、Ｉ
ｎＰキャップ層１１を形成することにより酸化が有効に
防止され、極めて良好なオーミックコンタクトが得られ
る。
【００２７】図１〜図５ではＡｌＧａＡｓ／ＧａＡｓＨ
ＢＴについて説明したが、本発明は図１に示したエピ構
造以外でも有効である。また、他の材料を用いた場合、
たとえばＩｎＧａＰ／ＧａＡｓ系、ＩｎＰ／ＩｎＧａＡ
ｓ系やＩｎＰ／ＩｎＧａＡｓＰ系あるいはその変形など
でも同様に適用可能である。たとえばＨ3 ＰＯ4 ：ＨＣ
ｌ系のウエットエッチを用いればＩｎＧａＡｓＰに対し
てＩｎＰの選択エッチが可能である。エピウエハの構造
は同一反応管、あるいは同一チャンバー中で連続的に成
長できる材料の組み合わせでよく、しかも最上部のキャ
ップ層と、その下地の半導体層のエッチングレートの選
択比の大きな組み合わせなら何でもよい。さらにＩｎＰ
キャップ層の上にさらにＳｉＯ2 膜やＳｉ3 Ｎ4 膜を形
成してもよい。さらに本実施例に示したＨＢＴ製造工程
はほんの１例であって、このプロセスに限ること無く、
種々のプロセスで有効であり、ＨＢＴの構造もｐｎｐ
型、反転型（コレクタトップ型）としてもよいことはも
ちろんである。さらに半導体装置はＨＢＴに限ること無
くＨＥＭＴ、ＳＩＳＦＥＴ、ＭＥＳＦＥＴ、量子効果素
子あるいは半導体レーザー等、種々の半導体装置のため
のウエハにも適用可能であることはいうまでもない。
ＢＴについて説明したが、本発明は図１に示したエピ構
造以外でも有効である。また、他の材料を用いた場合、
たとえばＩｎＧａＰ／ＧａＡｓ系、ＩｎＰ／ＩｎＧａＡ
ｓ系やＩｎＰ／ＩｎＧａＡｓＰ系あるいはその変形など
でも同様に適用可能である。たとえばＨ3 ＰＯ4 ：ＨＣ
ｌ系のウエットエッチを用いればＩｎＧａＡｓＰに対し
てＩｎＰの選択エッチが可能である。エピウエハの構造
は同一反応管、あるいは同一チャンバー中で連続的に成
長できる材料の組み合わせでよく、しかも最上部のキャ
ップ層と、その下地の半導体層のエッチングレートの選
択比の大きな組み合わせなら何でもよい。さらにＩｎＰ
キャップ層の上にさらにＳｉＯ2 膜やＳｉ3 Ｎ4 膜を形
成してもよい。さらに本実施例に示したＨＢＴ製造工程
はほんの１例であって、このプロセスに限ること無く、
種々のプロセスで有効であり、ＨＢＴの構造もｐｎｐ
型、反転型（コレクタトップ型）としてもよいことはも
ちろんである。さらに半導体装置はＨＢＴに限ること無
くＨＥＭＴ、ＳＩＳＦＥＴ、ＭＥＳＦＥＴ、量子効果素
子あるいは半導体レーザー等、種々の半導体装置のため
のウエハにも適用可能であることはいうまでもない。
【００２８】
【発明の効果】本発明によれば、半導体装置の半導体基
体となる多層構造の最上層の上に、大気に触れることな
く、連続して、キャップ層となる別の半導体層を形成し
ているので、半導体装置として重要な最上層表面に酸化
物や汚染物が形成されることがない。特にサブミリ波デ
バイスやテラヘルツデバイスのような超高速半導体装置
においてはコンタクト抵抗を減らすために金属電極と半
導体層界面の酸化膜の問題が重要であるが、本発明によ
れば、界面には酸化膜は形成されず、きわめて良好なオ
ーミックコンタクトが実現できる。
体となる多層構造の最上層の上に、大気に触れることな
く、連続して、キャップ層となる別の半導体層を形成し
ているので、半導体装置として重要な最上層表面に酸化
物や汚染物が形成されることがない。特にサブミリ波デ
バイスやテラヘルツデバイスのような超高速半導体装置
においてはコンタクト抵抗を減らすために金属電極と半
導体層界面の酸化膜の問題が重要であるが、本発明によ
れば、界面には酸化膜は形成されず、きわめて良好なオ
ーミックコンタクトが実現できる。
【００２９】本発明によれば、メタライゼーション工程
直前まで、半導体装置の半導体基体となる最上層表面が
他の半導体層で覆われているので、製造工程中の熱的ダ
メージによる欠陥の発生、あるいは加熱による化合物半
導体の化学量論的組成のずれや、表面の荒れが有効に防
止できる。
直前まで、半導体装置の半導体基体となる最上層表面が
他の半導体層で覆われているので、製造工程中の熱的ダ
メージによる欠陥の発生、あるいは加熱による化合物半
導体の化学量論的組成のずれや、表面の荒れが有効に防
止できる。
【００３０】さらに、本発明によれば、半導体装置の半
導体基体となる最上層の表面が、他の半導体層に覆われ
ているので、製造工程中のプラズマによるダメージ、イ
オン等の荷電粒子によるダメージから有効に保護され
る。
導体基体となる最上層の表面が、他の半導体層に覆われ
ているので、製造工程中のプラズマによるダメージ、イ
オン等の荷電粒子によるダメージから有効に保護され
る。
【００３１】さらに本発明によれば、長時間の保管や、
輸送、とりわけ高温多湿の雰囲気での輸送に対しても劣
化が生じず、また表面が汚染されない高品質な半導体ウ
エハを得ることこができる。
輸送、とりわけ高温多湿の雰囲気での輸送に対しても劣
化が生じず、また表面が汚染されない高品質な半導体ウ
エハを得ることこができる。
【図１】本発明の一実施例によるトランジスタのウエハ
構造を示す断面図。
構造を示す断面図。
【図２】図１のウエハを用いたＨＢＴの製造工程を示す
断面図。
断面図。
【図３】図１のウエハを用いたＨＢＴの製造工程を示す
断面図。
断面図。
【図４】図１のウエハを用いたＨＢＴの製造工程を示す
断面図。
断面図。
【図５】図１のウエハを用いたＨＢＴの製造工程を示す
断面図。
断面図。
【図６】従来例のＨＢＴのエミッタコンタクト部のエネ
ルギーバンド図。
ルギーバンド図。
【図７】従来例のＨＢＴのウエハ構造図。
１ 半絶縁性ＧａＡｓ基板 ２ ｎ+ 型ＧａＡｓ埋め込みサブコレクタ ３ ｎ型ＧａＡｓ第一コレクタ ４ ｐ型ＧａＡｓ第二コレクタ ５ ｐ+ 型Ａｌx Ｇａ1-x Ａｓベース（ｘ：０→０．
１） ６ ｎ+ 型Ａｌ0.25Ｇａ0.75Ａｓエミッタ ７ ｎ+ 型Ａｌx Ｇａ1-x Ａｓ（ｘ：０．２５→０） ８ ｎ+ 型ＧａＡｓ ９ ｎ+ 型Ｉｎx Ｇａ1-x Ａｓグレーディッド層 １０ ｎ+ 型Ｉｎ0.53Ｇａ0.47Ａｓエミッタコンタクト
層 １１ ＩｎＰキャップ層 １２ フォトレジスト １３ ベース電極 １４，１５ ポリイミド樹脂 １６ エミッタ電極 １７ 素子分離領域 １８ コレクタ電極 ３１ ｎ型ＧａＡｓコレクタ ５１ ｐ+ 型ＧａＡｓベース
１） ６ ｎ+ 型Ａｌ0.25Ｇａ0.75Ａｓエミッタ ７ ｎ+ 型Ａｌx Ｇａ1-x Ａｓ（ｘ：０．２５→０） ８ ｎ+ 型ＧａＡｓ ９ ｎ+ 型Ｉｎx Ｇａ1-x Ａｓグレーディッド層 １０ ｎ+ 型Ｉｎ0.53Ｇａ0.47Ａｓエミッタコンタクト
層 １１ ＩｎＰキャップ層 １２ フォトレジスト １３ ベース電極 １４，１５ ポリイミド樹脂 １６ エミッタ電極 １７ 素子分離領域 １８ コレクタ電極 ３１ ｎ型ＧａＡｓコレクタ ５１ ｐ+ 型ＧａＡｓベース
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73 29/778 21/338 29/812 Ｈ０１Ｓ 3/18 9171−4Ｍ Ｈ０１Ｌ 29/80 Ｈ
Claims (4)
- 【請求項１】 不純物密度、導電型、材料のうち少なく
共一つが異なる半導体層の多層構造からなるエピタキシ
ャル成長ウエハであって、該多層構造の最上層は、該最
上層の直下のエピタキシャル成長層とはエッチングレー
トが異なる材料からなる半導体キャツプ層であり、該最
上層の直下のエピタキシャル成長層以下の多層構造から
成る半導体基体を半導体装置の構成要素とすることを特
徴とするる半導体ウエハ。 - 【請求項２】 前記半導体基体と前記半導体キャップ層
は同一成長槽中で大気に晒されることなく、連続してエ
ピタキシャル成長されたことを特徴とする請求項１記載
の半導体ウエハ。 - 【請求項３】 前記半導体基体の最上層はＩｎx Ｇａ
1-x Ａｓ（０＜ｘ≦１）であり、前記半導体キャップ層
はＩｎＰであることを特徴とする請求項１又は２記載の
半導体ウエハ。 - 【請求項４】 前記半導体基体の最上層はオーミックコ
ンタクト形成用のコンタクト層であることを特徴とする
請求項１又は２記載の半導体ウエハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21260394A JPH0878327A (ja) | 1994-09-06 | 1994-09-06 | 半導体ウエハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21260394A JPH0878327A (ja) | 1994-09-06 | 1994-09-06 | 半導体ウエハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0878327A true JPH0878327A (ja) | 1996-03-22 |
Family
ID=16625432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21260394A Pending JPH0878327A (ja) | 1994-09-06 | 1994-09-06 | 半導体ウエハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0878327A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289835A (ja) * | 2001-03-28 | 2002-10-04 | Toshiba Corp | 高周波パワーアンプ装置 |
| JP2016219796A (ja) * | 2015-05-22 | 2016-12-22 | キヤノン株式会社 | 素子、これを有する発振器及び情報取得装置 |
-
1994
- 1994-09-06 JP JP21260394A patent/JPH0878327A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289835A (ja) * | 2001-03-28 | 2002-10-04 | Toshiba Corp | 高周波パワーアンプ装置 |
| JP2016219796A (ja) * | 2015-05-22 | 2016-12-22 | キヤノン株式会社 | 素子、これを有する発振器及び情報取得装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06333937A (ja) | バイポーラトランジスタ | |
| JP3086748B2 (ja) | 高電子移動度トランジスタ | |
| US5106766A (en) | Method of making a semiconductor device that comprises p-type III-V semiconductor material | |
| EP0322961A1 (fr) | Procédé de réalisation d'un transistor bipolaire à hétérojonction | |
| EP1583154B1 (en) | P-type nitride semiconductor structure and bipolar transistor | |
| JP3843884B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0878327A (ja) | 半導体ウエハ | |
| JPH05259077A (ja) | 半導体装置及びその製造方法 | |
| JP4043600B2 (ja) | ショットキー障壁形成用電極 | |
| JP2654828B2 (ja) | 量子細線を有する半導体装置及びその製造方法 | |
| JP2890729B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP3330731B2 (ja) | 半導体装置及びその製造方法 | |
| JP3863270B2 (ja) | 半導体装置及びその製造方法 | |
| JP3688952B2 (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 | |
| JP2830409B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2003124223A (ja) | 化合物半導体バイポーラトランジスタ及びその製造方法 | |
| JP3188844B2 (ja) | 半導体デバイス及びその製造方法 | |
| JPH03159135A (ja) | 半導体装置及びその製造方法 | |
| JP2770586B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0793452B2 (ja) | タンデムヘテロ光電変換素子の製造方法 | |
| JP3541324B2 (ja) | 半導体装置の製造方法 | |
| JP3214425B2 (ja) | 半導体装置の製造方法 | |
| JPH0737900A (ja) | 半導体装置およびその製造方法 | |
| JP2000133654A (ja) | バイポーラトランジスタの製造方法 | |
| JPH11121463A (ja) | 半導体装置 |