JPH0869387A - 双方向バッファ装置 - Google Patents
双方向バッファ装置Info
- Publication number
- JPH0869387A JPH0869387A JP6206193A JP20619394A JPH0869387A JP H0869387 A JPH0869387 A JP H0869387A JP 6206193 A JP6206193 A JP 6206193A JP 20619394 A JP20619394 A JP 20619394A JP H0869387 A JPH0869387 A JP H0869387A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- input
- pieces
- match
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【目的】 複数の入力データから信頼制の高いデータを
出力するために使用する双方向バッファの提供。 【構成】 複数の入力データを比較する比較器１と、複
数の入力データの中から出力すべき高信頼データを選択
するマルチプレクサ２と、イネーブル制御が可能な往路
用のバッファ３及び復路用のバッファＢ１〜Ｂｎとを備
え、多数のデータの中から高信頼データ（正しい可能性
が高いデータ）を高速に選び出して出力する（多入力一
出力）。また、復路用のバッファＢ１〜Ｂｎにより、一
入力多出力をも同時に実現している。
出力するために使用する双方向バッファの提供。 【構成】 複数の入力データを比較する比較器１と、複
数の入力データの中から出力すべき高信頼データを選択
するマルチプレクサ２と、イネーブル制御が可能な往路
用のバッファ３及び復路用のバッファＢ１〜Ｂｎとを備
え、多数のデータの中から高信頼データ（正しい可能性
が高いデータ）を高速に選び出して出力する（多入力一
出力）。また、復路用のバッファＢ１〜Ｂｎにより、一
入力多出力をも同時に実現している。
Description
【０００１】
【産業上の利用分野】本発明は、データ入出力装置に関
し、特にデータを双方向に入出力できるバッファ装置に
関する。
し、特にデータを双方向に入出力できるバッファ装置に
関する。
【０００２】
【従来の技術】図２は極めて信頼性の高い演算器が必要
とされる宇宙開発機器の分野においてデータの伝送路に
備えられる従来のバッファ装置を示す。本図に示すよう
に、この従来のバッファ装置は、複数の演算器で演算し
た結果を入力ＩＮ１及び入力ＩＮ２として受け、入力Ｉ
Ｎ１の値と入力ＩＮ２の値とをコンピュータ４が比較し
て、両入力の値が一致した場合にコンピュータ４は演算
結果が正しいと判断し、バッファイネーブル信号４１、
４２をＯＮにする。バッファイネーブル信号４１及び４
２がＯＮのとき、バッファ３１及び３２は入力ＩＮ１及
び入力ＩＮ２を出力ＯＵＴ１及び出力ＯＵＴ２としてそ
れぞれ出力する。入力ＩＮ１と入力ＩＮ２とが一致しな
い場合には、２つのデータ入力ではコンピュータ４は正
誤を判定できないので、バッファ３１、３２からデータ
が出力しないようにしている。また、３つ以上の奇数個
の入力データの場合には、コンピュータで多数決により
正しい可能性が高いデータを選択する。そして、コンピ
ュータは、その選択されたデータをバッファから出力す
るようにバッファイネーブル制御によりバッファの出力
ゲートを制御している。
とされる宇宙開発機器の分野においてデータの伝送路に
備えられる従来のバッファ装置を示す。本図に示すよう
に、この従来のバッファ装置は、複数の演算器で演算し
た結果を入力ＩＮ１及び入力ＩＮ２として受け、入力Ｉ
Ｎ１の値と入力ＩＮ２の値とをコンピュータ４が比較し
て、両入力の値が一致した場合にコンピュータ４は演算
結果が正しいと判断し、バッファイネーブル信号４１、
４２をＯＮにする。バッファイネーブル信号４１及び４
２がＯＮのとき、バッファ３１及び３２は入力ＩＮ１及
び入力ＩＮ２を出力ＯＵＴ１及び出力ＯＵＴ２としてそ
れぞれ出力する。入力ＩＮ１と入力ＩＮ２とが一致しな
い場合には、２つのデータ入力ではコンピュータ４は正
誤を判定できないので、バッファ３１、３２からデータ
が出力しないようにしている。また、３つ以上の奇数個
の入力データの場合には、コンピュータで多数決により
正しい可能性が高いデータを選択する。そして、コンピ
ュータは、その選択されたデータをバッファから出力す
るようにバッファイネーブル制御によりバッファの出力
ゲートを制御している。
【０００３】なお、バッファ装置については、例えば特
開昭６３−８１６６０公報に記載されたものがある。
開昭６３−８１６６０公報に記載されたものがある。
【０００４】
【発明が解決しようとする課題】この従来のバッファ装
置では、データの比較・選択およびバッファ制御にコン
ピュータを使用しているから、判断及び制御の速度が遅
く、しかもシステムの規模も大きくかつ複雑になる。ま
た、データの通信方向すなわち、データの流れが一方向
に限られており、多入力一出力型であり、多入力一出力
と一入力多出力の双方向でのデータのやりとりはできな
いという問題があった。
置では、データの比較・選択およびバッファ制御にコン
ピュータを使用しているから、判断及び制御の速度が遅
く、しかもシステムの規模も大きくかつ複雑になる。ま
た、データの通信方向すなわち、データの流れが一方向
に限られており、多入力一出力型であり、多入力一出力
と一入力多出力の双方向でのデータのやりとりはできな
いという問題があった。
【０００５】
【課題を解決するための手段】前述の課題を解決するた
めに本発明は次の手段を提供する。
めに本発明は次の手段を提供する。
【０００６】ｎ個（ｎは３又はそれ以上の正の整数）
のデータをｎ個の経路からそれぞれ入力し、該ｎ個のデ
ータを比較し、該ｎ個のデータの値が一致しているか否
かの判定をし、該ｎ個のデータが一致しているときは該
ｎ個のデータの内のいずれか１つを選択し１つの経路か
ら出力するとともに、該ｎ個のデータが一致しないとき
は該ｎ個のデータについて多数決を適用して最も確から
しいデータを真値として選択できるときと、多数決を適
用して最も確からしいデータを選択できないときとに場
合を分け、多数決を適用して最も確からしいデータを真
値として選択できるときにはその真値を前記１つの経路
から出力し、多数決を適用して最も確からしいデータを
選択できないときにはデータの出力をしないバッファ装
置において、前記ｎ個の経路および１つの経路を入力お
よび出力のいずれもが可能な入出力経路とし、前記ｎ個
の経路を入出力Ａ１〜Ａｎとし、前記１つの経路を入出
力Ａ０とするとき、前記入出力Ａ０から入力されたデー
タをそれぞれ受けるｎ個のバッファＢ１〜Ｂｎを備え、
バッファＢ１〜Ｂｎの出力は前記入出力Ａ１〜Ａｎにそ
れぞれ接続されていることを特徴とする双方向バッファ
装置。
のデータをｎ個の経路からそれぞれ入力し、該ｎ個のデ
ータを比較し、該ｎ個のデータの値が一致しているか否
かの判定をし、該ｎ個のデータが一致しているときは該
ｎ個のデータの内のいずれか１つを選択し１つの経路か
ら出力するとともに、該ｎ個のデータが一致しないとき
は該ｎ個のデータについて多数決を適用して最も確から
しいデータを真値として選択できるときと、多数決を適
用して最も確からしいデータを選択できないときとに場
合を分け、多数決を適用して最も確からしいデータを真
値として選択できるときにはその真値を前記１つの経路
から出力し、多数決を適用して最も確からしいデータを
選択できないときにはデータの出力をしないバッファ装
置において、前記ｎ個の経路および１つの経路を入力お
よび出力のいずれもが可能な入出力経路とし、前記ｎ個
の経路を入出力Ａ１〜Ａｎとし、前記１つの経路を入出
力Ａ０とするとき、前記入出力Ａ０から入力されたデー
タをそれぞれ受けるｎ個のバッファＢ１〜Ｂｎを備え、
バッファＢ１〜Ｂｎの出力は前記入出力Ａ１〜Ａｎにそ
れぞれ接続されていることを特徴とする双方向バッファ
装置。
【０００７】前記バッファＢ１〜Ｂｎは、バッファイ
ネーブル信号入力端子を備え、該バッファイネーブル信
号入力端子にバッファイネーブル信号を受けると、該バ
ッファイネーブル信号がＯＮのときだけに前記入出力Ａ
０に入力された前記データを出力することを特徴とする
前記に記載の双方向バッファ装置。
ネーブル信号入力端子を備え、該バッファイネーブル信
号入力端子にバッファイネーブル信号を受けると、該バ
ッファイネーブル信号がＯＮのときだけに前記入出力Ａ
０に入力された前記データを出力することを特徴とする
前記に記載の双方向バッファ装置。
【０００８】ｎ個（ｎは３又はそれ以上の正の整数）
のデータをｎ個の経路からそれぞれ入力し、該ｎ個のデ
ータを比較し、該ｎ個のデータの値が一致しているか否
かの判定をし、該ｎ個のデータが一致しているときは該
ｎ個のデータの内のいずれか１つを選択し１つの経路か
ら出力するとともに、該ｎ個のデータが一致しないとき
は該ｎ個のデータについて多数決を適用して最も確から
しいデータを真値として選択できるときと、多数決を適
用して最も確からしいデータを選択できないときとに場
合を分け、多数決を適用して最も確からしいデータを真
値として選択できるときにはその真値を前記１つの経路
から出力し、多数決を適用して最も確からしいデータを
選択できないときにはデータの出力をしないバッファ装
置において、前記ｎ個の経路および１つの経路を入力お
よび出力のいずれもが可能な入出力経路とし、前記ｎ個
の経路を入出力Ａ１〜Ａｎとし、前記１つの経路を入出
力Ａ０とするとき、前記入出力Ａ０から入力されたデー
タを受けるｎ個のバッファＢを備え、バッファＢの出力
は前記入出力Ａ１〜Ａｎにそれぞれ接続されていること
を特徴とする双方向バッファ装置。
のデータをｎ個の経路からそれぞれ入力し、該ｎ個のデ
ータを比較し、該ｎ個のデータの値が一致しているか否
かの判定をし、該ｎ個のデータが一致しているときは該
ｎ個のデータの内のいずれか１つを選択し１つの経路か
ら出力するとともに、該ｎ個のデータが一致しないとき
は該ｎ個のデータについて多数決を適用して最も確から
しいデータを真値として選択できるときと、多数決を適
用して最も確からしいデータを選択できないときとに場
合を分け、多数決を適用して最も確からしいデータを真
値として選択できるときにはその真値を前記１つの経路
から出力し、多数決を適用して最も確からしいデータを
選択できないときにはデータの出力をしないバッファ装
置において、前記ｎ個の経路および１つの経路を入力お
よび出力のいずれもが可能な入出力経路とし、前記ｎ個
の経路を入出力Ａ１〜Ａｎとし、前記１つの経路を入出
力Ａ０とするとき、前記入出力Ａ０から入力されたデー
タを受けるｎ個のバッファＢを備え、バッファＢの出力
は前記入出力Ａ１〜Ａｎにそれぞれ接続されていること
を特徴とする双方向バッファ装置。
【０００９】前記ｎ個のデータを受け、多数決を適用
して最も確からしいデータを真値として選択できるとき
にはその真値のデータが前記入出力Ａ１〜Ａｎの内のど
れから入力されるデータであるかを示すデータ選択信号
を生成し、多数決を適用して最も確からしいデータを選
択できないときには不一致信号を生成する比較器と、前
記ｎ個のデータを受け、前記データ選択信号で指定され
た入出力Ａ１〜Ａｎからのデータを選択して出力するマ
ルチプレクサと、このマルチプレクサの出力データを一
時記憶し、前記不一致信号が供給されないときには記憶
したデータを前記入出力Ａ０へ出力し、該不一致信号が
供給されたときにはデータを出力しないバッファ３とを
備えることを特徴とする前記、又はに記載の双方
向バッファ装置。
して最も確からしいデータを真値として選択できるとき
にはその真値のデータが前記入出力Ａ１〜Ａｎの内のど
れから入力されるデータであるかを示すデータ選択信号
を生成し、多数決を適用して最も確からしいデータを選
択できないときには不一致信号を生成する比較器と、前
記ｎ個のデータを受け、前記データ選択信号で指定され
た入出力Ａ１〜Ａｎからのデータを選択して出力するマ
ルチプレクサと、このマルチプレクサの出力データを一
時記憶し、前記不一致信号が供給されないときには記憶
したデータを前記入出力Ａ０へ出力し、該不一致信号が
供給されたときにはデータを出力しないバッファ３とを
備えることを特徴とする前記、又はに記載の双方
向バッファ装置。
【００１０】２個のデータを２個の経路からそれぞれ
入力し、該２個のデータを比較し、該２個のデータの値
が一致しているか否かの判定をし、該２個のデータが一
致しているときは該２個のデータの内のいずれか１つを
選択し１つの経路から出力するとともに、該２個のデー
タが一致しないときはデータの出力をしないバッファ装
置において、前記２個の経路および１つの経路を入力お
よび出力のいずれもが可能な入出力経路とし、前記２個
の経路を入出力Ａ１及びＡ２とし、前記１つの経路を入
出力Ａ０とするとき、前記入出力Ａ０から入力されたデ
ータをそれぞれ受けるバッファＢ１及びＢ２を備え、バ
ッファＢ１及びＢ２の出力は前記入出力Ａ１及びＡ２に
それぞれ接続されていることを特徴とする双方向バッフ
ァ装置。
入力し、該２個のデータを比較し、該２個のデータの値
が一致しているか否かの判定をし、該２個のデータが一
致しているときは該２個のデータの内のいずれか１つを
選択し１つの経路から出力するとともに、該２個のデー
タが一致しないときはデータの出力をしないバッファ装
置において、前記２個の経路および１つの経路を入力お
よび出力のいずれもが可能な入出力経路とし、前記２個
の経路を入出力Ａ１及びＡ２とし、前記１つの経路を入
出力Ａ０とするとき、前記入出力Ａ０から入力されたデ
ータをそれぞれ受けるバッファＢ１及びＢ２を備え、バ
ッファＢ１及びＢ２の出力は前記入出力Ａ１及びＡ２に
それぞれ接続されていることを特徴とする双方向バッフ
ァ装置。
【００１１】前記２個のデータを受け、該２個のデー
タが一致しているときは該２個のデータの内のいずれか
一方から入力されるデータを選択すべき旨を指示するデ
ータ選択信号を生成し、該２個のデータが一致しないと
きは不一致信号を生成する比較器と、前記２個のデータ
を受け、前記データ選択信号で指示された入出力Ａ１又
はＡ２からのデータの内の一方を選択して出力するマル
チプレクサと、このマルチプレクサの出力データを一時
記憶し、前記不一致信号が供給されないときには記憶し
たデータを前記入出力Ａ０へ出力し、該不一致信号が供
給されたときにはデータを出力しないバッファ３とを備
えることを特徴とする前記に記載の双方向バッファ装
置。
タが一致しているときは該２個のデータの内のいずれか
一方から入力されるデータを選択すべき旨を指示するデ
ータ選択信号を生成し、該２個のデータが一致しないと
きは不一致信号を生成する比較器と、前記２個のデータ
を受け、前記データ選択信号で指示された入出力Ａ１又
はＡ２からのデータの内の一方を選択して出力するマル
チプレクサと、このマルチプレクサの出力データを一時
記憶し、前記不一致信号が供給されないときには記憶し
たデータを前記入出力Ａ０へ出力し、該不一致信号が供
給されたときにはデータを出力しないバッファ３とを備
えることを特徴とする前記に記載の双方向バッファ装
置。
【００１２】
【作用】本発明では、複数の入力データの内で最も確か
らしいデータを選択するとともに、往路方向にデータを
出力するバッファと復路方向にデータを出力するバッフ
ァとを互いに独立に備え、両方向にデータを送れるよう
に構成してある。
らしいデータを選択するとともに、往路方向にデータを
出力するバッファと復路方向にデータを出力するバッフ
ァとを互いに独立に備え、両方向にデータを送れるよう
に構成してある。
【００１３】
【実施例】次に本発明について図面を参照して説明す
る。図１は、本発明の一実施例であるバッファ装置の機
能ブロック図である。複数の入力データ（ここでは入出
力Ａ１からＡｎまでのｎ個の入出力。ｎは３以上の正の
奇数）は、比較器１とマルチプレクサ２に入力される。
比較器１では、ｎ個の入力データの値を比較し、それら
ｎ個の入力データの値のうち１つでも他と異なるデータ
がある場合には不一致検出信号１０１を出し、不一致検
出を外部に知らせる。比較器１は多数決機能を有してお
り、ｎ種類以上の多入力データが比較器１およびマルチ
プレクサ２に入力された場合に、比較器１でｎ個のデー
タの値を比較し、”最も多くの値が得られている値”を
真値とみなし、そのデータをマルチプレクサ２が選択す
るようデータ選択信号１０２をマルチプレクサ２に送
る。この時、比較器１からはデータ不一致検出信号１０
１が出力される（データ不一致検出信号のフォーマット
により多数決判定の得票結果を出力することも可能）。
る。図１は、本発明の一実施例であるバッファ装置の機
能ブロック図である。複数の入力データ（ここでは入出
力Ａ１からＡｎまでのｎ個の入出力。ｎは３以上の正の
奇数）は、比較器１とマルチプレクサ２に入力される。
比較器１では、ｎ個の入力データの値を比較し、それら
ｎ個の入力データの値のうち１つでも他と異なるデータ
がある場合には不一致検出信号１０１を出し、不一致検
出を外部に知らせる。比較器１は多数決機能を有してお
り、ｎ種類以上の多入力データが比較器１およびマルチ
プレクサ２に入力された場合に、比較器１でｎ個のデー
タの値を比較し、”最も多くの値が得られている値”を
真値とみなし、そのデータをマルチプレクサ２が選択す
るようデータ選択信号１０２をマルチプレクサ２に送
る。この時、比較器１からはデータ不一致検出信号１０
１が出力される（データ不一致検出信号のフォーマット
により多数決判定の得票結果を出力することも可能）。
【００１４】比較器１での比較の結果、ｎ個の入力デー
タの値が全て一致している場合には、不一致検出信号１
０１は出力されず比較器１からのデータ選択信号１０２
がマルチプレクサ２に送られ、入出力Ａ１からＡｎまで
の内の任意の１つのデータがマルチプレクサ２からバッ
ファ３を経由し、入出力Ａ０として外部に出力される。
タの値が全て一致している場合には、不一致検出信号１
０１は出力されず比較器１からのデータ選択信号１０２
がマルチプレクサ２に送られ、入出力Ａ１からＡｎまで
の内の任意の１つのデータがマルチプレクサ２からバッ
ファ３を経由し、入出力Ａ０として外部に出力される。
【００１５】以上の動作例は、入出力Ａ１・・・入出力
Ａｎから入出力Ａ０に向かうデータの流れであるが、逆
に計算に必要なパラメータなど同じデータを複数箇所に
伝える場合には、入出力Ａ０側からデータを入力し、一
旦ｎ系統のバッファＢ〜Ｂｎに入力したあと、外部から
のバッファイネーブル信号１１０の制御により入出力Ａ
１〜Ａｎそれぞれへデータを出力する。（入出力Ａ１〜
Ａｎへの出力タイミングが常に同一であるならば、バッ
ファＢ１〜Ｂｎは１つのバッファで代えられ、したがっ
てバッファイネーブル信号１１０も一系統で良く、１つ
のバッファからｎ系統の入出力Ａ１〜Ａｎへ分岐してデ
ータを送れば良い。）なお、図１の実施例では入出力Ａ
１〜Ａｎまでのｎの場合に、ｎは３又はそれ以上の奇数
としたが、ｎは２でも差し支えない。ｎが２の場合に
は、比較器２は多数決によっては真値を知ることができ
ない。そこで、ｎが２のときは、比較器１は入出力Ａ１
とＡ２とが一致するか否かだけを判定し、一致するとき
はマルチプレクサ２は入出力Ａ１，Ａ２の内の一方をバ
ッファ３へ送り、バッファ３はそのデータを入出力Ａ０
へ出力する。このとき、データ選択信号は入出力Ａ１又
はＡ２の内の一方を指定する。もし、入出力Ａ１とＡ２
とが一致しないときは、比較器１は不一致検出信号１０
１を出力しバッファ３は出力ゲートを閉じ、入出力Ａ０
へはデータ出力しない。
Ａｎから入出力Ａ０に向かうデータの流れであるが、逆
に計算に必要なパラメータなど同じデータを複数箇所に
伝える場合には、入出力Ａ０側からデータを入力し、一
旦ｎ系統のバッファＢ〜Ｂｎに入力したあと、外部から
のバッファイネーブル信号１１０の制御により入出力Ａ
１〜Ａｎそれぞれへデータを出力する。（入出力Ａ１〜
Ａｎへの出力タイミングが常に同一であるならば、バッ
ファＢ１〜Ｂｎは１つのバッファで代えられ、したがっ
てバッファイネーブル信号１１０も一系統で良く、１つ
のバッファからｎ系統の入出力Ａ１〜Ａｎへ分岐してデ
ータを送れば良い。）なお、図１の実施例では入出力Ａ
１〜Ａｎまでのｎの場合に、ｎは３又はそれ以上の奇数
としたが、ｎは２でも差し支えない。ｎが２の場合に
は、比較器２は多数決によっては真値を知ることができ
ない。そこで、ｎが２のときは、比較器１は入出力Ａ１
とＡ２とが一致するか否かだけを判定し、一致するとき
はマルチプレクサ２は入出力Ａ１，Ａ２の内の一方をバ
ッファ３へ送り、バッファ３はそのデータを入出力Ａ０
へ出力する。このとき、データ選択信号は入出力Ａ１又
はＡ２の内の一方を指定する。もし、入出力Ａ１とＡ２
とが一致しないときは、比較器１は不一致検出信号１０
１を出力しバッファ３は出力ゲートを閉じ、入出力Ａ０
へはデータ出力しない。
【００１６】
【発明の効果】以上に説明したように、本発明は、比較
器、マルチプレクサおよび双方向通信のためのバッファ
を独立に備える構成とし、複数の入力データ値を比較器
により比較し、その結果に応じて、マルチプレクサやバ
ッファを制御したので、信頼制の高い（正しい可能性の
高い）データを高速に一方から他方へ送ることができる
（多入力一出力）という効果を有する。また、専用の出
力バッファを設けたので、計算に必要なパラメータデー
タなどの同一データを多くの方面に伝える（一入力多出
力）ことができるという効果を有する。
器、マルチプレクサおよび双方向通信のためのバッファ
を独立に備える構成とし、複数の入力データ値を比較器
により比較し、その結果に応じて、マルチプレクサやバ
ッファを制御したので、信頼制の高い（正しい可能性の
高い）データを高速に一方から他方へ送ることができる
（多入力一出力）という効果を有する。また、専用の出
力バッファを設けたので、計算に必要なパラメータデー
タなどの同一データを多くの方面に伝える（一入力多出
力）ことができるという効果を有する。
【図１】本発明の一実施例のブロック図
【図２】従来のバッファ装置のブロック図
１ 比較器 ２ マルチプレクサ ３，３１，３２，Ｂ１，Ｂｎ バッファ ４ コンピュータ Ａ０，Ａ１〜Ａｎ 入出力 ＩＮ１，ＩＮ２ 入力 ＯＵＴ１，ＯＵＴ２ 出力 ４１，４２，１１０ バッファイネーブル信号 １０１ 不一致検出信号
Claims (6)
- 【請求項１】ｎ個（ｎは３又はそれ以上の正の整数）の
データをｎ個の経路からそれぞれ入力し、該ｎ個のデー
タを比較し、該ｎ個のデータの値が一致しているか否か
の判定をし、該ｎ個のデータが一致しているときは該ｎ
個のデータの内のいずれか１つを選択し１つの経路から
出力するとともに、該ｎ個のデータが一致しないときは
該ｎ個のデータについて多数決を適用して最も確からし
いデータを真値として選択できるときと、多数決を適用
して最も確からしいデータを選択できないときとに場合
を分け、多数決を適用して最も確からしいデータを真値
として選択できるときにはその真値を前記１つの経路か
ら出力し、多数決を適用して最も確からしいデータを選
択できないときにはデータの出力をしないバッファ装置
において、 前記ｎ個の経路および１つの経路を入力および出力のい
ずれもが可能な入出力経路とし、 前記ｎ個の経路を入出力Ａ１〜Ａｎとし、前記１つの経
路を入出力Ａ０とするとき、前記入出力Ａ０から入力さ
れたデータをそれぞれ受けるｎ個のバッファＢ１〜Ｂｎ
を備え、バッファＢ１〜Ｂｎの出力は前記入出力Ａ１〜
Ａｎにそれぞれ接続されていることを特徴とする双方向
バッファ装置。 - 【請求項２】前記バッファＢ１〜Ｂｎは、バッファイネ
ーブル信号入力端子を備え、該バッファイネーブル信号
入力端子にバッファイネーブル信号を受けると、該バッ
ファイネーブル信号がＯＮのときだけに前記入出力Ａ０
に入力された前記データを出力することを特徴とする請
求項１に記載の双方向バッファ装置。 - 【請求項３】ｎ個（ｎは３又はそれ以上の正の整数）の
データをｎ個の経路からそれぞれ入力し、該ｎ個のデー
タを比較し、該ｎ個のデータの値が一致しているか否か
の判定をし、該ｎ個のデータが一致しているときは該ｎ
個のデータの内のいずれか１つを選択し１つの経路から
出力するとともに、該ｎ個のデータが一致しないときは
該ｎ個のデータについて多数決を適用して最も確からし
いデータを真値として選択できるときと、多数決を適用
して最も確からしいデータを選択できないときとに場合
を分け、多数決を適用して最も確からしいデータを真値
として選択できるときにはその真値を前記１つの経路か
ら出力し、多数決を適用して最も確からしいデータを選
択できないときにはデータの出力をしないバッファ装置
において、 前記ｎ個の経路および１つの経路を入力および出力のい
ずれもが可能な入出力経路とし、 前記ｎ個の経路を入出力Ａ１〜Ａｎとし、前記１つの経
路を入出力Ａ０とするとき、前記入出力Ａ０から入力さ
れたデータを受けるｎ個のバッファＢを備え、バッファ
Ｂの出力は前記入出力Ａ１〜Ａｎにそれぞれ接続されて
いることを特徴とする双方向バッファ装置。 - 【請求項４】前記ｎ個のデータを受け、多数決を適用し
て最も確からしいデータを真値として選択できるときに
はその真値のデータが前記入出力Ａ１〜Ａｎの内のどれ
から入力されるデータであるかを示すデータ選択信号を
生成し、多数決を適用して最も確からしいデータを選択
できないときには不一致信号を生成する比較器と、 前記ｎ個のデータを受け、前記データ選択信号で指定さ
れた入出力Ａ１〜Ａｎからのデータを選択して出力する
マルチプレクサと、 このマルチプレクサの出力データを一時記憶し、前記不
一致信号が供給されないときには記憶したデータを前記
入出力Ａ０へ出力し、該不一致信号が供給されたときに
はデータを出力しないバッファ３とを備えることを特徴
とする請求項１，２又は３に記載の双方向バッファ装
置。 - 【請求項５】２個のデータを２個の経路からそれぞれ入
力し、該２個のデータを比較し、該２個のデータの値が
一致しているか否かの判定をし、該２個のデータが一致
しているときは該２個のデータの内のいずれか１つを選
択し１つの経路から出力するとともに、該２個のデータ
が一致しないときはデータの出力をしないバッファ装置
において、 前記２個の経路および１つの経路を入力および出力のい
ずれもが可能な入出力経路とし、 前記２個の経路を入出力Ａ１及びＡ２とし、前記１つの
経路を入出力Ａ０とするとき、前記入出力Ａ０から入力
されたデータをそれぞれ受けるバッファＢ１及びＢ２を
備え、バッファＢ１及びＢ２の出力は前記入出力Ａ１及
びＡ２にそれぞれ接続されていることを特徴とする双方
向バッファ装置。 - 【請求項６】前記２個のデータを受け、該２個のデータ
が一致しているときは該２個のデータの内のいずれか一
方から入力されるデータを選択すべき旨を指示するデー
タ選択信号を生成し、該２個のデータが一致しないとき
は不一致信号を生成する比較器と、 前記２個のデータを受け、前記データ選択信号で指示さ
れた入出力Ａ１又はＡ２からのデータの内の一方を選択
して出力するマルチプレクサと、 このマルチプレクサの出力データを一時記憶し、前記不
一致信号が供給されないときには記憶したデータを前記
入出力Ａ０へ出力し、該不一致信号が供給されたときに
はデータを出力しないバッファ３とを備えることを特徴
とする請求項５に記載の双方向バッファ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6206193A JPH0869387A (ja) | 1994-08-31 | 1994-08-31 | 双方向バッファ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6206193A JPH0869387A (ja) | 1994-08-31 | 1994-08-31 | 双方向バッファ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0869387A true JPH0869387A (ja) | 1996-03-12 |
Family
ID=16519347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6206193A Pending JPH0869387A (ja) | 1994-08-31 | 1994-08-31 | 双方向バッファ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0869387A (ja) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5017558A (ja) * | 1973-06-15 | 1975-02-24 | ||
| JPS50127530A (ja) * | 1974-03-26 | 1975-10-07 | ||
| JPS50127531A (ja) * | 1974-03-26 | 1975-10-07 | ||
| JPS52131438A (en) * | 1976-04-27 | 1977-11-04 | Mitsubishi Electric Corp | Multiplication driving system |
| JPS5525122A (en) * | 1978-08-11 | 1980-02-22 | Hitachi Ltd | Multiple digital control method |
| JPS5837702A (ja) * | 1981-08-28 | 1983-03-05 | Hitachi Ltd | 三重化制御装置 |
| JPS60167051A (ja) * | 1984-02-09 | 1985-08-30 | Hitachi Ltd | 記憶装置 |
| JPS62192837A (ja) * | 1986-02-20 | 1987-08-24 | Nippon Kogaku Kk <Nikon> | デ−タ保持回路 |
| JPS63192147A (ja) * | 1987-02-04 | 1988-08-09 | Hitachi Ltd | コンピユ−タシステムにおけるメモリ用インタフエイス回路 |
| JPH0127743B2 (ja) * | 1982-08-06 | 1989-05-30 | Fujitsu Ltd | |
| JPH03105444A (ja) * | 1989-09-19 | 1991-05-02 | Fujitsu Ltd | メモリアドレス制御回路 |
| JPH0486933A (ja) * | 1990-07-31 | 1992-03-19 | Pfu Ltd | データ転送制御回路 |
| JPH0594381A (ja) * | 1991-10-02 | 1993-04-16 | Ibiden Co Ltd | 冗長回路システム |
| JP3058743B2 (ja) * | 1992-01-21 | 2000-07-04 | 株式会社日立製作所 | ディスクアレイ制御装置 |
-
1994
- 1994-08-31 JP JP6206193A patent/JPH0869387A/ja active Pending
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5017558A (ja) * | 1973-06-15 | 1975-02-24 | ||
| JPS50127530A (ja) * | 1974-03-26 | 1975-10-07 | ||
| JPS50127531A (ja) * | 1974-03-26 | 1975-10-07 | ||
| JPS52131438A (en) * | 1976-04-27 | 1977-11-04 | Mitsubishi Electric Corp | Multiplication driving system |
| JPS5525122A (en) * | 1978-08-11 | 1980-02-22 | Hitachi Ltd | Multiple digital control method |
| JPS5837702A (ja) * | 1981-08-28 | 1983-03-05 | Hitachi Ltd | 三重化制御装置 |
| JPH0127743B2 (ja) * | 1982-08-06 | 1989-05-30 | Fujitsu Ltd | |
| JPS60167051A (ja) * | 1984-02-09 | 1985-08-30 | Hitachi Ltd | 記憶装置 |
| JPS62192837A (ja) * | 1986-02-20 | 1987-08-24 | Nippon Kogaku Kk <Nikon> | デ−タ保持回路 |
| JPS63192147A (ja) * | 1987-02-04 | 1988-08-09 | Hitachi Ltd | コンピユ−タシステムにおけるメモリ用インタフエイス回路 |
| JPH03105444A (ja) * | 1989-09-19 | 1991-05-02 | Fujitsu Ltd | メモリアドレス制御回路 |
| JPH0486933A (ja) * | 1990-07-31 | 1992-03-19 | Pfu Ltd | データ転送制御回路 |
| JPH0594381A (ja) * | 1991-10-02 | 1993-04-16 | Ibiden Co Ltd | 冗長回路システム |
| JP3058743B2 (ja) * | 1992-01-21 | 2000-07-04 | 株式会社日立製作所 | ディスクアレイ制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8503292B2 (en) | Data transfer system, a reception device of the data transfer system and a control method of the data transfer system | |
| US9004108B2 (en) | Solenoid valve control device | |
| US20060209679A1 (en) | Transceiver, optical transmitter, port-based switching method, program, and storage medium | |
| JPH0869387A (ja) | 双方向バッファ装置 | |
| JP2000068986A (ja) | 伝送システム | |
| JP3141472B2 (ja) | 切替制御方式 | |
| US20020184599A1 (en) | Data processing apparatus with circuit for confirming normality of serial transmission data | |
| CN114710660B (zh) | 一种智能座舱和自动驾驶域的摄像头测试系统 | |
| JPH08202645A (ja) | 入出力回路構造 | |
| US20190079889A1 (en) | Communication network, associated measuring system, transportation means and method for building a communication network | |
| JP2636669B2 (ja) | 接続情報検出回路及び接続情報検出方法 | |
| JPS60147553A (ja) | 自己診断機能を有する制御装置 | |
| JPH05265886A (ja) | 情報処理システム | |
| JP2000347707A (ja) | ２重系と１重系混在システムの信号伝達方法 | |
| JPH11150460A (ja) | セレクト方法及びセレクタ | |
| JPS63182761A (ja) | バス診断方式 | |
| JPH04149742A (ja) | 演算器二重化方式 | |
| JPH02249332A (ja) | 冗長系選択回路 | |
| JPH08191490A (ja) | 遠隔監視制御システムの親局データ出力手段の変更方法 | |
| JPH06104981A (ja) | 冗長システムの障害監視装置 | |
| JPH06245236A (ja) | クロスコネクト方式 | |
| JPH10301601A (ja) | データ転送装置 | |
| JPH05227169A (ja) | 双方向バスデータ伝送方式 | |
| JPS63136235A (ja) | 多重化デジタル制御装置の制御定数変更方法 | |
| JPH06161911A (ja) | データ転送方式 |