JPH06104981A - 冗長システムの障害監視装置 - Google Patents
冗長システムの障害監視装置Info
- Publication number
- JPH06104981A JPH06104981A JP4254266A JP25426692A JPH06104981A JP H06104981 A JPH06104981 A JP H06104981A JP 4254266 A JP4254266 A JP 4254266A JP 25426692 A JP25426692 A JP 25426692A JP H06104981 A JPH06104981 A JP H06104981A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- processing block
- unit
- determination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
構成の複雑さを減少させ、かつ回路規模を小さくする。 【構成】 各前段処理ブロック1、2のパターン信号挿
入部5は、他の前段処理ブロックとは異なるタイミング
でデータ信号にパターン信号を挿入し、各後段処理ブロ
ック3、4に送出する。各後段処理ブロックにおいて、
その選択部20は、パターン信号の監視期間では、切替
信号に応じてパターン信号を多重化する。多重された各
系からのパターン信号は判定部21に与えられ、判定部
は、タイミング発生部22からのタイミング信号に基づ
き、各系からのパターン信号を監視して判定信号を切替
処理部23に出力する。切替処理部は、パターン信号の
監視期間以外では、各系についての判定信号に基づき、
正常系の主信号を選択部に選択させる。
Description
装置に関し、特に、冗長システムにおける信号経路やイ
ンタフェース等の障害を監視する障害監視装置に関す
る。
装置やシステムでは冗長系によって装置やシステムを構
成することが多い。例えば、電子交換機等の伝送装置の
場合には、その故障が及ぼす範囲が広範囲であるため、
機能分割された処理ブロックを含めて主信号経路の信頼
性を高めるために冗長構成としていることが多い。
送路に障害が発生した場合に冗長系における切替えが行
なわれる。この障害の発生を検出するために主信号経路
が監視される。通常、この監視では、信号の正常性とタ
イミングの正常性を確認するために、信号中の特定の時
間位置に特定の監視用パターン信号を挿入し、そのパタ
ーン信号とタイミングを監視して、それらの正常性の判
定が行なわれる。
テムの障害監視装置を説明する。
間でデータ信号を伝送する場合の主信号経路の冗長構成
を示しており、一方向の伝送構成を示している(双方向
の伝送の場合には対称な構成が設けられている)。前段
処理ブロックと後段処理ブロックの間でデータ伝送が行
なわれる場合、前段処理ブロックについては、0系と1
系の前段処理ブロック1と前段処理ブロック2が、後段
処理ブロックについては、0系と1系の後段処理ブロッ
ク3と後段処理ブロック4が、冗長構成を形成する。前
段処理ブロックから後段処理ブロックへデータ伝送され
るが、監視用のパターン信号挿入部(PTNINS)5
が、前段処理ブロック1及び2に設けられる。図2で
は、パターン信号挿入部5を0系の前段処理ブロック1
内にのみ記載しているが、1系の前段処理ブロック2に
も同様に設けられている。
TA0は、主信号経路LINE13及びLINE14を
介して各後段処理ブロック3、4に伝送される。同様
に、1系の前段処理ブロック2からの信号DATA1は
主信号経路LINE23及びLINE24を介して各後
段処理ブロック3、4に伝送される。
を有し、同一の動作を行なうので、以下では、後段処理
ブロック3について説明する。後段処理ブロック3にお
いては、それぞれの主信号経路LINE13、LINE
23からの信号は、各主信号経路LINE13、LIN
E23に対応した判定部(DET)7及び8に入力され
ると共に、選択部(SEL)6に選択入力として入力さ
れる。判定タイミング発生部(TIMGEN)9は、各
判定部7、8に対して判定動作を実行するタイミングを
指示するタイミング信号TIMを与える。なお、タイミ
ング信号TIMが有意な期間は、前段処理ブロック1及
び2がパターン信号を挿入したタイミングに一致してい
るものである。各判定部7、8からは、タイミング信号
TIMが有意な期間で判定した結果を表すと共に次の判
定時までその内容を保持する判定信号ALM0及びAL
M1が切替処理部(SELLOGIC)10に与えられ
る。
ALM1の内容に基づいて、主信号経路LINE13及
びLINE23を介した主信号DATA0、DATA1
のいずれを選択するかを決定し、切替信号SELSIG
を選択部6に与える。その切替信号SELSIGに基づ
き、選択部6は、主信号経路LINE13又はLINE
23のどちらかの信号を選択し、出力信号OUTを送出
する。
ングチャートにより説明する。なお、初期状態におい
て、各後段処理ブロック3、4が共に0系の前段処理ブ
ロック1からの主信号DATA0を選択していたとして
説明する。また、両後段処理ブロック3及び4の動作は
等しいので、0系の後段処理ブロック3における動作を
説明する。
路LINE13及びLINE23を介して、前段処理ブ
ロック1及び2が出力した主信号DATA0及びDAT
A1が入力される。これら主信号DATA0及びDAT
A1には、通常のデータ信号A及びBの間に、所定の同
じタイミングでパターン信号挿入部(5)が挿入した特
定のパターン信号Pが挿入されている。
DATA1はそれぞれ、対応する判定部7、8に入力さ
れ、各判定部7、8は、タイミング発生部9からのタイ
ミング信号TIMに基づいて、パターン信号Pが挿入さ
れているタイミングで一定時間t内に各信号の正常性を
判定し、各判定部7、8はそれぞれ、判定信号ALM
0、ALM1を判定結果の信号として切替処理部10に
与える。
号経路LINE13に障害が発生していると、判定部7
は正常でないとして「1」の判定信号ALM0を切替処
理部10に出力し、一方、1系が正常であれば、「0」
の判定信号ALM1が判定部8から切替処理部10に送
出される(図3の1個目の判定タイミング)。
より、切替処理部10は、所定の検出保護時間Tの経過
後、1系を指示する切替信号SELSIGを出力し、そ
のタイミングで、それまで主信号経路LINE13を選
択していた選択部6は、主信号経路LINE23を選択
し、出力信号OUTは、主信号DATA0から主信号D
ATA1に切り替わる。
INE13からの信号DATA0は伝送されず、正常な
主信号経路LINE23からの信号DATA1が伝送さ
れることになる。
が継続し1系の正常が継続していると、切替処理部10
は、1系を指示する切替信号SELSIGを継続して出
力し、1系の主信号DATA1の出力信号OUTへの選
択を継続する(図3の2個目の判定タイミング)。
NE13及びLINE23や前段処理ブロック1及び2
が正常であるときには、両判定信号ALM0及びALM
1が共に正常を指示しているので、切替処理部10は切
替信号SELSIGの内容を変化することなく維持し、
選択部6もそれまでと同一の選択状態を維持する。その
結果、当該処理ブロック3の出力信号OUTもそれ以前
と同じ主信号経路から与えられたものとなる。
る装置は、装置全体が大形、複雑になることは避けるこ
とができないが、それでもできるだけ無駄なく構成する
ことが求められる。図2では、2種類の処理ブロック間
の冗長構成を示したが、前段処理ブロックの前の処理ブ
ロックと前段処理ブロック間も冗長構成になっているこ
とが多く、後段処理ブロックとその次の処理ブロック間
も冗長構成となっていることが多い。また、伝送装置等
では双方向伝送を扱うものも多く、逆に信号が向かう方
向でも冗長構成が採用されている。また、信頼性を10
0%近く求める装置やシステムの場合には、3重以上の
冗長構成を採用しているものもある。
などの妥当性を判断する単位構成を小形化することが望
まれている。しかしながら、上述した従来の障害監視装
置によれば、主信号を受ける処理ブロック側に冗長構成
の各主信号経路を個別に監視する構成(判定部)を設け
ているため、2重の冗長系構成であれば、同一の機能を
担う2個の処理ブロックについて計4個の個別監視構成
(判定部が存在し、その結果、全体構成が複雑になり、
かつ回路規模が大きくなるという欠点があった。
のであり、回路構成の複雑さを少なくでき、回路規模を
小さくできる冗長システムの障害監視装置を提供しよう
としたものである。
め、本発明においては、第1の処理ブロック(前段処理
ブロック)から第2の処理ブロック(後段処理ブロッ
ク)へ信号経路を介してデータ信号を送信する冗長化さ
れたシステムにおいて、第1の処理ブロック及び第2の
処理ブロックにそれぞれ以下の手段を設けた。
の第1の処理ブロックとは異なる所定のタイミングで、
所定の間隔をおいて、データ信号にパターン信号を挿入
するパターン信号挿入部を有する。
ブロックは、冗長化された第1の処理ブロックからの複
数の信号経路からの信号を受信し、切替信号に応じて受
信した信号の1個を出力信号とする選択部と、上記所定
のタイミング及び上記所定の間隔に対応して複数のタイ
ミング信号を発生するタイミング発生部と、上記出力信
号を入力とし、上記タイミング発生部からの複数のタイ
ミング信号に応じて上記パターン信号により信号経路の
正常性を判定し、判定の結果を判定信号として出力する
判定部と、上記タイミング発生部からの複数のタイミン
グ信号及び上記判定部からの判定信号を入力とし、上記
選択部によって選択されていた信号経路に対する判定信
号が正常でないとした場合には、正常とされた他の信号
経路を選択するように上記切替信号を上記選択部へ与え
る切替処理部とを有する。
ロックのパターン信号挿入部は、他の第1の処理ブロッ
クとは異なる所定のタイミングで、所定の間隔をおい
て、データ信号にパターン信号を挿入して、冗長化され
たそれぞれの第2の処理ブロックに送出する。
ブロックにおいては、冗長化された第1の処理ブロック
からの複数の信号経路からの信号を受信し、その選択部
が切替信号に応じて受信した信号の1個を出力信号とす
る。ここで、選択された出力信号にパターン信号が挿入
されているタイミングで、タイミング発生部はタイミン
グ信号を発生して判定部に与え、判定部は、上記出力信
号を入力とし、上記タイミング発生部からの複数のタイ
ミング信号に応じて上記パターン信号により信号経路の
正常性を判定し、判定の結果を判定信号として出力す
る。切替処理部は、上記タイミング発生部からの複数の
タイミング信号及び上記判定部からの判定信号を入力と
し、上記選択部によって選択されていた信号経路に対す
る判定信号が正常でないとした場合には、正常とされた
他の信号経路を選択するように上記切替信号を上記選択
部へ与える。
いては、1個の判定部を時分割で用いて、複数の第1の
処理ブロックからの信号経路等の正常性の監視及び出力
信号の選択を行なっている。
用した一実施例を図面を参照しながら詳述する。ここ
で、図1がこの実施例の構成を示すものであり、図2と
の同一、対応部分には同一符号を付して示している。
を授受する前段及び後段の処理ブロック共に0系及び1
系で2重化されており、0系及び1系の両前段処理ブロ
ック1及び2からの主信号(データ信号)が、主信号経
路LINE13及びLINE23を介して0系の後段処
理ブロック3に与えられると共に、主信号経路LINE
14及びLINE24を介して1系の後段処理ブロック
4に与えられるようになされている。
段処理ブロック1について示すように、監視用のパター
ン信号挿入部(PTNINS)5を備えている。前段処
理ブロック1内のパターン信号挿入部5も、また図示し
ない前段処理ブロック2内のパターン信号挿入部も主信
号にパターン信号(例えば両系で等しいパターン信号で
あっても良く、異なるパターン信号であっても良い)を
所定のタイミングで所定周期毎に挿入する。ここで、挿
入タイミング自体は、後述する図4に示すように異なる
ようになされている。なお、パターン信号の挿入タイミ
ングを異なるようにしても、パターン信号の挿入前後に
例えば無信号期間等を設けることによって主信号自体の
同期は確保している。
はそれぞれ、後段処理ブロック3について詳細に示すよ
うに、選択部(SEL)20、判定部(DET)21、
タイミング発生部(TIMGEN)22及び切替処理部
(SELLOGIC)23から構成されている。後段処
理ブロック3及び4についての詳細構成の説明は後段処
理ブロック3に対して行なう。
号経路LINE13及びLINE23からの信号は、選
択部20に入力される。選択部20は、切替信号SEL
SIGに応じた主信号DATA1又はDATA2を選択
して出力信号OUTとして送出する。その出力信号OU
Tは、次の処理ブロックに出力されると共に判定部21
に入力される。タイミング発生部22は、判定部21と
切替処理部23にタイミング信号TIM0及びTIM1
を供給する。
の前段処理ブロック1がパターン信号を挿入したタイミ
ングを規定しているものであり、他方のタイミング信号
TIM1は、1系の前段処理ブロック2がパターン信号
を挿入したタイミングを規定しているものである。
はTIM1が与えられた際の出力信号OUTを内蔵する
パターン信号と比較して、一致不一致を表す判定信号A
LM0、ALM1を切替処理部23に与える。切替処理
部23は、いずれか一方のタイミング信号TIM0又は
TIM1が有意なときには、このタイミング信号TIM
0又はTIM1で固定的に定まる切替信号SELSIG
を選択部20に与え、両タイミング信号TIM0及びT
IM1共に非有意なときには判定信号ALM0、ALM
1に基づいて定めた選択する主信号を指示する切替信号
SELSIGを選択部20に与える。選択部20は、そ
の切替信号SELSIGに応じて主信号経路LINE1
3又はLINE23の主信号DATA0またはDATA
1を選択して、出力信号OUTとする。
グチャートにより説明する。
2からは、主信号経路LINE13とLINE23に主
信号DATA0とDATA1が送出される。これら主信
号DATA0及びDATA1には、通常のデータ信号A
及びBに、所定のタイミングで、ここではタイミング信
号TIM0及びTIM1が有意期間をとるタイミング
で、特定のパターン信号Pがそれぞれ挿入されている。
主信号DATA0とDATA1中のパターン信号Pは、
図4に示すように0系と1系でそれぞれ異なる時間位置
に挿入されている。
からタイミング信号TIM0が与えられているときに、
切替信号SELSIGを操作して選択部20に0系主信
号DATA0を選択させて判定部21に与えさせる。判
定部21は、タイミング発生部22からタイミング信号
TIM0が与えられているときには、選択部20を介し
た出力信号OUTを0系用の内部記憶パターン信号と比
較し、その出力信号(主信号DATA0)の正常性の判
定が行ない、判定信号ALM0を切替処理部23に与え
る。
部22からタイミング信号TIM1が与えられていると
きに、切替信号SELSIGを操作して選択部20に1
系主信号DATA0を選択させて判定部21に与えさせ
る。判定部21は、タイミング発生部22からタイミン
グ信号TIM1が与えられているときには、選択部20
を介した出力信号OUTを1系用の内部記憶パターン信
号と比較し、その出力信号(主信号DATA1)の正常
性の判定が行ない、判定信号ALM1を切替処理部23
に与える。
号ALM0及びALM1が与えられると、0系と1系の
どちらの主信号DATA0又はDATA1を選択した方
が良いかを決定し、選択状態を維持する場合には今まで
と同一の論理レベルの切替信号SELSIGを出力し、
選択換えが必要な場合には(今まで選択していた系に障
害が発生した場合には)、監視開始時点から検出保護期
間Tが経過した時点で、切替信号SELSIGの論理レ
ベルを切り替える。これにより、正常な系の主信号DA
TA0又はDATA1が出力信号OUTとなることが補
償される。
送が0系で行なわれているときに0系に障害が発生し、
1系は正常であるという結果を得、これにより主信号の
選択をDATA0からDATA1に切り替えて出力信号
OUTとしている。図4の2回目の監視によっても同じ
監視結果が得られ、主信号の選択状態はその前の状態
(1系の選択状態)を維持している。
ロック1と前段処理ブロック2から送出される主信号D
ATA0とDATA1中の監視用のパターン信号Pは、
0系と1系のそれぞれ異なる時間位置に挿入され、切替
処理部23の切替信号SELSIGにより両系のパター
ン信号Pが選択されるように多重処理され、多重処理さ
れたパターン信号Pが判定部21に入力されて、タイミ
ング発生部22からのタイミング信号TIM0とTIM
1のタイミングで時分割的に判定を行なう点に特徴を有
するものである。
理ブロックでパターン信号を異なるタイミングで挿入
し、各後段処理ブロックでは1個の判定部によって各系
の障害を時分割で判定するようにしたので、従来に比較
して各後段処理ブロックの構成を簡単なものとすること
ができ、装置全体の構成も小型、簡単なものとすること
ができる。特に、処理ブロックの縦属段数が多い装置や
システム、また、双方向の伝送を行なう装置やシステ
ム、さらに、3重以上の冗長構成を採用しているような
装置やシステムであればあるほどかかる効果の意義は大
きい。
(主信号)を時分割で入力させるための選択部を出力信
号を決定するための選択部とは別個に設けることも考え
られるが、この選択部の分だけ構成が複雑となるので上
記実施例のように判定部に供給する信号を出力信号の形
成用選択部20で形成することが好ましい。
ステムに本発明を適用したものを示したが、3重以上の
冗長システムに本発明を適用することもできる。また、
双方向通信のシステムにも本発明を適用することができ
る。さらに、同一機能を実行する複数の処理ブロックが
常時並行して動作しているシステムを上記実施例は前提
としているが、動作系と待機系とに別れている冗長シス
テムに対しても本発明を適用することができる。さらに
また、本発明は冗長システムに広く適用でき、伝送装置
における冗長システムに限定されるものではない。
成の信号経路のデータ信号を多重処理し、この多重信号
に対して判定部が時分割処理して各系の障害を監視する
ようにしたので、簡単かつ小型の回路構成によって、冗
長システムの障害監視装置を実現することができる。
ック、3…0系の後段処理ブロック、4…1系の後段処
理ブロック、5…パターン信号挿入部、20…選択部、
21…判定部、22…タイミング発生部、23…切替処
理部。
Claims (1)
- 【請求項1】 第1の処理ブロックから第2の処理ブロ
ックへ信号経路を介してデータ信号を送信する冗長化さ
れたシステムにおいて、 冗長化されたそれぞれの第1の処理ブロックは、 他の第1の処理ブロックとは異なる所定のタイミング
で、所定の間隔をおいて、データ信号にパターン信号を
挿入するパターン信号挿入部を有し、 冗長化されたそれぞれの第2の処理ブロックは、 冗長化された第1の処理ブロックから出力された複数の
信号経路からの信号を受信し、切替信号に応じて受信し
た信号の1個を出力信号とする選択部と、 上記所定のタイミング及び上記所定の間隔に対応して複
数のタイミング信号を発生するタイミング発生部と、 上記出力信号を入力とし、上記タイミング発生部からの
複数のタイミング信号に応じて上記パターン信号により
信号経路の正常性を判定し、判定の結果を判定信号とし
て出力する判定部と、 上記タイミング発生部からの複数のタイミング信号及び
上記判定部からの判定信号を入力とし、上記選択部によ
って選択されていた信号経路に対する判定信号が正常で
ないとした場合には、正常とされた他の信号経路を選択
するように上記切替信号を上記選択部へ与える切替処理
部とを有することを特徴とする冗長システムの障害監視
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4254266A JP3065184B2 (ja) | 1992-09-24 | 1992-09-24 | 冗長システムの障害監視装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4254266A JP3065184B2 (ja) | 1992-09-24 | 1992-09-24 | 冗長システムの障害監視装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06104981A true JPH06104981A (ja) | 1994-04-15 |
JP3065184B2 JP3065184B2 (ja) | 2000-07-12 |
Family
ID=17262591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4254266A Expired - Lifetime JP3065184B2 (ja) | 1992-09-24 | 1992-09-24 | 冗長システムの障害監視装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3065184B2 (ja) |
-
1992
- 1992-09-24 JP JP4254266A patent/JP3065184B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3065184B2 (ja) | 2000-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6035414A (en) | Reliability of crossbar switches in an information processing system | |
US5131041A (en) | Fault tolerant interconnection networks | |
US5278843A (en) | Multiple processor system and output administration method thereof | |
US4737957A (en) | Method of processing abnormal situation in digital transmission system | |
JPH06104981A (ja) | 冗長システムの障害監視装置 | |
JPS5927137B2 (ja) | デ−タ母線システム | |
JP3272195B2 (ja) | 冗長系切替監視制御装置 | |
JP2000066912A (ja) | 三重系フォールトトレラントシステムのデータ変更方法 | |
JPH0628003B2 (ja) | 多重化制御装置のデ−タ制御方法及び装置 | |
JP4423402B2 (ja) | 冗長構成を有する伝送装置 | |
JP2956385B2 (ja) | バスライン監視方式 | |
JPH0635739A (ja) | 切替制御方式 | |
JPH05276135A (ja) | 多重化システムにおけるパリティー付加方式 | |
JP2002108638A (ja) | マイクロコンピュータのエラー検出方法及びエラー検出回路及びマイクロコンピュータシステム | |
JP2624210B2 (ja) | 装置内監視回路 | |
JP2746144B2 (ja) | 選択系監視システム | |
JP2656563B2 (ja) | 多重・分離装置 | |
KR20020085051A (ko) | 이중화 시스템에서 링크 상태 모니터링 시스템 및 방법 | |
JP2569892B2 (ja) | 切替制御監視回路 | |
JP2734859B2 (ja) | 通話路系切替装置 | |
JPS63273141A (ja) | 誤り自己訂正プロセッサ−とその駆動方法 | |
JPH08320702A (ja) | 二重化入力ボードのデータ選択方法 | |
JP2731594B2 (ja) | パリティエラー検出監視システム | |
JPH05244128A (ja) | 通信二重化装置 | |
JP3011134B2 (ja) | 伝送路切り替え装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080512 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 13 |