JPH05244128A - 通信二重化装置 - Google Patents

Abstract

(57)【要約】 【目的】 低コストなハードウェアの構成をながら、完
全な二重化機能を実現し、さらにプロセッサのソフトウ
ェア処理負担を少なくしたデータ通信二重化装置を得
る。 【構成】 １つの情報を少なくとも２つ以上の伝送線を
用いて通信する装置であって、パラレル信号からシリア
ル信号への変換およびシリアル信号からパラレル信号へ
の変換を行うシリアルコントローラ、データ伝送用の伝
送線に接続され、伝送信号の送信および受信を行う複数
の送受信部は、その内部において伝送信号の送信出力と
受信入力とが結合している送受信部、および前記シリア
ルコントローラからの送信信号および前記複数の送受信
部からの複数の受信信号のうち任意の２つの信号を比較
する論理手段を含むことを特徴とする通信装置によって
上記目的は実現される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は一般に複数の伝送路を用
いたデータ通信装置に関し、さらに詳細には簡素な構成
で完全な二重化機能を実現するデータ通信装置に関す
る。

【０００２】

【従来の技術】コンピュータ機器間を伝送路で結合する
データ通信システム（図１）においては、通信ライン
（伝送路）が静電気、過電圧などによる外乱を受け、デ
ータ通信に障害が発生することがある。このような障害
の発生の可能性が高い場合、特に常時確実に通信を行う
必要があるシステムでは、伝送路を複数本、例えば２本
の伝送路を設ける必要がある。送信側コンピュータは両
方の伝送路に同じデータを同時に送信し、受信側コンピ
ュータはそれらの中から任意に選択し、信号を受信す
る。どちらかの伝送路に障害が発生した場合にも正常な
伝送路に切り換えて受信することができる。図１中、そ
れぞれのコンピュータはプロセッサモジュールと二重化
装置とを含み、通信ライン（伝送路）Ａ，Ｂを用いて二
重化されたデータ通信を行う。例えばコンピュータユニ
ット１は同じデータを通信ラインＡ，Ｂに同時に送信
し、コンピュータユニット２は任意にどちらかのライン
を選択して受信するか、または両方のデータを同時に受
信する。これによって常に確実な通信を提供することが
できる。

【０００３】図２は従来の二重化通信装置をブロック図
で示したものである（以下従来例１とする）。データを
送信するときは、プロセッサシステム（コンピュータ）
はパラレル形式のデータをシリアルコントローラＡ、Ｂ
に送り出す。それぞれのシリアルコントローラはプロセ
ッサからのデータをシリアル形式のビット列に変換しシ
リアル通信に必要な制御信号を加えてそれぞれの送受信
部Ａ，Ｂへと出力する。装置内部の信号は通信ラインに
よる伝送に適していないので、データ伝送送受信部（レ
ベルコンバータ）を用いて信号レベルの変換を行う。送
受信部は受けとったシリアル信号を通信ラインによる伝
送に適した信号に変換し、送信する。データを受信する
ときには、送受信部Ａ，Ｂは通信ライン上の信号を内部
信号へと変換する。シリアルコントローラＡ，Ｂは各々
の送受信部からのシリアル信号をパラレル形式に変換
し、プロセッサシステムへと出力する。通信ラインＡ，
Ｂどちらの受信データを用いるかはプロセッサにより任
意に選択される。この二重化通信装置は完全に独立した
２組のシリアルコントローラおよび送受信部を持ち、通
信の完全な多重化という面からは望ましいものである。
しかしながら、従来例１はシリアルコントローラを２つ
必要とするために、装置が高価なものになってしまう。
また、２つのシリアルコントローラを制御するプロセッ
サのソフトウェアが複雑となり、所望の機能を実現する
ためには高い性能を持つプロセッサを使わなければなら
ない。これによって結果として従来例１はプロセッサ自
体も高価なものになるという欠点があった。

【０００４】図３は図２の装置の欠点を解決した二重化
通信装置である（以下従来例２とする）。装置のコスト
を低減するために、シリアルコントローラは１つにし、
送受信部のみを２つ設け、受信時にはこの２つの送受信
部からの入力をセレクタで切り換えて使用する。データ
を送信するときはプロセッサシステムからのデータは送
受信部Ａ，Ｂに同時に出力される。図２の従来例１と同
様に、同じデータが通信ラインＡ，Ｂに送出される。受
信のときは、プロセッサは切り換え信号によって通信ラ
インＡ，Ｂどちらのラインからの信号を受信するかを選
択できる。しかしながら図３の装置では通信ラインＡ，
Ｂどちらかの受信データしか取り込むことができないた
め、ラインの障害発生は実際に受信している方の通信ラ
インに障害が発生するまでわからないという欠点があ
る。さらに使用中のラインが故障しているときは、他方
のラインに切り換えてみなければその故障の原因が自己
装置にあるのか、相手装置にあるのか、また通信ライン
にあるのかを検出できない。従来例２のような装置で
は、システムの要求度が高い場合、例えばリアルタイム
性が強く要求されるような応用例においては完全な二重
化とは言えず問題がある。

【０００５】

【解決すべき課題】したがって、本発明の目的は低コス
トなハードウェアの構成を保ちながら、完全な二重化機
能を実現し、さらにプロセッサのソフトウェア処理負担
を少なくしたデータ通信二重化装置を得ることにある。

【０００６】さらに本発明の目的は、上記の要求を満た
しながら、データ通信の障害が発生した際にそれが通信
ラインの異常であるのか、装置内部の故障であるのかを
判断することが可能な二重化通信装置を得ることにあ
る。

【０００７】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明は１つの情報を少なくとも２つ以上の伝送
線を用いて通信する装置であって、パラレル信号からシ
リアル信号への変換およびシリアル信号からパラレル信
号への変換を行うシリアルコントローラ、データ伝送用
の伝送線に接続され、伝送信号の送信および受信を行う
複数の送受信部は、その内部において伝送信号の送信出
力と受信入力とが結合している送受信部、および前記シ
リアルコントローラからの送信信号および前記複数の送
受信部からの複数の受信信号のうち任意の２つの信号を
比較する論理手段を含むことを特徴とする通信装置を提
供する。

【０００８】

【実施例】図４は本発明の実施例をブロック図で示した
ものである。二重化データ通信装置１０はシリアルコン
トローラ１２、ロジック回路１４および送受信部１６，
１８から構成される。シリアルコントローラ１２は図
２、図３で説明した在来型のものでよい。シリアルコン
トローラ１２にはプロセッサシステム２０が接続されシ
リアル通信データがパラレル形式に変換される。データ
送信時にはシリアルコントローラ１２はプロセッサシス
テム２０から受け取ったデータをシリアル信号に変換
し、ロジック回路１４、送受信部１６，１８に送信信号
ＴＤを出力する。通常はシリアルデータ通信に必要な通
信制御信号が送信信号に付加される。送受信部１６，１
８は送信用のドライバと受信用のレシーバとの組み合わ
せからなり、通信ラインＡ，Ｂ用の伝送信号レベルと装
置内部の信号レベルとの相互のレベル変換を行う。例え
ばRS485規格の通信ラインを使用する場合には、内部Ｔ
ＴＬロジックレベルとRS485信号レベルとの間の変換を
行う。送受信部は在来型のものでよく、当該技術分野に
通じたものであれば容易に実現できるものである。

【０００９】送信時にはシリアルコントローラ１２から
の信号TDはロジックコントローラ１４およびレベルコン
トローラ１６，１８に供給され、二重化通信装置１０は
通信ラインＡ，Ｂに同時にデータを送出する。通信ライ
ンＡ，Ｂによって伝送される他のコンピュータシステム
からのデータは送受信部１６，１８のレシーバによって
受信され、それぞれ受信信号RD_A，RD_Bに変換される。
レシーバからの受信信号RD_A，RD_Bはロジック回路１４
に入力される。次にロジック回路１４の入出力信号の一
部について説明する。図中ロジック回路の入出力信号に
ついてそれぞれ説明する。RX SEL信号はプロセッサシス
テムからロジック回路に対してＡ，Ｂどちらのラインか
らの受信信号を出力させるかを指示するための切り換え
信号である。次に、TXENB信号はロジック回路および送
受信部のドライバに対してデータの送信を指示するため
の送信指示信号である。RESET信号はロジック回路の内
部状態を初期化するための信号である。TRANEQ信号、TR
BNEQ信号およびRXNEQ信号についてはこの後、ロジック
回路の動作とあわせて説明する。

【００１０】通常動作時における本実施例の二重化通信
装置の動作について説明する。プロセッサシステム２０
はロジック回路１４および送受信部１６，１８のドライ
バに対してTXENB信号を送り、装置を送信のモードに切
り換える。次にプロセッサ２０はパラレル形式のデータ
信号をシリアルコントローラ１２に対して出力する。シ
リアルコントローラ１２はこの信号をシリアル形式に変
換し、送受信部１６，１８およびロジック回路１４に対
して出力する。それぞれのドライバはこの信号を通信ラ
インでの伝送に適した信号に変換する。ここで図４に図
示されるように、それぞれの送受信部内でドライバの出
力とレシーバの入力とが結合している。これによって二
重化通信装置は自分の送信した信号をリアルタイムに監
視できる。つまり送受信部１６に入力されたTD信号はド
ライバによって適当なライン伝送用信号に変換され通信
ラインＡに送出されると同時に、同じ送受信部内のレシ
ーバによって逆に内部信号に変換され受信信号RD_Aとし
てロジック回路１４に出力される。通信ラインＢにおい
ても同様にTD信号はRD B信号としてロジック回路１４に
出力される。つまりＡ，Ｂそれぞれの送出系統の動作状
態は、送信信号と受信（モニタ）信号との同一性を監視
することによって判定することができる。

【００１１】以下ロジック回路１４の動作について図５
を用いて説明する。本発明のロジック回路１４は基本的
に前記TD信号、RD_A信号およびRD_B信号の３つの信号を
比較して通信ラインＡ，Ｂの通信状態および内部回路の
故障の判定をおこなう。図５はロジック回路１４の判定
条件を表にしたものである。図５の上段は送信時の判定
条件、下段は受信時の判定条件である。表の縦列は信号
間の比較結果を示すフラグ類、TRANEQ、TRBNEQ、RXNE
Q、RXERROR（誤り判定）フラグによって構成される。ロ
ジック回路１４は比較する信号間、例えばRD_AとRD_B信
号、に不一致が発生したことを検出すると対応するフラ
グを立てる（１にする）。比較はビットごとに行われ
る。表中、判定に影響しないフラグの値はＸで示されて
いる。

【００１２】TRANEQは送信時にラインＡの送信信号TDと
受信信号RD_Aとの間に不一致が発生したかどうかを示す
フラグである。TRBNEQは送信時にラインＢの送信信号TD
と受信信号RD_Bとに不一致が発生したかどうかを示すフ
ラグである。RXNEQは送信時におけるＡラインの受信信
号RD_AとＢラインの受信信号RD_Bとの不一致の発生を検
出するフラグである。フラグが一回立つとRESET信号に
よって再び初期化されるまで各フラグはその状態を保
つ。

【００１３】RX_ERRORフラグはプロセッサシステム上の
ソフトウェアによって処理される通信の誤り検出方法に
よる誤り検出の結果を示すフラグである。誤りが検出さ
れるとフラグが立つ。通常ソフトウェアによる受信デー
タの誤り検出は数バイトから数十バイトを単位として行
う。例としてはパリティーチェック、チェックサム、Ｃ
ＲＣ方式などがある。しかしながらここではソフトウェ
ア的に処理されるかぎり方法は問わない。

【００１４】以下ロジック回路１４による送信時の状態
判定について説明する。上段１行目の全てのフラグが０
である状態は通信ラインＡ，Ｂ共に正常に送信が行われ
ていることを示している。２行目のRX_ERRORフラグのみ
が立っている状態は、シリアルコントローラに異常があ
ることを示している。つまりシリアルコントローラから
先の回路にすべて正常に動作していることを示してい
る。３行目、４行目、５行目はTRANEQ,TRBNEQ,RXNEQの
どれか１つのフラグだけが立っている状態である。この
場合にはRX_ERRORフラグは問題にされない。この場合に
はロジック回路が故障している可能性がある。ここで注
意すべきは送信時に判断できるのは装置内の異常のみで
あるということである。つまりシリアルコントローラ→
送信側ドライバ→送信側レシーバ→ロジック回路のルー
プ内の異常だけであり、通信ラインの障害は判断できな
い。

【００１５】６行目はＢループに異常が発生している状
態を示している。つまりＡループの送信信号と受信信号
とが一致、Ｂループの送信信号と受信信号とが不一致、
Ａ，Ｂの受信信号どうしは不一致であるからＢループ内
に故障が発生していることになる。同様に７行目におい
てはＡループ内に故障があることになる。８行目はTRAN
EQおよびTRBNEQの両フラグとも立っている場合であっ
て、RXNEQまたはRX_ERRORフラグを参照するまでもなく
Ａ，Ｂ両ループの異常が判定される。

【００１６】次に受信時の状態判定について説明する。
受信の場合には前述のようにRX_SEL信号で選択した片方
のラインからの信号のみがシリアルコントローラ１２を
介して、プロセッサ２０に入力される。受信時にはTXNE
Q信号をオフにして送信機能を停止させるため、TRANEQ,
TRABNEQの両フラグは機能しなくなる。RXNEQフラグおよ
びRX_ERRORフラグによってＡ，Ｂ通信リンクの故障判定
を行う。ここで通信リンクとは二重化装置のそれぞれの
通信系統、つまり通信ラインＡ，Ｂを含めたデータの通
路をいう。下段１行目は送信時と同様に正常な受信状態
を示している。２行目は受信信号RD_AとRD_Bとが一致し
ているにもかかわらず、RX_ERRORが発生したことを示
し、Ａ，Ｂリンク共に異常であることが判断される。３
行目はRD_AとRD_Bとが不一致で、RX_ERRORは発生してい
ないので現在選択されていないリンクに異常があること
が判断される。４行目はRD_AとRD_Bとが不一致で、RX_E
RRORも発生しているので、現在選択中のリンクに異常が
発生したことが判断される。

【００１７】ここで、送信時には装置内部の各ループの
自己診断を実行することができ、さらに受信時には通信
ラインをも含めた各リンクの異常診断を行えることが理
解されよう。つまり、送信時の自己診断で装置内部に問
題がないことが認識されていれば、受信時に発生した障
害は外部の通信ラインに起因していることが判定でき
る。

【００１８】本発明のロジック回路はＰＬＡ（プログラ
マブルロジックアレイ）等の手段を用いて実現可能であ
る。図６は本発明のロジック回路の１実施例を図示した
ものである。送信信号および２つの受信信号Ａ，Ｂはロ
ジック回路１４内のレジスタにいったん記憶されて、そ
れぞれの組み合わせは比較器によって比較され、結果が
出力される。またＡ，Ｂどちらの受信信号を出力するか
を選択するセレクタを内蔵している。

【００１９】本発明の装置の実際の応用においては、ロ
ジック回路１４による信号の比較の際に、信号間のわず
かな位相差に起因する検出エラーが発生する恐れがあ
る。つまり、送信時に各通信ループを折り返して戻って
くる信号（RD_A，RD_B）はドライバに接続された通信ラ
インの容量等によってわずかな遅れを伴うことがある。
これとシリアルコントローラ１２から供給される送信信
号TDとを単純に比較した場合には、例え各部が正常に動
作していても、信号の立ち上がり時および立ち下がり時
に瞬間的な不一致が検出され、フラグが立ってしまうこ
とがある。このような不所望な動作を防止するために
は、多少のタイミング差（位相差）を許容するためのフ
ィルタ回路を設けてもよい。このようなフィルタ回路に
は例えばＲＣ積分回路などがある。

【００２０】本発明の二重化通信装置は従来例１の二重
化通信装置に比べて、シリアルコントローラが１つで済
み、プロセッサのソフトウェア処理の負担が小さくなる
という効果を有する。さらに本発明の二重化通信装置は
従来例２の二重化装置では実現できなかった完全な二重
化機能を、同様のハードウェアコストで実現できるとい
う効果がある。つまり受信時には２つのラインの信号を
同時に受信し、その受信した信号を同時に比較チェック
することができ、送信時には自分の送信している信号を
それぞれのラインにおいて監視できるという特徴を有す
る。

【００２１】したがって、本発明により低コストのハー
ドウェア構成で、２組のシリアルコントローラと２組の
ドライバ・レシーバを用いた完全な二重化システムと同
等の機能が実現でき、さらに複雑なソフトウェア処理を
必要としない二重化通信装置が実現できる。

【図面の簡単な説明】

【図１】図１はコンピュータシステム間を二重化通信装
置を用いて接続したシステムを図示したものである。

【図２】図２は従来の二重化装置をブロック図で図示し
たものである。

【図３】図３は従来の二重化通信装置をブロック図で図
示したものである。

【図４】図４は本発明の実施例をブロック図で図示した
ものである。

【図５】図５は本発明のロジック回路の判定方法を示し
たものである。

【図６】図６は本発明のロジック回路の１実施例を図示
したものである。

【符号の説明】

１０ 二重化装置 １２ シリアルコントローラ １４ ロジック回路 １６ 送受信部 １８ 送受信部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 １つの情報を少なくとも２つ以上の伝送
   線を用いて通信する装置であって：パラレル信号からシ
   リアル信号への変換およびシリアル信号からパラレル信
   号への変換を行うシリアルコントローラ；データ伝送用
   の伝送線に接続され、伝送信号の送信および受信を行う
   複数の送受信部は、その内部において伝送信号の送信出
   力と受信入力とが結合している送受信部；および前記シ
   リアルコントローラからの送信信号および前記複数の送
   受信部からの複数の受信信号のうち任意の２つの信号を
   比較する論理手段；を含むことを特徴とする通信装置。