JPH0865047A - 発振回路 - Google Patents

Abstract

(57)【要約】 【構成】 振動子１を発振させるための増幅器２の出力
側に接続された第１の安定化抵抗６と、第１の安定化抵
抗と並列に接続する第２の安定化抵抗７と、半導体スイ
ッチ素子８とを備え、発振起動時に半導体スイッチ素子
をオンにして、第１の安定化抵抗と第２の安定化抵抗と
が並列接続する手段を具備する。 【効果】 電源投入時に半導体スイッチ素子をオンする
ことによって、安定化抵抗値を小さくして、発振起動性
を早めている。このことにより、低消費電力で発振起動
性の早い発振回路となり、製造工程の検査時間を短縮し
て、コストを下げた時計などの携帯情報機器の提供が可
能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は低消費電力が要求される
時計などの携帯情報機器の発振回路の構成に関し、とく
に発振信号の発振起動時間の改良に関するものである。

【０００２】

【従来の技術】従来技術における発振回路は、低消費電
力を達成するために、発振回路の増幅器の増幅能力を低
くしてあり、かつ安定化抵抗の抵抗値は振動子の過励振
を防ぐため、２００〜５００キロオーム程度の抵抗値に
設定されている。

【０００３】このような抵抗値を有する安定化抵抗を備
える従来の発振回路は、電源投入時から発振信号が安定
するまでの時間である発振起動時間が、３〜３０秒程度
の長い時間がかかっている。これは発振回路の機能とし
て、発振信号が直ちに得られないという問題を抱えてい
る。

【０００４】このため、この発振回路を使用した電子回
路では、発振信号が安定するまでの待機時間を必要とす
る。またさらに、製造工程時においては、この待機時間
が検査時間の増加になり、コストアップになっている。

【０００５】

【発明が解決しようとする課題】そこで発振起動時間を
早めるに、以下に記載するような幾つかの手段が考えら
れる。

【０００６】第１の手段としては、増幅器の増幅能力を
高めることである。この増幅器の増幅能力を高めること
で、ある程度の改善は可能であるが、この手段はトラン
ジスタサイズが大きくなり、電流が増大するので発振回
路の消費電力が増加し、低消費電力は達成できなくな
る。

【０００７】第２の手段としては、安定化抵抗の抵抗値
を下げることである。この安定化抵抗の抵抗値を下げる
ことにより改善は可能であるが、振動子の過励振を防
ぎ、安定した発振信号を得るためには抵抗値として２０
０〜５００キロオーム程度に設定しておく必要がある。

【０００８】第３の手段としては、増幅器に接続された
ゲート容量とドレイン容量とのコンデンサー容量値を変
えることでも改善できる。このコンデンサー容量値を変
える手段は、たとえば特開平３−１５５２０５号公報に
記載されている。この公報に記載の従来技術について図
３を用いて説明する。

【０００９】図３は従来技術におけるコンデンサー容量
を変えて、発振起動時間の改善を行う発振回路を示す回
路図である。

【００１０】この図３に示す発振回路は、振動子１と並
列に増幅器２と帰還抵抗３を備え、さらに増幅器２の入
力側に可変ゲート容量３２と、増幅器２の出力側に可変
ドレイン容量３３と、この可変ゲート容量３２と可変ド
レイン容量３３との容量値を変化させる容量可変制御回
路３１とを有する。

【００１１】発振起動時に可変ゲート容量３２と可変ド
レイン容量３３とのコンデンサー容量値を容量可変制御
回路３１にて変化させることによって、発振起動時間を
早めている。しかしながら、コンデンサーを可変タイプ
にすることは、可変ゲート容量３２と可変ドレイン容量
３３との部品面積が大きくなり、小型化ができないとい
う課題を有する。

【００１２】また、可変ゲート容量３２と可変ドレイン
容量３３とのどちらか一方か、もしくは、両方に並列に
コンデンサーを接続する手段も考えられるが、これも同
様に部品面積が大きくなり、コストアップになる。

【００１３】そこで、発振回路の増幅器の増幅能力と、
安定化抵抗の抵抗値は従来のままにして、消費電力を抑
えたまま、発振起動時間の早い発振回路を提供し、製造
時の検査時間を短縮をしてコストを下げることが本発明
の目的である。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に、本発明の発振回路は下記記載の手段を採用する。

【００１５】本発明の発振回路は、振動子を発振させる
ための増幅器の出力側に接続された第１の安定化抵抗
と、この第１の安定化抵抗と並列に接続する第２の安定
化抵抗と、半導体スイッチ素子とを備え、発振起動時に
半導体スイッチ素子をオンにして、第１の安定化抵抗と
第２の安定化抵抗とが並列接続する手段を具備したこと
を特徴とする。

【００１６】

【実施例】以下本発明の発振回路における実施例を図面
を用いて説明する。図１と図２を参照して、本発明の実
施例における発振回路の構成と動作を説明する。

【００１７】図１は本発明の発振回路における回路構成
を示す回路図であり、図２は発振回路を構成する発振検
出回路の詳細な回路構成を示す回路図である。

【００１８】図１に示すように、発振信号源である振動
子１は、増幅器２と並列に接続している。低消費電力に
するために、増幅器２の増幅能力は低くしてある。さら
に、増幅器２と並列に帰還抵抗３を接続している。

【００１９】ゲート容量４は、増幅器２の入力側に接続
している。ドレイン容量５は、振動子１と接続してい
る。ゲート容量４とドレイン容量５とは、低消費電力に
適した容量値になるよう構成してある。

【００２０】第１の安定化抵抗６の一端は増幅器２の出
力側に接続しており、他端は振動子１とドレイン容量５
とに接続されている。この第１の安定化抵抗６の抵抗値
は、数百キロオーム以上であり、たとえば２００〜５０
０キロオーム程度である。

【００２１】第２の安定化抵抗７と半導体スイッチ素子
８とは直列接続して、この直列接続したものが第１の安
定化抵抗６と並列接続している。第２の安定化抵抗７の
抵抗値は百キロオーム以下であり、たとえば２〜８０キ
ロオーム程度である。したがって半導体スイッチ素子８
がオンしたときは、第１の安定化抵抗６と第２の安定化
抵抗７との合成抵抗値は、約２〜６９キロオームとな
る。

【００２２】波形整形回路９は発振信号１１ａを入力
し、波形整形して再び発振信号１１ｂとして発振検出回
路１０に送る。発振検出回路１０は発振信号１１ｂが入
力すると、検出信号１２を出力する。

【００２３】この発振検出回路１０の検出信号１２は、
半導体スイッチ素子８のオンオフを制御する。

【００２４】つぎに、図２の回路図を用いて発振検出回
路の詳細な構成を説明する。

【００２５】図２に示すように、発振信号１１ｂは第１
のインバータ２１に入力する。第１のインバータ２１の
出力は、第２のインバータ２２と、ＮＯＲゲート２５の
第１入力とに送られる。第２のインバータ２２の出力は
抵抗２３を通してＮＯＲゲート２５の第２入力に送られ
る。ＮＯＲゲート２５の第２入力と電源電位との間に
は、コンデンサー２４が接続してあり、このコンデンサ
ー２４と抵抗２３とで遅延回路を構成している。

【００２６】ＮＯＲゲート２５の出力は第３のインバー
タ２６の入力と、Ｎチャンネルトランジスタ２７のゲー
トとに接続している。第３のインバータ２６の出力は、
Ｎチャンネルトランジスタ２７のソースに接続してい
る。Ｎチャンネルトランジスタ２７のドレインは発振検
出回路の検出信号１２となっている。また、Ｎチャンネ
ルトランジスタ２７のドレインと電源間にはコンデンサ
ー２８を接続してある。

【００２７】つぎに、発振回路の発振起動時の動作につ
いて、図１と図２とを交互に参照して説明する。

【００２８】この発振回路に電源が投入されたとき、発
振信号１１ａは発振開始前の直流信号レベルの微弱な状
態である。論理レベルとしては「Ｌ」である。この直流
信号レベルでの微弱な発振信号１１ａは波形整形回路９
を通り、発振信号１１ｂとして発振検出回路１０に送ら
れている。

【００２９】いま、発振信号１１ｂの論理レベルが
「Ｌ」とすると、第１のインバータ２１の出力は論理レ
ベルが「Ｈ」となり、ＮＯＲゲート２５の出力信号は論
理レベル「Ｌ」となる。そして、ＮＯＲゲート２５の出
力信号はＮチャンネルトランジスタ２７のゲートを論理
レベル「Ｌ」にして、Ｎチャンネルトランジスタ２７は
オンとなり、ソースとドレイン間は導通する。

【００３０】また、ＮＯＲゲート２５の出力信号によ
り、第３のインバータ２６の出力信号は論理レベル
「Ｈ」であり、この第３のインバータ２６の出力信号は
Ｎチャンネルトランジスタ２７のソースからドレインに
伝わり、論理レベル「Ｈ」となる。したがって、発振検
出回路１０は、検出信号１２として論理レベル「Ｈ」を
出力している。

【００３１】発振検出回路の検出信号１２は、半導体ス
イッチ素子８を制御し、このとき、半導体スイッチ素子
８はオンになる。

【００３２】半導体スイッチ素子８がオンになると、第
２の安定化抵抗７は第１の安定化抵抗６と並列接続にな
る。ここで、第１の安定化抵抗６はたとえば３００キロ
オーム、第２の安定化抵抗７は３０キロオームにしたと
き、並列接続になった安定化抵抗値は約２７キロオーム
となる。

【００３３】発振回路としての安定化抵抗値が２７キロ
オームになると、増幅器２から振動子１に流れ込む電流
が大きくなるので、発振信号１１ａの起動条件がよくな
り、発振信号１１ａは直流信号レベルの微弱な状態か
ら、直ちに発振成長して、充分な発振状態の発振信号１
１ａとなる。

【００３４】そして発振状態になった発振信号１１ａ
は、発振検出回路１０の第１のインバータ２１と、第２
のインバータ２２を通過して、抵抗２３とコンデンサー
２４とで構成した遅延回路で遅延信号を作る。この遅延
信号はＮＯＲゲート２５の第２入力に与えられており、
一方、第１のインバータ２１を通過した発振信号１１ｃ
はＮＯＲゲート２５の第１入力に与えられている。

【００３５】この状態でＮＯＲゲート２５は発振信号１
１ｃと遅延信号とに同期したパルス信号を作る。そし
て、このパルス信号はＮチャンネルトランジスタ２７の
ゲートを制御することにより、Ｎチャンネルトランジス
タ２７のソースとドレイン間は間欠的な導通状態とな
る。またさらにこのパルス信号によって、第３のインバ
ータ２６はＮチャンネルトランジスタ２７のソース電位
を間欠的に引き込む。このことにより、Ｎチャンネルト
ランジスタ２７のドレイン電位は低下して論理レベル
「Ｌ」となるので、検出信号１２は論理レベル「Ｌ」と
なる。

【００３６】検出信号１２が論理レベル「Ｌ」となる
と、半導体スイッチ素子８はオフとなり、第１の安定化
抵抗６と第２の安定化抵抗７との並列接続状態はなくな
る。この結果、発振回路としての安定化抵抗値は第１の
安定化抵抗６だけの抵抗値である３００キロオームとな
る。

【００３７】発振信号１１ａが得られた発振回路は、安
定化抵抗値が３００キロオームになったので、振動子の
過励振を防ぐのに充分な抵抗値になり、安定した発振信
号が得られる。

【００３８】上記のように、発振起動時に半導体スイッ
チ素子をオンにして、安定化抵抗値を小さくして発振起
動を早め、発振信号が得られた後、安定化抵抗値を大き
くすることによって、発振した状態では低消費電力で、
かつ、振動子の過励振を防いだ発振起動性の早い発振回
路を提供することができる。

【００３９】なお以上説明した本発明の実施例では、増
幅器２からみて、第２の安定化抵抗７の後に半導体スイ
ッチ素子８を接続してあるが、第２の安定化抵抗７と半
導体スイッチ素子８との接続は逆にしてもよい。

【００４０】さらに、発振検出回路１０の構成は一例を
示したものであり、回路的には、他にも多様に考えるこ
とができるので、発振検出機能を有した回路構成であれ
ば何でもよい。

【００４１】

【発明の効果】以上の説明のように本発明の発振回路に
おいては、第１の安定化抵抗と並列に接続する第２の安
定化抵抗と半導体スイッチ素子とを備え、電源投入時に
半導体スイッチ素子をオンすることによって、発振起動
性を早めている。このことにより、低消費電力で発振起
動性の早い発振回路となり、製造工程の検査時間を短縮
して、コストを下げた時計などの携帯情報機器の提供が
可能となる。

【図面の簡単な説明】

【図１】本発明の実施例における発振回路の構成を示す
回路図である。

【図２】本発明の実施例における発振検出回路の構成を
示す回路図である。

【図３】従来の発振回路を示す回路図である。

【符号の説明】

１ 振動子 ２ 増幅器 ６ 第１の安定化抵抗 ７ 第２の安定化抵抗 ８ 半導体スイッチ素子 １０ 発振検出回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 振動子を発振させるための増幅器の出力
   側に接続された第１の安定化抵抗と、この第１の安定化
   抵抗と並列に接続する第２の安定化抵抗と、半導体スイ
   ッチ素子とを備え、発振起動時に半導体スイッチ素子を
   オンにして、第１の安定化抵抗と第２の安定化抵抗とが
   並列接続する手段を具備することを特徴とする発振回
   路。