JPH0851182A - スタック型半導体装置 - Google Patents

スタック型半導体装置

Info

Publication number
JPH0851182A
JPH0851182A JP18700894A JP18700894A JPH0851182A JP H0851182 A JPH0851182 A JP H0851182A JP 18700894 A JP18700894 A JP 18700894A JP 18700894 A JP18700894 A JP 18700894A JP H0851182 A JPH0851182 A JP H0851182A
Authority
JP
Japan
Prior art keywords
semiconductor device
external lead
external
stacked
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP18700894A
Other languages
English (en)
Inventor
Nobuhito Oouchi
伸仁 大内
Etsuo Yamada
悦夫 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP18700894A priority Critical patent/JPH0851182A/ja
Publication of JPH0851182A publication Critical patent/JPH0851182A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 重合される半導体装置の仮り止めを確実に
し、それぞれの半導体装置を正確に位置決めできるとと
もに、外径寸法を保持しつつ、洗浄が容易なスタック型
半導体装置を提供する。 【構成】 複数個の半導体装置が重ね合わされるスタッ
ク型半導体装置において、外部リード12を有する上段
の半導体装置11と、外部リード14を有する下段の半
導体装置13と、前記外部リード12と外部リード14
とを互いに重ね合わせるとともに、前記下段の半導体装
置13と上段の半導体装置11間に両者を接着する接着
剤15を設ける。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数個の樹脂封止型半
導体装置を重ね合わせたスタック型半導体装置に関する
ものである。
【0002】
【従来の技術】従来、このような分野の技術としては、
例えば、(1)特開昭62−23136号公報、(2)
特開昭58−142557号公報に記載されるものがあ
った。電子機器等の小型化の要請に伴い、半導体装置を
プリント基板等の実装基板へ高密度に実装することが行
われている。
【0003】その1つに、2つの半導体装置を重ね合わ
せて、一挙に2倍の密度で実装を行おうとする、いわゆ
るスタック型半導体装置がある。図3はかかる従来の樹
脂封止型半導体装置組立体の一部正面図、図4は図3の
B−B線断面図である。これらの図において、1は上段
の半導体装置、2はその上段の半導体装置1の外部リー
ド、3は下段の半導体装置、4はその下段の半導体装置
3の外部リード、5は半田溜まりである。
【0004】このようなスタック型半導体装置は、樹脂
封止型半導体装置を重合してなるものであり、これは下
段の半導体装置3の外部リード4の屈曲部近傍に、上段
の半導体装置1の外部リード2の先端部を、半田でろう
付けして形成できるものである。
【0005】
【発明が解決しようとする課題】しかしながら、上記し
た従来のスタック型半導体装置には、以下のような問題
点があった。 (1)複数個の半導体装置は、外部リード同士で厚い半
田によってろう付けされるが、半田付けが完了するまで
に装置がずれてしまう。したがって、複数個の半導体装
置を重合する際、それぞれの半導体装置が正確に位置決
めできず、外部リードの配列方向にずれた状態で接合さ
れたり、または接合されないことになり、接続の信頼性
を失ってしまう。 (2)接合部に半田の溜まりができ、外部寸法に影響を
与える。 (3)各半導体装置間に半田溶融時のフラックス等によ
る不純物が残り易く、洗浄に難があるといった問題があ
った。
【0006】本発明は、上記問題点を解決するために、
重合される半導体装置の仮り止めを確実にし、それぞれ
の半導体装置を正確に位置決めできるとともに、外径寸
法を保持しつつ、洗浄が容易なスタック型半導体装置を
提供することを目的とする。
【0007】
【課題を解決するための手段】本発明は、上記目的を達
成するために、複数個の半導体装置が重ね合わされるス
タック型半導体装置において、 (A)第1の外部リード(12)を有する上段の半導体
装置(11)と、第2の外部リード(14)を有する下
段の半導体装置(13)と、前記第1の外部リード(1
2)と第2の外部リード(14)とを互いに重ね合わせ
るとともに、前記下段の半導体装置(13)と上段の半
導体装置(11)間に両者を接着する接着剤(15)を
設けるようにしたものである。
【0008】(B)第1の外部リード(22)を有する
上段の半導体装置(21)と、第2の外部リード(2
5)を有する下段の半導体装置(24)と、前記第1の
外部リード(22)の先端部に形成されるカギ爪(2
3)と、前記第2の外部リード(14)に形成される開
孔(26)とを有し、前記第1の外部リード(22)と
第2の外部リード(25)とを互いに重ね合わせるとと
もに、前記カギ爪(23)を前記開孔(26)に引っ掛
けられるようにしたものである。
【0009】(C)第1の外部リード(32)を有する
上段の半導体装置(31)と、第2の外部リード(3
5)を有する下段の半導体装置(34)と、前記第1の
外部リード(32)の先端部に形成される断面がコ字形
状の係止部(33)を設け、前記第1の外部リード(3
2)と第2の外部リード(35)とを互いに重ね合わせ
るとともに、前記第2の外部リード(35)を前記係止
部(33)で係止するようにしたものである。
【0010】(D)第1の外部リード(42)を有する
上段の半導体装置(41)と、第2の外部リード(4
6)を有する下段の半導体装置(45)と、前記第1の
外部リード(42)の先端部に形成されるT字状の係止
部(44)と、前記第1及び第2の外部リードの根元部
分に断面がコ字形状の係合部(43,47)を設け、前
記第1の外部リード(42)と第2の外部リード(4
6)とを互いに重ね合わせるとともに、前記第2の外部
リード(46)の係合部(47)に前記T字状の係止部
(44)を係止するようにしたものである。
【0011】(E)第1の外部リード(52)を有する
上段の半導体装置(51)と、第2の外部リード(5
4)を有する下段の半導体装置(53)と、前記第1の
外部リード(52)の先端部に形成される幅の狭い部分
(52b)と、前記第2の外部リード(54)の幅の広
い根元部分(54a)に形成されるリード差込み用開孔
(55)とを有し、前記第1の外部リード(52)と第
2の外部リード(54)とを互いに重ね合わせるととも
に、前記幅の狭い部分(52b)を前記リード差込み用
開孔(55)に差し込むようにしたものである。
【0012】(F)第1の外部リード(62)を有する
上段の半導体装置(61)と、第2の外部リード(6
4)を有する下段の半導体装置(63)と、前記第2の
外部リード(64)の幅の広い根元部分(64a)に開
孔(66)とこの開孔(66)による切り起こし片(6
5)と、前記第1の外部リード(62)の先端部の幅の
狭い部分(62b)とを設け、前記第1の外部リード
(62)と第2の外部リード(64)とを互いに重ね合
わせるとともに、前記幅の狭い部分(62b)を前記切
り起こし片(65)で受けるようにしたものである。
【0013】(G)第1の外部リード(72,82)を
有する上段の半導体装置(71,81)と、第2の外部
リード(75,85)を有する下段の半導体装置(7
4,84)と、前記上段の半導体装置(71,81)の
対向する側から導出されるダミー外部リード(73,8
3)とを設け、前記第1の外部リード(72,82)と
第2の外部リード(75,85)とを互いに重ね合わせ
るとともに、前記ダミー外部リード(73,83)によ
って下段の半導体装置(74,84)を挟持するように
したものである。
【0014】(H)前記ダミー外部リード(83)は前
記外部リード(82,85)間に配置するようにしたも
のである。 (I)第1の外部リード(92)を有する上段の半導体
装置(91)と、第2の外部リード(94)を有する下
段の半導体装置(93)と、前記上段の半導体装置(9
1)と下段の半導体装置(93)間に突起(95)を設
け、前記第1の外部リード(92)と第2の外部リード
(94)とを互いに重ね合わせるとともに、前記上段の
半導体装置(91)と下段の半導体装置(93)間を所
定間隔に保持するようにしたものである。
【0015】(J)第1の外部リード(102)を有す
る上段の半導体装置(101)と、第2の外部リード
(104)を有する下段の半導体装置(103)と、前
記上段の半導体装置(101)と下段の半導体装置(1
03)間に凹凸係合部(105)を設け、前記第1の外
部リード(102)と第2の外部リード(104)とを
互いに重ね合わせるとともに、前記上段の半導体装置
(101)と下段の半導体装置(103)間を所定間隔
に保持するようにしたものである。
【0016】
【作用】本発明によれば、上記したように構成したの
で、重合される半導体装置の仮り止めを確実にし、それ
ぞれの半導体装置を正確に位置決めすることができる。
また、外部リードの接合部に半田の溜まりができること
による、外部寸法への影響をなくすことができる。
【0017】更に、各半導体装置間に所定のスペースを
形成することにより、位置決めを正確にするとともに、
半導体装置の洗浄を容易にすることができる。
【0018】
【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。以下の各実施例において、複数個
の半導体装置を半田によるろう付けを行うまでにずれな
いようにするため、ろう付けされるまで、仮り止めを行
い、固定するようにしている。
【0019】図1は本発明の第1実施例を示すスタック
型半導体装置の部分正面図、図2は図1のA−A線断面
図である。この実施例では、上段の半導体装置11の下
面と、下段の半導体装置13の上面を接着剤15によっ
て接着することによって、仮り止め固定する。ただし、
この接着剤15は半田接合温度(約200℃)で、溶け
ないものである。また、接着剤15は下段の半導体装置
13の上面に全て塗布するようにしてもよいし、スポッ
ト的に複数箇所に塗布するようにしてもよい。
【0020】このように、この実施例では、上段の半導
体装置11の外部リード12(上段の半導体装置の外部
リードを第1の外部リードともいう)と下段の半導体装
置13の外部リード14(下段の半導体装置の外部リー
ドを第2の外部リードともいう)とは半田でろう付け
し、仮り止めすることなく、下段の半導体装置13の上
面に接着剤15を塗布し、その上に上段の半導体装置1
1を重ね、乾燥させて固定する。
【0021】図5は本発明の第2実施例を示すスタック
型半導体装置の部分正面図、図6は図5のC−C線断面
図である。この実施例では、仮り止めを外部リード同士
で行うようにしたものである。これらの図において、上
段の半導体装置21の外部リード22の幅の狭い部分2
2bの先端にはかぎ爪23が形成されている。一方、下
段の半導体装置24の外部リード25の幅の広い根元部
分25aには、前記かぎ爪23が入る大きさの開孔26
が形成されており、この開孔26に前記かぎ爪23がか
けられ、仮り止め固定される。なお、22aは外部リー
ド22の幅の広い根元部分、25bは外部リード25の
幅の狭い部分である。
【0022】このように、この実施例では、上段の半導
体装置21の外部リード22の先端のかぎ爪23を、リ
ード部に上から重ねてゆき、下段の半導体装置24の外
部リード25の開孔26に引っ掛け固定する。また、半
田はペースト状のものを開孔26内やかぎ爪23の部分
に設けておくことにより、溶融させ、半導体装置の外部
リードの外側に突出した半田溜まりをなくすようにする
ことができる。
【0023】更に、このように下段の半導体装置24の
外部リード25の開孔26と、上段の半導体装置21の
外部リード22の先端のかぎ爪23との係合により、半
導体装置の3次元方向が規正され、正確な位置決めを行
うことができる。図7は本発明の第3実施例を示すスタ
ック型半導体装置の部分正面図、図8は図7のD−D線
断面図である。
【0024】この実施例も、仮り止めを外部リード同士
で行うようにしたものである。これらの図において、上
段の半導体装置31の外部リード32の幅の狭い部分3
2bの先端には断面コ字形状の係止部33が形成されて
いる。この係止部33が下段の半導体装置34の外部リ
ード35の幅の広い根元部分35aから、幅が狭くなっ
た幅の狭い部分35bを把持して仮り止め固定される。
なお、32aは上段の半導体装置31の外部リード32
の幅の広い根元部分である。
【0025】このように、この実施例では、上段の半導
体装置31の外部リード32の先端に係止部33を形成
し、下段の半導体装置34の外部リード35のリード幅
の広い根元部分から幅の狭い部分に、前記係止部33を
引っ掛けて固定する。したがって、上段の半導体装置3
1の外部リード32の幅の狭い部分32bの先端に形成
された断面コ字形状の係止部33を、下段の半導体装置
34の外部リード35の幅の広い根元部分35aから幅
が狭くなった幅の狭い部分35bへと下方からスライド
させるだけで、容易に仮り止めさせることができる。
【0026】また、半田はペースト状のものを前記係止
部33内に設け、溶融させることにより、各半導体装置
の外部リードの外側に突出した半田溜まりをなくすよう
にすることができる。更に、上段の半導体装置31の外
部リード32の前記係止部33による下段の半導体装置
34の外部リード35のリード幅が広い部分から狭くな
る部分への係止により、3次元方向が規正され、正確な
位置決めを行うことができる。
【0027】図9は本発明の第4実施例を示すスタック
型半導体装置の部分正面図、図10は図9のE−E線断
面図である。この実施例も、仮り止めを外部リード同士
で行うようにしたものである。この実施例は、前記第3
実施例に近い実施例であるが、上段の半導体装置41の
外部リード42の根元部分には断面コ字形状の係合部4
3と、外部リード42の先端部分にはT字状の係止部4
4を形成する。一方、下段の半導体装置45の外部リー
ド46の根元部分には断面コ字形状の係合部47と、外
部リード46の先端部分にはT字状の係止部(図示な
し)を形成する。
【0028】この実施例では、上段の半導体装置41の
外部リード42と下段の半導体装置45の外部リード4
6とを互いにからませて、仮り止め固定するものであ
る。この実施例は、後にも述べる重合の位置決めにも有
効と考えられる。更に、下段の半導体装置45の外部リ
ード46の根元部分の係合部47には、上段の半導体装
置41の外部リード42の先端部分の係止部44が係止
されることにより、3次元方向が規正され、正確な位置
決めを行うことができる。
【0029】図11は本発明の第5実施例を示すスタッ
ク型半導体装置の部分正面図、図12は図11のF−F
線断面図である。この実施例では、下段の半導体装置5
3の外部リード54の幅の広い根元部分54aにリード
差込み用開孔55を形成し、上段の半導体装置51の外
部リード52の幅の狭い部分52bの先端部を差し込
み、かつ下段の半導体装置53の外部リード54の内側
と接触させ、その内側で半田56により半田接合させ
る。半田は予め上段の半導体装置51の先端にペースト
状のものを塗布しておく。なお、ここで、52aは外部
リード52の幅の広い根元部分、54bは外部リード5
4の幅の狭い部分を示している。
【0030】このように構成することにより、従来のよ
うに、半田の溜まりが外部リードの外側に形成されるこ
とによる外形寸法への影響を除去することができる。つ
まり、半田の溜まりは外部リードの内側に形成されるこ
とになり、外形寸法に何ら影響を及ぼすことはない。図
13は本発明の第6実施例を示すスタック型半導体装置
の部分正面図、図14は図13のG−G線断面図であ
る。
【0031】この実施例では、下段の半導体装置63の
外部リード64の幅の広い根元部分64aの中央に、開
孔66を形成すると同時に、切り起こし片65を形成し
て、上段の半導体装置61の外部リード62の幅の狭い
部分62bを、前記切り起こし片65で受けるようにす
る。この時、半田ペーストは上段の半導体装置61の先
端、あるいは下段の半導体装置63の外部リード64の
開孔66、又は切り起こし片65の上に塗布しておき、
溶融させる。
【0032】このように、外部リードの開孔及び切り起
こし片を簡単に形成することができるので、特に、Z軸
(外部リードの高さ)方向への位置決めを確実に行うこ
とができる。また、半田溜まりも内側に設けることがで
きる。図15は本発明の第7実施例を示すスタック型半
導体装置の部分正面図、図16は図15のH−H線断面
図である。
【0033】この実施例では、上段の半導体装置71の
側面よりダミーリード73が設けられ、下段の半導体装
置74の両端部を挟み込むようにして固定している。な
お、上段の半導体装置71の外部リード72の先端部
は、下段の半導体装置74の外部リード75の幅の広い
根元部分上に重なるようになっている。図17は本発明
の第8実施例を示すスタック型半導体装置の部分正面
図、図18は図17のI−I線断面図である。
【0034】この実施例では、上段の半導体装置81の
外部リード82の間よりダミーリード83が設けられ、
下段の半導体装置84の正面部及び裏面部を挟み込むよ
うにして固定している。なお、上段の半導体装置81の
外部リード82の先端部分は、下段の半導体装置84の
外部リード85の幅の広い根元部分上に重なるようにな
っている。
【0035】これらの第7及び第8実施例では、上段の
半導体装置より、ダミーリードが設けられ、下段の半導
体装置を挟み込むように上から押し込み、仮り固定する
ようにしている。このように構成したので、簡便な方法
で各半導体装置の確実な位置決めを行うことができる。
【0036】以上、これらの実施例では、仮り固定後
に、半田付けにより本接着する。図19は本発明の第9
実施例を示すスタック型半導体装置の部分正面図、図2
0は図19のJ−J線断面図である。この実施例では、
上段の半導体装置91と下段の半導体装置93の間に突
起95を設ける。この突起95は、上段の半導体装置9
1ならばその下面に、下段の半導体装置93ならばその
上面に設ける。ただし、どちらか一方でよい。なお、9
2は上段の半導体装置91の外部リード、94は下段の
半導体装置93の外部リードである。
【0037】また、突起95は、約0.1mm程度の寸
法で、各面を点状、又は線状に形成するようにしても良
い。このように構成することにより、Z軸(外部リード
の高さ)方向の位置が規正され、半導体装置間のずれを
防止することができる。特に、4面に外部リードが設け
られる半導体装置においては、外部リードの重ね合わせ
により、X軸及びY軸方向の位置が規正されるので、突
起95によるZ軸方向の規正と相俟って正確な位置決め
を行うことができる。相待って図21は本発明の第10
実施例を示すスタック型半導体装置の部分正面図、図2
2は図21のK−K線断面図、図23は図21のA部拡
大図である。
【0038】この実施例では、複数の半導体装置を重ね
合わせる際、正確な位置決めを行うために、上段の半導
体装置101と下段の半導体装置103の間に、凹凸係
合部105を設ける。例えば、上段の半導体装置101
の下面に凹部101aを形成し、下段の半導体装置10
3の上面に凸部103aを形成し、この凸部103aと
前記凹部101aとが噛み合うようにする。なお、10
2は上段の半導体装置101の外部リード、104は下
段の半導体装置103の外部リードである。
【0039】ここで、凹凸係合部105は点状で複数
個、または線状で複数個設けることができる。このよう
に構成することにより、複数の半導体装置を重ね合わせ
る際、上記した凹凸係合により、外部リードの配列方向
及びZ軸方向の位置を規正することができ、正確な位置
決めを行うことができる。
【0040】また、スタック型半導体装置における半導
体装置の重ね合わせ時の半田接合では、上段の半導体装
置と下段の半導体装置の間隔が極めて狭いと、半導体装
置の境目等にフラックスが残り、半田接合後の洗浄後で
も、そのフラックスが残り易い。そこで、上段・下段の
半導体装置の堺目に一定のあるスペース(0.1mm以
上)が必要となる。特に、上記した第9及び第10実施
例においては、上段の半導体装置101と下段の半導体
装置103の間に一定のスペースを確保することがで
き、洗浄などによるフラックス等による不純物の残りを
なくすことができる利点がある。
【0041】また、上記第1実施例乃至第8実施例にお
いても、半導体装置の重合時には、各半導体装置間に所
定の間隔がとれるような仮り止めを行うようにしてい
る。つまり、第1実施例においては、接着剤をスポット
的に複数配置することにより、所定間隔をとることがで
きる。また、上記第2乃至第7実施例においては、外部
リードの重合位置により、各半導体装置間に所定の間隔
がとれるようにしている。
【0042】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【0043】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、上記のように構成したので、以下のような効果
を奏することができる。 (1)重合される半導体装置の仮り止めを確実にし、そ
れぞれの半導体装置を正確に位置決めすることができ
る。
【0044】(2)外部リードの接合部に半田の溜まり
ができることによる、外部寸法への影響をなくすことが
できる。 (3)各半導体装置間に所定のスペースを形成すること
により、位置決めを正確にするとともに、半導体装置の
洗浄を容易にすることができる。
【図面の簡単な説明】
【図1】本発明の第1実施例を示すスタック型半導体装
置の部分正面図である。
【図2】図1のA−A線断面図である。
【図3】従来の樹脂封止型半導体装置組立体の一部正面
図である。
【図4】図3のB−B線断面図である。
【図5】本発明の第2実施例を示すスタック型半導体装
置の部分正面図である。
【図6】図5のC−C線断面図である。
【図7】本発明の第3実施例を示すスタック型半導体装
置の部分正面図である。
【図8】図7のD−D線断面図である。
【図9】本発明の第4実施例を示すスタック型半導体装
置の部分正面図である。
【図10】図9のE−E線断面図である。
【図11】本発明の第5実施例を示すスタック型半導体
装置の部分正面図である。
【図12】図11のF−F線断面図である。
【図13】本発明の第6実施例を示すスタック型半導体
装置の部分正面図である。
【図14】図13のG−G線断面図である。
【図15】本発明の第7実施例を示すスタック型半導体
装置の部分正面図である。
【図16】図15のH−H線断面図である。
【図17】本発明の第8実施例を示すスタック型半導体
装置の部分正面図である。
【図18】図17のI−I線断面図である。
【図19】本発明の第9実施例を示すスタック型半導体
装置の部分正面図である。
【図20】図19のJ−J線断面図である。
【図21】本発明の第10実施例を示すスタック型半導
体装置の部分正面図である。
【図22】図21のK−K線断面図である。
【図23】図21のA部拡大図である。
【符号の説明】
11,21,31,41,51,61,71,81,9
1,101 上段の半導体装置 13,24,34,45,53,63,74,84,9
3,103 下段の半導体装置 15 接着剤 12,14,22,25,32,35,42,46,5
2,54,62,64,72,75,82,85,9
2,94,102,104 外部リード 22a,25a,32a,35a,52a,54a,6
4a 外部リードの幅の広い根元部分 22b,25b,32b,35b,52b,54b,6
2b 外部リードの幅の狭い部分 23 かぎ爪 26,66 開孔 33,44 係止部 43,47 係合部 55 リード差込み用開孔 56 半田 65 切り起こし片 73,83 ダミーリード 95 突起 105 凹凸係合部 101a 凹部 103a 凸部

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 複数個の半導体装置が重ね合わされるス
    タック型半導体装置において、(a)第1の外部リード
    を有する上段の半導体装置と、(b)第2の外部リード
    を有する下段の半導体装置と、(c)前記第1の外部リ
    ードと第2の外部リードとを互いに重ね合わせるととも
    に、前記下段の半導体装置と上段の半導体装置間に両者
    を接着する接着剤を具備するスタック型半導体装置。
  2. 【請求項2】 複数個の半導体装置が重ね合わされるス
    タック型半導体装置において、(a)第1の外部リード
    を有する上段の半導体装置と、(b)第2の外部リード
    を有する下段の半導体装置と、(c)前記第1の外部リ
    ードの先端部に形成されるカギ爪と、(d)前記第2の
    外部リードに形成される開孔とを有し、(e)前記第1
    の外部リードと第2の外部リードとを互いに重ね合わせ
    るとともに、前記カギ爪を前記開孔に引っ掛けられるよ
    うにしてなるスタック型半導体装置。
  3. 【請求項3】 複数個の半導体装置が重ね合わされるス
    タック型半導体装置において、(a)第1の外部リード
    を有する上段の半導体装置と、(b)第2の外部リード
    を有する下段の半導体装置と、(c)前記第1の外部リ
    ードの先端部に形成される断面がコ字形状の係止部を設
    け、(d)前記第1の外部リードと第2の外部リードと
    を互いに重ね合わせるとともに、前記第2の外部リード
    を前記係止部で係止してなるスタック型半導体装置。
  4. 【請求項4】 複数個の半導体装置が重ね合わされるス
    タック型半導体装置において、(a)第1の外部リード
    を有する上段の半導体装置と、(b)第2の外部リード
    を有する下段の半導体装置と、(c)前記第1の外部リ
    ードの先端部に形成されるT字状の係止部と、(d)前
    記第1及び第2の外部リードの根元部分に断面がコ字形
    状の係合部を設け、(e)前記第1の外部リードと第2
    の外部リードとを互いに重ね合わせるとともに、前記第
    2の外部リードの係合部に前記T字状の係止部を係止し
    てなるスタック型半導体装置。
  5. 【請求項5】 複数個の半導体装置が重ね合わされるス
    タック型半導体装置において、(a)第1の外部リード
    を有する上段の半導体装置と、(b)第2の外部リード
    を有する下段の半導体装置と、(c)前記第1の外部リ
    ードの先端部に形成される幅の狭い部分と、(d)前記
    第2の外部リードの幅の広い根元部分に形成されるリー
    ド差込み用開孔とを有し、(e)前記第1の外部リード
    と第2の外部リードとを互いに重ね合わせるとともに、
    前記幅の狭い部分を前記リード差込み用開孔に差し込む
    ようにしてなるスタック型半導体装置。
  6. 【請求項6】 複数個の半導体装置が重ね合わされるス
    タック型半導体装置において、(a)第1の外部リード
    を有する上段の半導体装置と、(b)第2の外部リード
    を有する下段の半導体装置と、(c)前記第2の外部リ
    ードの幅の広い根元部分に開孔と該開孔による切り起こ
    し片と、(d)前記第1の外部リードの先端部の幅の狭
    い部分とを設け、(e)前記第1の外部リードと第2の
    外部リードとを互いに重ね合わせるとともに、前記幅の
    狭い部分を前記切り起こし片で受けるようにしてなるス
    タック型半導体装置。
  7. 【請求項7】 複数個の半導体装置が重ね合わされるス
    タック型半導体装置において、(a)第1の外部リード
    を有する上段の半導体装置と、(b)第2の外部リード
    を有する下段の半導体装置と、(c)前記上段の半導体
    装置の対向する側から導出されるダミー外部リードとを
    設け、(d)前記第1の外部リードと第2の外部リード
    とを互いに重ね合わせるとともに、前記ダミー外部リー
    ドによって下段の半導体装置を挟持してなるスタック型
    半導体装置。
  8. 【請求項8】 前記ダミー外部リードは前記外部リード
    間に配置してなる請求項7記載のスタック型半導体装
    置。
  9. 【請求項9】 複数個の半導体装置が重ね合わされるス
    タック型半導体装置において、(a)第1の外部リード
    を有する上段の半導体装置と、(b)第2の外部リード
    を有する下段の半導体装置と、(c)前記上段の半導体
    装置と下段の半導体装置間に突起を設け、(d)前記第
    1の外部リードと第2の外部リードとを互いに重ね合わ
    せるとともに、前記上段の半導体装置と下段の半導体装
    置間を所定間隔に保持してなるスタック型半導体装置。
  10. 【請求項10】 複数個の半導体装置が重ね合わされる
    スタック型半導体装置において、(a)第1の外部リー
    ドを有する上段の半導体装置と、(b)第2の外部リー
    ドを有する下段の半導体装置と、(c)前記上段の半導
    体装置と下段の半導体装置間に凹凸係合部を設け、
    (d)前記第1の外部リードと第2の外部リードとを互
    いに重ね合わせるとともに、前記上段の半導体装置と下
    段の半導体装置間を所定間隔に保持してなるスタック型
    半導体装置。
JP18700894A 1994-08-09 1994-08-09 スタック型半導体装置 Withdrawn JPH0851182A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18700894A JPH0851182A (ja) 1994-08-09 1994-08-09 スタック型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18700894A JPH0851182A (ja) 1994-08-09 1994-08-09 スタック型半導体装置

Publications (1)

Publication Number Publication Date
JPH0851182A true JPH0851182A (ja) 1996-02-20

Family

ID=16198593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18700894A Withdrawn JPH0851182A (ja) 1994-08-09 1994-08-09 スタック型半導体装置

Country Status (1)

Country Link
JP (1) JPH0851182A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6953991B2 (en) 2000-07-19 2005-10-11 Shindo Company, Ltd. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6953991B2 (en) 2000-07-19 2005-10-11 Shindo Company, Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
KR100608938B1 (ko) 배선 기판
KR100560009B1 (ko) 반도체 장치
JPH09129686A (ja) テープキャリヤ及びその実装構造
JPH11288750A (ja) フレキシブル配線基板の接合構造
JPH0851182A (ja) スタック型半導体装置
US20050003153A1 (en) Flexible substrate and a connection method thereof that can achieve reliable connection
JPH01230265A (ja) 電子部品
JPH05145209A (ja) 端子の接続構造
JPH05326622A (ja) 液晶表示駆動用集積回路装置
JP3297262B2 (ja) Tabテープ及び半導体装置
JPH047850A (ja) テープキャリア
US6720645B2 (en) Semiconductor device
JP2832716B2 (ja) 半導体装置の実装方法
JP2006210779A (ja) 基板組立体
JPH0745774A (ja) 混成集積回路装置
JPH0442934Y2 (ja)
JPH06244240A (ja) 半導体装置
JPS59117139A (ja) 半導体装置
JPH06334292A (ja) 可撓性基板の端子構造
JPH04261054A (ja) 半導体パッケージのリード
JPH02281610A (ja) リードフレーム及びこれを用いた電子部品パッケージの製造方法
JPH10303251A (ja) 半導体装置
JP3631660B2 (ja) フレキシブル基板へのリードレス部品の実装方法および光ピックアップ装置の製造方法
JPH01145892A (ja) フレキシブルプリント基板
JP2856978B2 (ja) 電子部品の端子接合構造および端子接合方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011106