JPH08505754A - 無線周波数チャネル間隔に応答して位相ロック・ループ周波数シンセサイザを動作させる装置および方法 - Google Patents

無線周波数チャネル間隔に応答して位相ロック・ループ周波数シンセサイザを動作させる装置および方法

Info

Publication number
JPH08505754A
JPH08505754A JP7513821A JP51382195A JPH08505754A JP H08505754 A JPH08505754 A JP H08505754A JP 7513821 A JP7513821 A JP 7513821A JP 51382195 A JP51382195 A JP 51382195A JP H08505754 A JPH08505754 A JP H08505754A
Authority
JP
Japan
Prior art keywords
frequency
pll
radio frequency
synthesizer
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7513821A
Other languages
English (en)
Other versions
JP3938403B2 (ja
Inventor
グリグ,スティーブン・フレデリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH08505754A publication Critical patent/JPH08505754A/ja
Application granted granted Critical
Publication of JP3938403B2 publication Critical patent/JP3938403B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

(57)【要約】 無線周波数チャネル間隔に応答して位相ロック・ループ周波数シンセサイザを動作する装置および方法である。位相ロック・ループ(PLL)周波数シンセサイザ300は、無線周波数トランシーバ100を無線周波数チャネルに同調する。トランシーバ100内のプロセッサ110が、無線周波数チャネルを含む無線周波数帯域の部分内の無線周波数チャネルのチャネル間隔を判定し、判定されたチャネル間隔に応答してPLL周波数シンセサイザ300を制御する。本発明は、より速いロック時間とより低いノイズとを有するPLL周波数シンセサイザ300を提供するという利点を持つ。

Description

【発明の詳細な説明】 無線周波数チャネル間隔に応答して位相ロック・ループ 周波数シンセサイザを動作させる装置および方法 発明の分野 本発明は、一般に無線通信トランシーバに関し、さらに詳しくは、無線通信ト ランシーバ内の無線周波数チャネル間隔に応答して位相ロック・ループ周波数シ ンセサイザを動作させる装置および方法に関する。 発明の背景 第1図は、従来の無線通信トランシーバ100(以下「トランシーバ」と称す る)のブロック図を例として示す。トランシーバ100は、たとえば、無線通信 システム(図示せず)内の無線周波数(RF)チャネル上で、移動または携帯加 入者ユニットが基地局(図示せず)と通信を行うことを可能にする。それ以降、 基地局は地上回線電話システム(図示せず)および他の加入者ユニットとの通信 を提供する。トランシーバ100を有する加入者ユニットの一例にセルラ無線電 話がある。 第1図のトランシーバ100には、一般に、アンテナ1 01,二重フィルタ102,受信機103,送信機105,基準周波数信号源1 07,受信(Rx)位相ロック・ループ(PLL:phase locked Ioop)周波数 シンセサイザ108,送信(Tx)PLL周波数シンセサイザ109,プロセッ サ110,情報源106および情報シンク104が含まれる。 トランシーバ100のブロック群の相互接続とその動作について、以下に説明 する。アンテナ101は、基地局からRF信号119を受信し、二重フィルタ1 02により濾波して、線111にRF被受信信号を生成する。二重フィルタ10 2は、周波数選択性をもち、線111のRF被受信信号と線113のRF送信信 号とを分離する。受信機103は、線111のRF被受信信号を受信するように 結合され、情報シンク104のために線112に被受信ベース帯域信号を生成す るように動作する。基準周波数信号源107は、線115に基準周波数信号を提 供する。RxPLL周波数シンセサイザ108は、線115の基準周波数信号と データ・バス118上の情報を受信するように結合され、線116に受信機同調 信号を生成して、受信機103を特定のRFチャネルに同調するように動作する 。同様に、TxPLL周波数シンセサイザ109は、線115の基準周波数信号 とデータ・バス118上の情報を受信するように結合され、線117にトランシ ーバ同調信号を生成して送信機105を特定のRFチャネルに同調するように動 作 する。プロセッサ110は、RxPLL周波数シンセサイザ108,TxPLL 周波数シンセサイザ109,受信機103および送信機105の動作を、データ ・バス118を介して制御する。情報源106は、線114にベース帯域送信信 号を生成する。送信機105は、線114にベース帯域送信信号を受信するよう に結合され、線113にRF送信信号を生成するように動作する。二重フィルタ 102は、線113のRF送信信号を濾波して、アンテナ101によりRF信号 120として放射する。 たとえばセルラ無線電話システム内のRFチャネルは、基地局と加入者ユニッ トとの間の情報を送信および受信する(以下「送受信する(transceive)」と称 する)ための音声および信号化チャネルを有する。音声チャネルは、音声情報を 送受信するために確保される。信号化チャネル、これは制御チャネルとも呼ばれ るが、データおよび信号化情報を送受信するために確保される。加入者ユニット はこれらの信号化チャネルを通じてセルラ無線電話システムに対するアクセスを 得て、地上電話システムとさらに通信を行うための音声チャネルを割り当てられ る。信号化チャネル上で広帯域データを送受信することのできるセルラ無線電話 システムにおいては、信号化チャネルの周波数間隔は音声チャネルの周波数間隔 の倍数である。 トランシーバ100と基地局とが、それらの間に、信号化チャネル上で間欠的 に情報を送受信するセルラ無線電話 システムもある。このようなシステムは、たとえば、間欠情報を同期するインタ ーリーブ・データ信号化法である。この種のシステムにおいては、トランシーバ 100が信号化チャネルに同調されている間ずっとトランシーバ100にフルに 電力を供給し続けることにより、情報が受信されていない間にも不必要にトラン シーバのバッテリを消費することになる。そのため、トランシーバが情報を送受 信していないときには、トランシーバ100の部分の電源をオフにして、バッテ リの寿命を延ばすことができるようにする。さらに、信号の質が充分良好である ので同じ信号の反復をさらに行う必要がない場合には、トランシーバ100は部 分的に電源をオフにして、バッテリの寿命を延ばすことができるようにする。ト ランシーバ100の受信動作中は、間欠的に電力を供給する、すなわち動作可能 と動作不能にすることは、動作の不連続受信(DRX:discontinuous receive )モードと呼ばれる。DRX動作モードでは、トランシーバ100の部分を迅速 に動作可能および動作不能にすることで、バッテリ寿命を倹約する。 第2図は、第1図のトランシーバで用いられる従来の位相ロック・ループ(P LL)周波数シンセサイザのブロック図を例として示す。第2図のPLL周波数 シンセサイザの全体構造は、RxPLL周波数シンセサイザ108についても、 TxPLL周波数シンセサイザ109についても同じである。 第2図のPLL周波数シンセサイザ108または109には、一般に、説明の ための基準分周器201とPLL212とが含まれる。PLL212には、一般 に、位相検出器202,ループ・フィルタ203,電圧制御発振器204および ループ分周器205が含まれる。基準分周器201は、線115上で基準周波数 信号を受信する。 第2図のPLL周波数シンセサイザ108または109のブロック群の相互接 続を以下に説明する。基準分周器201は、線115とデータ・バス118上に 基準信号を受信するように結合され、線206に被分周基準周波数信号を生成す るように動作する。位相検出器202は、線206に被分周基準周波数信号を、 線209に帰還信号を受信するように結合され、線207に位相誤差信号を生成 するように動作する。ループ・フィルタ203は、位相誤差信号207を受信す るように結合され、線208に被濾波信号を生成するように動作する。電圧制御 発振器204は、線208に被濾波信号を受信するように結合され、線116ま たは117に出力周波数信号を生成するように動作する。ループ分周器205は 、線116または117に出力周波数信号を受信するように結合され、線209 に帰還信号を生成するように動作する。ループ分周器205と基準分周器201 とは、データ・バス118にプログラミング情報を受信するように結合される。 第2図のPLL周波数シンセサイザ108または109 の動作を以下に説明する。PLL212は、線115の基準周波数信号に同期さ れる出力周波数信号を線116または117に生成する。線116または117 の出力周波数信号は、線116または117の出力周波数信号の周波数が線11 5の基準周波数信号の周波数に対して所定の周波数関係を持つときに、線115 の基準周波数信号に同期、すなわち「ロック」される。ロック条件下では、PL L212は、通常は、線115の基準周波数信号と線116または線117の出 力周波数信号との間に一定の位相差を与える。この一定の位相差は、ゼロを含む 所望の値とする。このような信号の所望の位相差の偏差が広がると、すなわち、 たとえば線115の基準周波数信号の周波数またはデータ・バス118を介した PLLのプログラミング可能なパラメータなどの変動により線207の位相誤差 が広がると、PLLは線116または117の出力周波数信号の周波数を調節し て、線207の位相誤差が一定の位相差の値に近づくようにする。 PLLは、ループ帯域幅によって特徴化される。用途によっては、たとえば線 115の基準周波数信号の周波数が変わるとき、またはデータ・バス118を介 するPLLのプログラミング可能なパラメータが変わるときなど特定の条件下で 、PLLのループ帯域幅を変化させることが望ましい場合がある。ループ帯域幅 を適切に変化させることにより、ロック時間を短縮し、ノイズを改善し、スプリ アス 信号を低くするという利点を得る。 PLL212のループ帯域幅を変化させることに伴う一般的な問題の1つに、 いつループ帯域幅を変化させるかを決定する問題がある。ループ帯域幅をいつ変 化させるかを決定することは、PLL212が所望のロック条件に到達するため の所要時間に直接的に影響する。PLL212はそのロック条件に迅速に到達す ることが一般には望ましい。PLL212のロック条件に迅速に到達しないと、 ノイズが発生したり、情報が失われたりする。 トランシーバ100内に不連続モードを実現する際の独自の問題点は、PLL 212が搬送周波数の位相および周波数ロックを再設定するために必要とする回 復(再ロック)時間である。特にPLL212が動作可能モードと動作不能モー ドとの間を迅速に循環して、電流を最大限節約しなければならない場合に、これ が顕著になる。さらに、不連続モードでは、PLL212の再ロック時間は、線 208の被濾波信号の電流漏洩により低下しやすく、これによってVCO204 の周波数が不連続モードの動作不能部分の間に変動する。PLL212は、ルー プ・フィルタ203上の電荷を補充することはなく、動作不能状態の間にその電 流漏洩を補償することもない。変動が大きければ大きいほど、PLL212は再 度動作可能になったときの周波数および位相を補償しなければならない度合が大 きくなり、再ロック時間はますます長くなる。 不連続モードの回復時間を短くするために従来の技術により提供される解決法 は、PLL周波数シンセサイザ108または109が再度動作可能になったとき に同期法を用いて、PLL周波数シンセサイザ108または109が動作不能に なったときに起こった位相の変動を軽減するか、あるいはなくすることである。 この方法の欠点は、位相の変動は修正されるが、PLL212の通常の動作が、 線208の被濾波信号上の実在の漏洩により起こる周波数変動を依然として修正 しなければならないことである。 無線周波数帯域内のチャネル間で迅速に同調しなければならないPLL周波数 シンセサイザ108または109を用いるトランシーバ100には別の問題点も ある。出力周波数の変化中のPLL周波数シンセサイザ108または109のロ ック時間が充分に短くないと、トランシーバ100はデータの受信を見逃したり 、被送信データ内にエラーを発生することがある。 ロック時間を短くするために従来の技術により提供される解決法の1つは、P LL212の帯域幅を大きくすることである。この方法の欠点は、帯域幅が広く なると濾波が少なくなるためにVCO204の出力にスプリアス信号およびノイ ズが増えることである。 PLL周波数シンセサイザ108または109内のロック時間を短くするため に従来の技術により提供される別の解決法は、PLL212に対する被分周基準 周波数信号2 06の周波数を大きくして、PLL212のループ帯域幅を広げる方法である。 この方法の欠点は2つある。第1に、この方法では、ループ帯域幅をかなり大き くするためには、被分周基準周波数206の周波数を大幅に増大させることが必 要になる。これは、ループ帯域幅がMの平方根として増大するためである。ただ しMはPLL212に対する被分周基準周波数信号206の周波数の増加分であ る。第2に、PLL212は、出力周波数信号116または117の周波数にロ ックするが、これは最終的な所望の周波数に近い値ではあるが正確にその値では ない。被分周基準周波数206およびループ帯域幅は、その後その初期値に戻さ ねばならず、PLL212はその最終的な所望の周波数にロックしなければなら ない。そのため、2回のロツキング・サイクルが必要になり、ロック時間が長く なる。 従って、無線周波数チャネル間隔に応答して位相ロック・ループ周波数シンセ サイザを動作する装置および方法であって、ロック時間が速くなり、PLL周波 数シンセサイザの出力のノイズを下げるという利点を有する装置および方法が必 要である。 図面の簡単な説明 第1図は、従来の無線通信トランシーバのブロック図である。 第2図は、第1図の無線通信トランシーバに用いられる従来の位相ロック・ル ープ周波数シンセサイザのブロック図である。 第3図は、本発明による、第1図の無線通信トランシーバに用いられる新規の 位相ロック・ループ周波数シンセサイザのブロック図である。 第4図は、本発明による連続モードまたは不連続モードの第3図の新規の位相 ロック・ループ周波数シンセサイザが動作する段階を説明する流れ図である。 第5図は、本発明による第3図の新規の位相ロック・ループ周波数シンセサイ ザの分解能および帯域幅を制御する段階を説明する流れ図である。 第6は、本発明による第3図の新規の位相ロック・ループ周波数シンセサイザ におけるスプリアス・サイドバンド・レベル,ロック時間,ループ帯域幅および 分解能の関係を示すグラフである。 好適な実施例の詳細説明 本発明により、無線周波数チャネル間隔に応答して位相ロック・ループ周波数 シンセサイザを動作させる装置および方法により、上記の必要性は実質的に満足 される。本発明により、無線周波数チャネルを含む無線周波数帯域の一部分の無 線周波数チャネルのチャネル間隔が判定され、P LL周波数シンセサイザは、その判定されたチャネル間隔に応答して制御される 。本発明は、ロック時間を速め、PLL周波数シンセサイザの出力におけるノイ ズを軽減するという利点を有する。 本発明は第3図ないし第6図を参照するとさらによく理解することができる。 第3図は、第1図のトランシーバ100に用いる新規の位相ロック・ループ(P LL)周波数シンセサイザ300のブロック図を例として示す。PLL周波数シ ンセサイザ300の全体構造および動作は、RxPLL周波数シンセサイザ10 8として用いられた場合も、TxPLL周波数シンセサイザ109として用いら れた場合も同じである。 PLL周波数シンセサイザ300の構造および動作は、第2図の従来のPLL 周波数シンセサイザ108または109と全体的に同様であるが、ループ帯域幅 調整装置301と線303の制御信号が加わった点が異なる。ループ帯域幅調整 装置301には、データ・バス118の情報がプログラミングされており、線3 02にループ帯域幅調整信号を生成して、この信号がループ・フィルタ203を 修正してPLL周波数シンセサイザ300のループ帯域幅を変化させる。線30 3の制御信号は、基準分周器201,ループ分周器205および電圧制御発振器 204を制御するために用いられ、PLL周波数シンセサイザ300の不連続動 作を可能にする。 第3図は、ループ帯域幅調整装置301とPLL周波数シンセサイザ300と の間に作成してループ帯域幅を制御することができる当技術では周知の多くの代 替の相互接続部の1つだけを示す。あるいは、ループ帯域幅調整装置301を、 たとえば位相検出器202およびVCO204に結合して、周知の設計法により ループ帯域幅を調整することもできる。第3図は、また、PLL周波数シンセサ イザ300のブロック群を線303の制御信号に結合して不連続動作を行うこと ができるようにする、当技術では周知の多くの代替の方法の1つだけを示す。あ るいは、線303の制御信号を、たとえば、位相検出器202とループ帯域幅調 整装置301とに結合してもよい。あるいは、線303の制御信号をPLL周波 数シンセサイザ300の1つの素子、たとえばループ分周器205だけに結合し てもよい。 PLL周波数シンセサイザ300は、線115の基準周波数信号の周波数に対 する線116または117の出力信号周波数の所定の周波数関係に基づいて、少 なくとも2つのカテゴリの1つに属するものとして分類することができる。第1 のカテゴリは、「整数除算」PLL周波数シンセサイザとして分類されるもので 、線116または117の出力周波数信号と線115の基準周波数信号との関係 が整数である。第2のカテゴリは、「分数除算」PLL周波数シンセサイザとし て分類されるもので、線116または117の出力周波数信号と線115の基準 周波数信号との関 係が、整数と分数からなる有理の非整数である。 PLL周波数シンセサイザは、分解能によって特徴化される。PLL周波数シ ンセサイザ300の分解能は、出力信号116または117の周波数の最小許容 変化または段階として定義される。整数除算PLL周波数シンセサイザの分解能 は、被分周基準周波数信号206の周波数に等しいか、それより大きい。分数除 算PLL周波数シンセサイザの分解能は、分子が被分周基準周波数信号206の 周波数であり、分母がループ分周器205の値の分数部分の分母である比に等し いか、それよりも大きい。出力信号116または117のスプリアス・サイドバ ンド信号の周波数およびレベルは、一般に、PLL周波数シンセサイザ108ま たは109の分解能に直接関係する。 PLL周波数シンセサイザ300の整数除算の実行例の分解能は、基準分周器 201およびループ分周器205の値をデータ・バス118を介して再プログラ ミングすることにより変更して調整することができる。両分周器の値を小さくす ると、PLL周波数シンセサイザ300の分解能が下がり、両分周器の値を大き くすると分解能は上がる。 好適な実施例においては、PLL周波数シンセサイザ300の実行例には分数 除算が用いられる。PLL周波数シンセサイザ300の分数除算の実行例の分解 能は、ループ分周器205の値の分数部分の分母の値を変更することにより調整 することができる。データ・バス118を介して 分母を小さくすると、PLL周波数シンセサイザ300の分数除算実行例の分解 能が下がり、分母を大きくすると分解能は上がる。 好適な実施例においては、トランシーバ100は、特定の種類のセルラ・サー ビスのために確保された無線周波数帯域内で動作するセルラ無線電話である。好 適な実施例においては、無線周波数帯域は、通常のセルラ・システム、たとえば 狭帯域高度移動電話システム(NAMPS:Narrow Advanced Mobile Phone Sy stem)により用いられる。NAMPSシステムでは、加入者ユニットのTxチャ ネルは、約824ないし849MHzに広がり、加入者ユニットのRxチャネル は、約869ないし894MHzに広がる。879.39ないし880.62M HzのRxチャネルの部分は、30kHz幅のチャネル間隔で制御チャネルのた めに確保される。チャネル間隔は、無線周波数帯域の2つの隣接するチャネル間 の周波数差として定義される。NAMPS無線周波数帯域内の残りのチャネルは 、10kHzの狭いチャネル間隔で音声チャネルのために確保される。そのため 、チャネル間隔は、NAMPS無線周波数帯域上では30kHzから10kHz まで可変する。 本発明により実行することができる異なるチャネル間隔を有する無線周波数帯 域の別の例は、グループ・スペシャル・モービル(GSM:Group Special Mobi le)セル ラ・システムである。GSMシステムでは、加入者ユニットのTxチャネルは、 約890ないし915MHzに広がり、加入者ユニットのRxチャネルは、約9 35ないし960MHzに広がる。GSMのチャネル間隔は、200kHzであ る。本発明は、複数のシステムで動作することのできるトランシーバ100で用 いることができる。そのため、チャネル間隔は、たとえばGSMとNAMPSと の間の、それぞれのシステムの無線周波数帯域間で可変することもできる。 本発明の好適な実施例により、無線周波数チャネルを含む無線周波数帯域の部 分のチャネル間隔を判定する段階は、プロセッサ110により実行される。NA MPSセルラシステムで動作するトランシーバ100に関しては、トランシーバ 100が同調された無線周波数チャネルが制御チャネルを含む、879.39な いし880.32MHzの帯域の部分内にあるとすると、判定されるチャネル間 隔は30kHzとなる。トランシーバ100が同調された無線周波数チャネルが 音声チャネルを含む帯域の残りの部分にあると、判定されるチャネル間隔は10 kHzとなる。 本発明により、無線周波数チャネルを含む無線周波数帯域の部分のチャネル間 隔を判定する段階が用いられるのは、どのようなPLL周波数シンセサイザ条件 が、トランシーバが動作している特定のシステムの無線周波数帯域の特定の部分 にあるかを示すためである。 本発明の好適な実施例により、判定されたチャネル間隔に応答してPLL周波 数シンセサイザを制御する段階は、プロセッサ110により実行される。この判 定は、ルックアップ・テーブルに進むか、あるいは演算を通じて、あるいは無線 周波数チャネル上のデータをモニタすることにより簡単に行うことができる。 判定されたチャネル間隔に応答してPLL周波数シンセサイザ300を制御す ることの利点は、PLL周波数シンセサイザ300の性能が無線システムの設定 、さらに詳しくは、トランシーバ100が同調される無線周波数チャネルにより 制御されることである。結果として、PLL周波数シンセサイザ300が判定さ れたチャネル間隔に応答して制御されなかった場合の性能に比べて、PLL周波 数シンセサイザ300の性能が改善される。 第4図は、本発明による連続モードまたは不連続モードにおける第3図の新規 の位相ロック・ループ周波数シンセサイザを動作する段階を説明する流れ図であ る。流れ図は、ステップ401で始まる。ステップ403で、トランシーバ10 0は、無線周波数チャネルを含む無線周波数帯域の部分の無線周波数チャネルの チャネル間隔を判定する。ステップ402で、プロセッサ110が、判定された チャネル間隔に応答してPLL周波数シンセサイザを制御する。ステップ403 で、チャネル間隔が広いと判定されると、ステップ404で、PLL周波数シン セサイザ300は不 連続モードで動作する。ステップ405で、PLL周波数シンセサイザ300の 分解能が広くなるように調整される。そしてステップ406で、PLL周波数シ ンセサイザ300のループ帯域幅が広くなるように調整される。ステップ403 でチャネル間隔が狭いと判定されると、ステップ407で、PLL周波数シンセ サイザ300が連続モードで動作する。ステップ408で、PLL周波数シンセ サイザ300の分解能が狭くなるように調整される。またステップ409で、P LL周波数シンセサイザ300のループ帯域幅が狭くなるように調整される。 本発明によりチャネル間隔が狭い、たとえばNAMPSセルラ・システムでは 、30kHzではなく10kHzであると判定するステップ403は、トランシ ーバ100が音声チャネルに同調されることを示す。PLL周波数シンセサイザ 300は、連続モードで動作すると有利であり、トランシーバ100がNAMP S無線周波数帯域内の任意の音声チャネルで動作するための必要な分解能を有す る。 本発明により、ステップ403でチャネル間隔が広いと判定されると、PLL 周波数シンセサイザ300は、ステップ404で不連続モードで有利に動作して 、バッテリの寿命を延ばすことができる。ステップ405の分解能を広くするよ うに調整する段階と、ステップ406のループ帯域幅を広くするように調整する 段階を通じて、PLL周波数シンセサイザ108または109のロック時間を有 利に 短縮することができ、その結果としてバッテリ寿命をさらに延ばすことができる 。 本発明の利点は、NAMPSセルラ・システムの無線周波数チャネル間隔に応 答して制御されない従来のPLL周波数シンセサイザ108または109と比較 すると、より明確である。従来のPLL周波数シンセサイザ108または109 は、10kHzまたは30kHzのいずれかの分解能を持つように恒久的に設定 される。従来のPLL周波数シンセサイザ108または109の分解能が10k Hzに設定された場合は、制御チャネル上のロック時間は、出力周波数信号11 6または117の受け入れ可能なスプリアス・サイドバンド・レベルに必要とさ れる狭いループ帯域幅のために遅くなる。不連続Rx(DRX)モードで動作し ようとする従来のトランシーバ100によりデータが失われることがある。DR Xモードの動作が予測される場合は、従来のトランシーバ100のバッテリ寿命 は短くなる。あるいは、従来のPLL周波数シンセサイザ108または109の 分解能が30kHzに設定されたとすると、従来のトランシーバ100は3つ毎 の音声チャネルにだけ同調されることになる。これは、広い分解能による制約の ためで、従来のトランシーバ100はNAMPSセルラ・システムでは動作しな いことになる。 従来の技術に対して、新規のPLL周波数シンセサイザ300はNAMPS制 御チャネル上で広い帯域幅と広い分 解能を有し、DRXモードの使用によりバッテリ寿命を延ばす。新規のPLL周 波数シンセサイザ300は、NAMPS音声チャネル上に狭い帯域幅と狭い分解 能を有するという利点があるので、トランシーバ100は、すべての音声チャネ ルに同調することができる。このようにして、NAMPS音声チャネルのより狭 いチャネル間隔、すなわち古い高度移動電話システム(AMPS:Advanced Mob ile Phone System)の30kHzに対して10kHzという、狭いチャネル間 隔が最近になって加わったことで、無線周波数チャネル間隔に応答してPLL周 波数シンセサイザ300を制御することで得られる改良が必要になった。 第5図は、本発明による第3図の新規の位相ロック・ループ周波数シンセサイ ザの分解能および帯域幅を制御する段階を説明する流れ図である。流れ図は、ス テップ501で始まる。ステップ502で、トランシーバ100は、無線周波数 チャネルを含む無線周波数帯域の部分の無線周波数チャネルのチャネル間隔を判 定する。ステップ503で、トランシーバ100は、判定されたチャネル間隔に 応答してPLL周波数シンセサイザ300の分解能を調整する。ステップ504 で、トランシーバ100は、判定されたチャネル間隔に応答してPLL周波数シ ンセサイザ300のループ帯域幅を調整する。 従来の技術に対して、PLL周波数シンセサイザ300 は、チャネル間隔とロック時間条件とが大きく異なっていても、GSMセルラ・ システムまたはNAMPSセルラ・システムのいずれでも動作することのできる 多重モード・トランシーバ100において用いることができる。多重モード機能 性を有するトランシーバ100の新規の条件は、無線周波数チャネル間隔に応答 してPLL周波数シンセサイザ300を制御することにより有利に実現される。 第6図は、本発明による第3図の新規の位相ロック・ループ周波数シンセサイ ザにおけるスプリアス・サイドバンド・レベル,ロック時間,ループ帯域幅およ び分解能の関係を示すグラフである。第6図は、第3図のPLL周波数シンセサ イザ300の分解能およびループ帯域幅を変更した結果得られる、ロック時間に 関する利点を示す。 第6図の左端のY軸は、ロック時間を表し、ロック時間T1,T2が記されて いる。右端のY軸は、ループ帯域幅を表し、ループ帯域幅BW2,BW1が記さ れている。PLL周波数シンセサイザ300のロック時間は、ループ帯域幅に反 比例するので、直線604はループ帯域幅BW2と対応するロック時間T2との 間に描かれる。同様に、直線605はループ帯域幅BW1と対応するロック時間 T1との間に描かれる。X軸は、PLL周波数シンセサイザ300の出力116 または117におけるスプリアス・サイドバンド・レベルを、搬送波レベル(d Bc)に対してデシベルで表す。 第6図の曲線601は、狭いPLL分解能を表し、PLL周波数シンセサイザ 108または109の出力におけるスプリアス・サイドバンド・レベルとループ 帯域幅との間の近似的関係を示す。曲線602は、広いPLL分解能を表し、P LL周波数シンセサイザ108または109の出力におけるスプリアス・サイド バンド・レベルとループ帯域幅との間の近似的関係を示す。曲線601および直 線604は点606で交差する。曲線602および直線605は点607で交差 する。直線603は、交点606と交点607との間に描かれ、−S dBcの スプリアス・サイドバンド・レベルでX軸と交差する。−S dBcのスプリア ス・サイドバンド・レベルは、たとえば代替のチャネル選択性のシステム使用ま たは条件によって決まるトランシーバのスプリアス条件を表す。そのため、ロッ ク時間T2は、スプリアス・サイドバンド・レベル−S dBcに関して狭い分 解能を用いて達成することができる最良の値である。無線周波数チャネルの広い チャネル間隔の判定に基づいて広い分解能と増大されたループ帯域幅BW1とを 生成するようにPLL周波数シンセサイザ300を制御することにより、スプリ アス・サイドバンド・レベルを−S dBcから低下させずに改善されたロック 時間T1を得ることができる。 このように、本発明は、無線周波数チャネル間隔に応答して位相ロック・ルー プ周波数シンセサイザを動作させる 装置および方法を提供する。本発明は、ロック時間を速くして、PLL周波数シ ンセサイザ300からのノイズを低減するという利点をもつ。この利点とその他 の利点とは、無線周波数チャネルを含む無線周波数帯域の部分の無線周波数チャ ネルのチャネル間隔を判定する段階と、判定されたチャネル間隔に応答してPL L周波数シンセサイザ300を制御する段階とを実行する装置および方法によっ て、一般的に提供される。本発明により、ノイズおよびスプリアス・サイドバン ドを発生し、PLL周波数シンセサイザの遅いロック時間のために情報を見失う という、従来の技術がもつ問題点が実質的に解決される。 本発明は、説明的な実施例に関して説明されたが、これらの特定の実施例に本 発明を制限する意図はない。添付の請求項に説明される本発明の精神および範囲 から逸脱することなく変形および修正が可能であることは、当業者には理解頂け よう。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 OA(BF,BJ,CF,CG, CI,CM,GA,GN,ML,MR,NE,SN,T D,TG),AP(KE,MW,SD,SZ),AM,A T,AU,BB,BG,BR,BY,CA,CH,CN ,CZ,DE,DK,ES,FI,GB,GE,HU, JP,KE,KG,KP,KR,KZ,LK,LT,L U,LV,MD,MG,MN,MW,NL,NO,NZ ,PL,PT,RO,RU,SD,SE,SI,SK, TJ,TT,UA,UZ,VN

Claims (1)

  1. 【特許請求の範囲】 1.複数の周波数チャネルを含む無線周波数帯域内で動作する無線周波数トラ ンシーバであって、チャネル間隔が前記無線周波数帯域の2つの隣接するチャネ ル間の周波数の差として定義され、前記チャネル間隔が前記無線周波数帯域上で 変化し、前記無線周波数トランシーバには、前記無線周波数帯域内の無線周波数 チャネルに前記無線トランシーバを同調させるように動作し、出力周波数信号を 発生するように動作する位相ロック・ループ(PLL)周波数シンセサイザが含 まれ、前記PLL周波数シンセサイザが調整可能なループ帯域幅を有する無線周 波数トランシーバにおいて、前記PLL周波数シンセサイザを動作する方法であ って: 無線周波数チャネルを含む無線周波数帯域の一部分の無線周波数チャネルのチ ャネル間隔を判定する段階;および 前記の判定されたチャネル間隔に応答して前記PLL周波数シンセサイザを制 御する段階; によって構成されることを特徴とする方法。 2.前記制御段階が、第1および第2の判定されたチャネル間隔に応答して、 前記PLL周波数シンセサイザを連続モードまたは不連続モードでそれぞれ動作 させる段階によってさらに構成される請求項1記載の方法。 3.前記第1の判定されたチャネル間隔が前記第2の判 定されたチャネル間隔よりも小さい請求項2記載の方法。 4.前記第1および第2の判定されたチャネル間隔に応答して前記PLL周波 数シンセサイザの分解能を調整する段階であって、前記分解能は前記出力周波数 信号の周波数の最小許容変化により定義される段階;および 前記第1および第2の判定されたチャネル間隔に応答して前記PLL周波数シ ンセサイザのループ帯域幅を調整する段階; によってさらに構成される請求項2記載の方法。 5.前記制御段階が: 前記の判定されたチャネル間隔に応答して前記PLL周波数シンセサイザの分 解能を調整する段階であって、前記分解能は前記出力周波数信号の周波数の最小 許容変化により定義される段階;および 前記の判定されたチャネル間隔に応答して前記PLL周波数シンセサイザのル ープ帯域幅を調整する段階; によってさらに構成される請求項1記載の方法。 6.複数の周波数チャネルを含む無線周波数帯域内で動作する無線周波数トラ ンシーバであって、チャネル間隔が前記無線周波数帯域の2つの隣接するチャネ ル間の周波数の差として定義され、前記チャネル間隔が前記無線周波数帯域上で 変化し、前記無線周波数トランシーバには、前記無線周波数帯域内の無線周波数 チャネルに前記無線トランシーバを同調させるように動作し、出力周波数信号を 発生 するように動作する位相ロック・ループ(PLL)周波数シンセサイザが含まれ 、前記PLL周波数シンセサイザが調整可能なループ帯域幅を有する無線周波数 トランシーバにおいて、前記PLL周波数シンセサイザを動作させる装置が、無 線周波数チャネルを含む無線周波数帯域の一部分の無線周波数チャネルのチャネ ル間隔を判定するように動作し、前記の判定されたチャネル間隔に応答して前記 PLL周波数シンセサイザを制御するように動作するプロセッサによって構成さ れることを特徴とする装置。
JP51382195A 1993-11-09 1994-10-11 無線周波数チャネル間隔に応答して位相ロック・ループ周波数シンセサイザを動作させる装置および方法 Expired - Lifetime JP3938403B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/149,677 US5448763A (en) 1993-11-09 1993-11-09 Apparatus and method for operating a phase locked loop frequency synthesizer responsive to radio frequency channel spacing
US08/149,677 1993-11-09
PCT/US1994/011469 WO1995013666A1 (en) 1993-11-09 1994-10-11 Apparatus and method for operating a phase locked loop frequency synthesizer responsive to radio frequency channel spacing

Publications (2)

Publication Number Publication Date
JPH08505754A true JPH08505754A (ja) 1996-06-18
JP3938403B2 JP3938403B2 (ja) 2007-06-27

Family

ID=22531347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51382195A Expired - Lifetime JP3938403B2 (ja) 1993-11-09 1994-10-11 無線周波数チャネル間隔に応答して位相ロック・ループ周波数シンセサイザを動作させる装置および方法

Country Status (12)

Country Link
US (1) US5448763A (ja)
JP (1) JP3938403B2 (ja)
KR (1) KR0178619B1 (ja)
CN (1) CN1048604C (ja)
AU (1) AU7972994A (ja)
BR (1) BR9406064A (ja)
CA (1) CA2152809C (ja)
DE (2) DE4498745B4 (ja)
GB (1) GB2290183B (ja)
RU (1) RU2110151C1 (ja)
SE (1) SE9502482L (ja)
WO (1) WO1995013666A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498998A (en) * 1992-11-16 1996-03-12 Gehrke; James K. Method for adjusting the output frequency of a frequency synthesizer
JP3475037B2 (ja) * 1997-03-14 2003-12-08 株式会社東芝 無線機
JPH10303747A (ja) * 1997-04-25 1998-11-13 Matsushita Electric Ind Co Ltd 複数周波数帯域pll周波数シンセサイザ
US6163684A (en) * 1997-08-01 2000-12-19 Microtune, Inc. Broadband frequency synthesizer
SE510523C2 (sv) * 1997-09-11 1999-05-31 Ericsson Telefon Ab L M Radiokommunikationsenhet och radiotelefon innefattande radiokommunikationsenhet
CN1246989A (zh) * 1997-12-05 2000-03-08 皇家菲利浦电子有限公司 一种通信系统,通信装置和频率综合器
US6049255A (en) * 1998-06-05 2000-04-11 Telefonaktiebolaget Lm Ericsson Tuning the bandwidth of a phase-locked loop
US6614806B1 (en) * 2000-01-06 2003-09-02 Motorola Inc. Method and apparatus for interfering receiver signal overload protection
KR100346211B1 (ko) * 2000-10-19 2002-08-01 삼성전자 주식회사 이동통신단말기에서 송수신용 국부발진신호 발생장치 및방법
DE10336297B4 (de) 2003-08-04 2006-09-07 Atmel Germany Gmbh Schaltung und Verfahren zum Erzeugen von Frequenzen mit einem Phasenregelkreis
GB2409383B (en) * 2003-12-17 2006-06-21 Wolfson Ltd Clock synchroniser
DE102004063935A1 (de) * 2004-07-01 2006-03-30 Krohne Meßtechnik GmbH & Co KG Frequenzsynthesizer und Verfahren zum Betrieb eines Frequenzsynthesizers
US7535685B2 (en) * 2006-01-31 2009-05-19 Amperion, Inc. Radio frequency signal coupler, coupling system and method
US7772930B2 (en) * 2006-04-06 2010-08-10 Broadcom Corporation Calibration techniques for phase-locked loop bandwidth
US7869782B2 (en) * 2007-12-14 2011-01-11 Broadcom Corporation Multi-mode transmit and receive PLL
RU2496232C1 (ru) * 2012-03-20 2013-10-20 Федеральное бюджетное учреждение "27 Центральный научно-исследовательский институт Министерства обороны Российской Федерации" Приемопередатчик для радиорелейной линии
US9031606B2 (en) * 2012-05-18 2015-05-12 Cellco Partnership LTE data connectivity solution
US8598925B1 (en) * 2012-07-16 2013-12-03 Nanowave Technologies Inc. Frequency determination circuit and method
CN104639162A (zh) * 2013-11-12 2015-05-20 北京信威通信技术股份有限公司 一种并联多通道射频远端单元装置及其本振信号产生方法
KR102337541B1 (ko) * 2018-06-07 2021-12-09 삼성전자 주식회사 복수개의 위상 고정 루프 회로를 포함하는 전자 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4156855A (en) * 1978-01-26 1979-05-29 Rca Corporation Phase-locked loop with variable gain and bandwidth
JPS5885623A (ja) * 1981-11-18 1983-05-23 Pioneer Electronic Corp Am受信機の同調方法
US4471328A (en) * 1982-05-14 1984-09-11 Motorola, Inc. Variable frequency reference source responsive to digital data
US4802235A (en) * 1985-04-26 1989-01-31 Comven, Inc. Subscriber unit for a flexible communication system
US4969210A (en) * 1988-02-10 1990-11-06 Motorola, Inc. Two-way radio having a PLL
US5008629A (en) * 1988-06-20 1991-04-16 Matsushita Electric Industrial Co., Ltd. Frequency synthesizer
US4920320A (en) * 1988-12-19 1990-04-24 Motorola, Inc. Phase locked loop with optimally controlled bandwidth
DE3939709A1 (de) * 1989-12-01 1991-06-06 Bosch Gmbh Robert Verfahren zur abstimmung eines funksende- und/oder -empfangsgeraetes
US5093632A (en) * 1990-08-31 1992-03-03 Motorola, Inc. Latched accumulator fractional n synthesis with residual error reduction
US5151665A (en) * 1991-02-07 1992-09-29 Uniden America Corporation Phase-lock-loop system with variable bandwidth and charge pump parameters
US5175729A (en) * 1991-06-05 1992-12-29 Motorola, Inc. Radio with fast lock phase-locked loop
JP2819876B2 (ja) * 1991-08-20 1998-11-05 松下電器産業株式会社 周波数シンセサイザ

Also Published As

Publication number Publication date
GB2290183A (en) 1995-12-13
SE9502482D0 (sv) 1995-07-07
RU2110151C1 (ru) 1998-04-27
US5448763A (en) 1995-09-05
GB2290183B (en) 1998-08-19
AU7972994A (en) 1995-05-29
WO1995013666A1 (en) 1995-05-18
KR0178619B1 (ko) 1999-05-15
CA2152809A1 (en) 1995-05-18
CN1048604C (zh) 2000-01-19
CA2152809C (en) 1999-09-21
DE4498745T1 (de) 1997-07-31
CN1116473A (zh) 1996-02-07
GB9513646D0 (en) 1995-09-27
BR9406064A (pt) 1996-02-06
SE9502482L (sv) 1995-09-11
DE4498745B4 (de) 2005-11-03
JP3938403B2 (ja) 2007-06-27

Similar Documents

Publication Publication Date Title
KR100197360B1 (ko) 위상 동기 루프의 루프 대역폭을 제어하는 장치 및 방법
JPH08505754A (ja) 無線周波数チャネル間隔に応答して位相ロック・ループ周波数シンセサイザを動作させる装置および方法
US5497126A (en) Phase synchronization circuit and method therefor for a phase locked loop
US5424689A (en) Filtering device for use in a phase locked loop controller
JP2001503940A (ja) 通信機器の待機電流を削減する方法と装置
JP2002541707A (ja) 雑音フィードフォワードにより発振器雑音を減らす方法と装置
EP0664617B1 (en) PLL synthesizer
JP3253631B2 (ja) 位相同期ループのためのエラー抑圧回路およびそのための方法
US5598448A (en) Method and apparatus for controlling a digital phase lock loop and within a cordless telephone
US6185411B1 (en) Apparatus and method for enabling elements of a phase locked loop
JP3203119B2 (ja) 周波数シンセサイザ回路
JP2796969B2 (ja) 移動無線装置
KR100387068B1 (ko) 이동 통신 단말기의 위상 동기 루프
FR2726724A1 (fr) Dispositif et procede pour le fonctionnement d'un synthetiseur en frequence de boucle a blocage de phase sensible a l'espacement de canal de frequence radio
JPH01190034A (ja) 同時双方向fm送受信機
JPH11266171A (ja) 周波数変換装置
JPH05315949A (ja) Pll制御方式
JPS6062244A (ja) 送信周波数シンセサイザ回路
JPH07147560A (ja) 移動無線装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050404

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060306

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070322

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140406

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term