JP3938403B2 - 無線周波数チャネル間隔に応答して位相ロック・ループ周波数シンセサイザを動作させる装置および方法 - Google Patents
無線周波数チャネル間隔に応答して位相ロック・ループ周波数シンセサイザを動作させる装置および方法 Download PDFInfo
- Publication number
- JP3938403B2 JP3938403B2 JP51382195A JP51382195A JP3938403B2 JP 3938403 B2 JP3938403 B2 JP 3938403B2 JP 51382195 A JP51382195 A JP 51382195A JP 51382195 A JP51382195 A JP 51382195A JP 3938403 B2 JP3938403 B2 JP 3938403B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- pll
- radio frequency
- frequency synthesizer
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004044 response Effects 0.000 title claims description 21
- 238000000034 method Methods 0.000 title claims description 20
- 230000008859 change Effects 0.000 claims description 8
- 230000001413 cellular effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 230000008901 benefit Effects 0.000 description 10
- 238000004891 communication Methods 0.000 description 9
- 230000011664 signaling Effects 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000008672 reprogramming Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
- Superheterodyne Receivers (AREA)
Description
本発明は、一般に無線通信トランシーバに関し、さらに詳しくは、無線通信トランシーバ内の無線周波数チャネル間隔に応答して位相ロック・ループ周波数シンセサイザを動作させる装置および方法に関する。
発明の背景
第1図は、従来の無線通信トランシーバ100(以下「トランシーバ」と称する)のブロック図を例として示す。トランシーバ100は、たとえば、無線通信システム(図示せず)内の無線周波数(RF)チャネル上で、移動または携帯加入者ユニットが基地局(図示せず)と通信を行うことを可能にする。それ以降、基地局は地上回線電話システム(図示せず)および他の加入者ユニットとの通信を提供する。トランシーバ100を有する加入者ユニットの一例にセルラ無線電話がある。
第1図のトランシーバ100には、一般に、アンテナ101,二重フィルタ102,受信機103,送信機105,基準周波数信号源107,受信(Rx)位相ロック・ループ(PLL:phase locked loop)周波数シンセサイザ108,送信(Tx)PLL周波数シンセサイザ109,プロセッサ110,情報源106および情報シンク104が含まれる。
トランシーバ100のブロック群の相互接続とその動作について、以下に説明する。アンテナ101は、基地局からRF信号119を受信し、二重フィルタ102により濾波して、線111にRF被受信信号を生成する。二重フィルタ102は、周波数選択性をもち、線111のRF被受信信号と線113のRF送信信号とを分離する。受信機103は、線111のRF被受信信号を受信するように結合され、情報シンク104のために線112に被受信ベース帯域信号を生成するように動作する。基準周波数信号源107は、線115に基準周波数信号を提供する。RxPLL周波数シンセサイザ108は、線115の基準周波数信号とデータ・バス118上の情報を受信するように結合され、線116に受信機同調信号を生成して、受信機103を特定のRFチャネルに同調するように動作する。同様に、TxPLL周波数シンセサイザ109は、線115の基準周波数信号とデータ・バス118上の情報を受信するように結合され、線117にトランシーバ同調信号を生成して送信機105を特定のRFチャネルに同調するように動作する。プロセッサ110は、RxPLL周波数シンセサイザ108,TxPLL周波数シンセサイザ109,受信機103および送信機105の動作を、データ・バス118を介して制御する。情報源106は、線114にべース帯域送信信号を生成する。送信機105は、線114にベース帯域送信信号を受信するように結合され、線113にRF送信信号を生成するように動作する。二重フィルタ102は、線113のRF送信信号を濾波して、アンテナ101によりRF信号120として放射する。
たとえばセルラ無線電話システム内のRFチャネルは、基地局と加入者ユニットとの間の情報を送信および受信する(以下「送受信する(transceive)」と称する)ための音声および信号化チャネルを有する。音声チャネルは、音声情報を送受信するために確保される。信号化チャネル、これは制御チャネルとも呼ばれるが、データおよび信号化情報を送受信するために確保される。加入者ユニットはこれらの信号化チャネルを通じてセルラ無線電話システムに対するアクセスを得て、地上電話システムとさらに通信を行うための音声チャネルを割り当てられる。信号化チャネル上で広帯域データを送受信することのできるセルラ無線電話システムにおいては、信号化チャネルの周波数間隔は音声チャネルの周波数間隔の倍数である。
トランシーバ100と基地局とが、それらの間に、信号化チャネル上で間欠的に情報を送受信するセルラ無線電話システムもある。このようなシステムは、たとえば、間欠情報を同期するインターリーブ・データ信号化法である。この種のシステムにおいては、トランシーバ100が信号化チャネルに同調されている間ずっとトランシーバ100にフルに電力を供給し続けることにより、情報が受信されていない間にも不必要にトランシーバのバッテリを消費することになる。そのため、トランシーバが情報を送受信していないときには、トランシーバ100の部分の電源をオフにして、バッテリの寿命を延ばすことができるようにする。さらに、信号の質が充分良好であるので同じ信号の反復をさらに行う必要がない場合には、トランシーバ100は部分的に電源をオフにして、バッテリの寿命を延ばすことができるようにする。トランシーバ100の受信動作中は、間欠的に電力を供給する、すなわち動作可能と動作不能にすることは、動作の不連続受信(DRX:discontinuous receive)モードと呼ばれる。DRX動作モードでは、トランシーバ100の部分を迅速に動作可能および動作不能にすることで、バッテリ寿命を倹約する。
第2図は、第1図のトランシーバで用いられる従来の位相ロック・ループ(PLL)周波数シンセサイザのブロック図を例として示す。第2図のPLL周波数シンセサイザの全体構造は、RxPLL周波数シンセサイザ108についても、TxPLL周波数シンセサイザ109についても同じである。
第2図のPLL周波数シンセサイザ108または109には、一般に、説明のための基準分周器201とPLL212とが含まれる。PLL212には、一般に、位相検出器202,ループ・フィルタ203,電圧制御発振器204およびループ分周器205が含まれる。基準分周器201は、線115上で基準周波数信号を受信する。
第2図のPLL周波数シンセサイザ108または109のブロック群の相互接続を以下に説明する。基準分周器201は、線115とデータ・バス118上に基準信号を受信するように結合され、線206に被分周基準周波数信号を生成するように動作する。位相検出器202は、線206に被分周基準周波数信号を、線209に帰還信号を受信するように結合され、線207に位相誤差信号を生成するように動作する。ループ・フィルタ203は、位相誤差信号207を受信するように結合され、線208に被濾波信号を生成するように動作する。電圧制御発振器204は、線208に被濾波信号を受信するように結合され、線116または117に出力周波数信号を生成するように動作する。ループ分周器205は、線116または117に出力周波数信号を受信するように結合され、線209に帰還信号を生成するように動作する。ループ分周器205と基準分周器201とは、データ・バス118にプログラミング情報を受信するように結合される。
第2図のPLL周波数シンセサイザ108または109の動作を以下に説明する。PLL212は、線115の基準周波数信号に同期される出力周波数信号を線116または117に生成する。線116または117の出力周波数信号は、線116または117の出力周波数信号の周波数が線115の基準周波数信号の周波数に対して所定の周波数関係を持つときに、線115の基準周波数信号に同期、すなわち「ロック」される。ロック条件下では、PLL212は、通常は、線115の基準周波数信号と線116または線117の出力周波数信号との間に一定の位相差を与える。この一定の位相差は、ゼロを含む所望の値とする。このような信号の所望の位相差の偏差が広がると、すなわち、たとえば線115の基準周波数信号の周波数またはデータ・バス118を介したPLLのプログラミング可能なパラメータなどの変動により線207の位相誤差が広がると、PLLは線116または117の出力周波数信号の周波数を調節して、線207の位相誤差が一定の位相差の値に近づくようにする。
PLLは、ループ帯域幅によって特徴化される。用途によっては、たとえば線115の基準周波数信号の周波数が変わるとき、またはデータ・バス118を介するPLLのプログラミング可能なパラメータが変わるときなど特定の条件下で、PLLのループ帯域幅を変化させることが望ましい場合がある。ループ帯域幅を適切に変化させることにより、ロック時間を短縮し、ノイズを改善し、スプリアス信号を低くするという利点を得る。
PLL212のループ帯域幅を変化させることに伴う一般的な問題の1つに、いつループ帯域幅を変化させるかを決定する問題がある。ループ帯域幅をいつ変化させるかを決定することは、PLL212が所望のロック条件に到達するための所要時間に直接的に影響する。PLL212はそのロック条件に迅速に到達することが一般には望ましい。PLL212のロック条件に迅速に到達しないと、ノイズが発生したり、情報が失われたりする。
トランシーバ100内に不連続モードを実現する際の独自の問題点は、PLL212が搬送周波数の位相および周波数ロックを再設定するために必要とする回復(再ロック)時間である。特にPLL212が動作可能モードと動作不能モードとの間を迅速に循環して、電流を最大限節約しなければならない場合に、これが顕著になる。さらに、不連続モードでは、PLL212の再ロック時間は、線208の被濾波信号の電流漏洩により低下しやすく、これによってVCO204の周波数が不連続モードの動作不能部分の間に変動する。PLL212は、ループ・フィルタ203上の電荷を補充することはなく、動作不能状態の間にその電流漏洩を補償することもない。変動が大きければ大きいほど、PLL212は再度動作可能になったときの周波数および位相を補償しなければならない度合が大きくなり、再ロック時間はますます長くなる。
不連続モードの回復時間を短くするために従来の技術により提供される解決法は、PLL周波数シンセサイザ108または109が再度動作可能になったときに同期法を用いて、PLL周波数シンセサイザ108または109が動作不能になったときに起こった位相の変動を軽減するか、あるいはなくすることである。この方法の欠点は、位相の変動は修正されるが、PLL212の通常の動作が、線208の被濾波信号上の実在の漏洩により起こる周波数変動を依然として修正しなければならないことである。
無線周波数帯域内のチャネル間で迅速に同調しなければならないPLL周波数シンセサイザ108または109を用いるトランシーバ100には別の問題点もある。出力周波数の変化中のPLL周波数シンセサイザ108または109のロック時間が充分に短くないと、トランシーバ100はデータの受信を見逃したり、被送信データ内にエラーを発生することがある。
ロック時間を短くするために従来の技術により提供される解決法の1つは、PLL212の帯域幅を大きくすることである。この方法の欠点は、帯域幅が広くなると濾波が少なくなるためにVCO204の出力にスプリアス信号およびノイズが増えることである。
PLL周波数シンセサイザ108または109内のロック時間を短くするために従来の技術により提供される別の解決法は、PLL212に対する被分周基準周波数信号206の周波数を大きくして、PLL212のループ帯域幅を広げる方法である。この方法の欠点は2つある。第1に、この方法では、ループ帯域幅をかなり大きくするためには、被分周基準周波数206の周波数を大幅に増大させることが必要になる。これは、ループ帯域幅がMの平方根として増大するためである。ただしMはPLL212に対する被分周基準周波数信号206の周波数の増加分である。第2に、PLL212は、出力周波数信号116または117の周波数にロックするが、これは最終的な所望の周波数に近い値ではあるが正確にその値ではない。被分周基準周波数206およびループ帯域幅は、その後その初期値に戻さねばならず、PLL212はその最終的な所望の周波数にロックしなければならない。そのため、2回のロッキング・サイクルが必要になり、ロック時間が長くなる。
従って、無線周波数チャネル間隔に応答して位相ロック・ループ周波数シンセサイザを動作する装置および方法であって、ロック時間が速くなり、PLL周波数シンセサイザの出力のノイズを下げるという利点を有する装置および方法が必要である。
【図面の簡単な説明】
第1図は、従来の無線通信トランシーバのブロック図である。
第2図は、第1図の無線通信トランシーバに用いられる従来の位相ロック・ループ周波数シンセサイザのブロック図である。
第3図は、本発明による、第1図の無線通信トランシーバに用いられる新規の位相ロック・ループ周波数シンセサイザのブロック図である。
第4図は、本発明による連続モードまたは不連続モードの第3図の新規の位相ロック・ループ周波数シンセサイザが動作する段階を説明する流れ図である。
第5図は、本発明による第3図の新規の位相ロック・ループ周波数シンセサイザの分解能および帯域幅を制御する段階を説明する流れ図である。
第6は、本発明による第3図の新規の位相ロック・ループ周波数シンセサイザにおけるスプリアス・サイドバンド・レベル,ロック時間,ループ帯域幅および分解能の関係を示すグラフである。
好適な実施例の詳細説明
本発明により、無線周波数チャネル間隔に応答して位相ロック・ループ周波数シンセサイザを動作させる装置および方法により、上記の必要性は実質的に満足される。本発明により、無線周波数チャネルを含む無線周波数帯域の一部分の無線周波数チャネルのチャネル間隔が判定され、PLL周波数シンセサイザは、その判定されたチャネル間隔に応答して制御される。本発明は、ロック時間を速め、PLL周波数シンセサイザの出力におけるノイズを軽減するという利点を有する。
本発明は第3図ないし第6図を参照するとさらによく理解することができる。第3図は、第1図のトランシーバ100に用いる新規の位相ロック・ループ(PLL)周波数シンセサイザ300のブロック図を例として示す。PLL周波数シンセサイザ300の全体構造および動作は、RxPLL周波数シンセサイザ108として用いられた場合も、TxPLL周波数シンセサイザ109として用いられた場合も同じである。
PLL周波数シンセサイザ300の構造および動作は、第2図の従来のPLL周波数シンセサイザ108または109と全体的に同様であるが、ループ帯域幅調整装置301と線303の制御信号が加わった点が異なる。ループ帯域幅調整装置301には、データ・バス118の情報がプログラミングされており、線302にループ帯域幅調整信号を生成して、この信号がループ・フィルタ203を修正してPLL周波数シンセサイザ300のループ帯域幅を変化させる。線303の制御信号は、基準分周器201,ループ分周器205および電圧制御発振器204を制御するために用いられ、PLL周波数シンセサイザ300の不連続動作を可能にする。
第3図は、ループ帯域幅調整装置301とPLL周波数シンセサイザ300との間に作成してループ帯域幅を制御することができる当技術では周知の多くの代替の相互接続部の1つだけを示す。あるいは、ループ帯域幅調整装置301を、たとえば位相検出器202およびVCO204に結合して、周知の設計法によりループ帯域幅を調整することもできる。第3図は、また、PLL周波数シンセサイザ300のブロック群を線303の制御信号に結合して不連続動作を行うことができるようにする、当技術では周知の多くの代替の方法の1つだけを示す。あるいは、線303の制御信号を、たとえば、位相検出器202とループ帯域幅調整装置301とに結合してもよい。あるいは、線303の制御信号をPLL周波数シンセサイザ300の1つの素子、たとえばループ分周器205だけに結合してもよい。
PLL周波数シンセサイザ300は、線115の基準周波数信号の周波数に対する線116または117の出力信号周波数の所定の周波数関係に基づいて、少なくとも2つのカテゴリの1つに属するものとして分類することができる。第1のカテゴリは、「整数除算」PLL周波数シンセサイザとして分類されるもので、線116または117の出力周波数信号と線115の基準周波数信号との関係が整数である。第2のカテゴリは、「分数除算」PLL周波数シンセサイザとして分類されるもので、線116または117の出力周波数信号と線115の基準周波数信号との関係が、整数と分数からなる有理の非整数である。
PLL周波数シンセサイザは、分解能によって特徴化される。PLL周波数シンセサイザ300の分解能は、出力信号116または117の周波数の最小許容変化または段階として定義される。整数除算PLL周波数シンセサイザの分解能は、被分周基準周波数信号206の周波数に等しいか、それより大きい。分数除算PLL周波数シンセサイザの分解能は、分子が被分周基準周波数信号206の周波数であり、分母がループ分周器205の値の分数部分の分母である比に等しいか、それよりも大きい。出力信号116または117のスプリアス・サイドバンド信号の周波数およびレベルは、一般に、PLL周波数シンセサイザ108または109の分解能に直接関係する。
PLL周波数シンセサイザ300の整数除算の実行例の分解能は、基準分周器201およびループ分周器205の値をデータ・バス118を介して再プログラミングすることにより変更して調整することができる。両分周器の値を小さくすると、PLL周波数シンセサイザ300の分解能が下がり、両分周器の値を大きくすると分解能は上がる。
好適な実施例においては、PLL周波数シンセサイザ300の実行例には分数除算が用いられる。PLL周波数シンセサイザ300の分数除算の実行例の分解能は、ループ分周器205の値の分数部分の分母の値を変更することにより調整することができる。データ・バス118を介して分母を小さくすると、PLL周波数シンセサイザ300の分数除算実行例の分解能が下がり、分母を大きくすると分解能は上がる。
好適な実施例においては、トランシーバ100は、特定の種類のセルラ・サービスのために確保された無線周波数帯域内で動作するセルラ無線電話である。好適な実施例においては、無線周波数帯域は、通常のセルラ・システム、たとえば狭帯域高度移動電話システム(NAMPS:Narrow Advanced Mobile Phone System)により用いられる。NAMPSシステムでは、加入者ユニットのTxチャネルは、約824ないし849MHzに広がり、加入者ユニットのRxチャネルは、約869ないし894MHzに広がる。879.39ないし880.62MHzのRxチャネルの部分は、30kHz幅のチャネル間隔で制御チャネルのために確保される。チャネル間隔は、無線周波数帯域の2つの隣接するチャネル間の周波数差として定義される。NAMPS無線周波数帯域内の残りのチャネルは、10kHzの狭いチャネル間隔で音声チャネルのために確保される。そのため、チャネル間隔は、NAMPS無線周波数帯域上では30kHzから10kHzまで可変する。
本発明により実行することができる異なるチャネル間隔を有する無線周波数帯域の別の例は、グループ・スペシャル・モービル(GSM:Group Special Mobile)セルラ・システムである。GSMシステムでは、加入者ユニットのTxチャネルは、約890ないし915MHzに広がり、加入者ユニットのRxチャネルは、約935ないし960MHzに広がる。GSMのチャネル間隔は、200kHzである。本発明は、複数のシステムで動作することのできるトランシーバ100で用いることができる。そのため、チャネル間隔は、たとえばGSMとNAMPSとの間の、それぞれのシステムの無線周波数帯域間で可変することもできる。
本発明の好適な実施例により、無線周波数チャネルを含む無線周波数帯域の部分のチャネル間隔を判定する段階は、プロセッサ110により実行される。NAMPSセルラシステムで動作するトランシーバ100に関しては、トランシーバ100が同調された無線周波数チャネルが制御チャネルを含む、879.39ないし880.32MHzの帯域の部分内にあるとすると、判定されるチャネル間隔は30kHzとなる。トランシーバ100が同調された無線周波数チャネルが音声チャネルを含む帯域の残りの部分にあると、判定されるチャネル間隔は10kHzとなる。
本発明により、無線周波数チャネルを含む無線周波数帯域の部分のチャネル間隔を判定する段階が用いられるのは、どのようなPLL周波数シンセサイザ条件が、トランシーバが動作している特定のシステムの無線周波数帯域の特定の部分にあるかを示すためである。
本発明の好適な実施例により、判定されたチャネル間隔に応答してPLL周波数シンセサイザを制御する段階は、プロセッサ110により実行される。この判定は、ルックアップ・テーブルに進むか、あるいは演算を通じて、あるいは無線周波数チャネル上のデータをモニタすることにより簡単に行うことができる。
判定されたチャネル間隔に応答してPLL周波数シンセサイザ300を制御することの利点は、PLL周波数シンセサイザ300の性能が無線システムの設定、さらに詳しくは、トランシーバ100が同調される無線周波数チャネルにより制御されることである。結果として、PLL周波数シンセサイザ300が判定されたチャネル間隔に応答して制御されなかった場合の性能に比べて、PLL周波数シンセサイザ300の性能が改善される。
第4図は、本発明による連続モードまたは不連続モードにおける第3図の新規の位相ロック・ループ周波数シンセサイザを動作する段階を説明する流れ図である。流れ図は、ステップ401で始まる。ステップ403で、トランシーバ100は、無線周波数チャネルを含む無線周波数帯域の部分の無線周波数チャネルのチャネル間隔を判定する。ステップ402で、プロセッサ110が、判定されたチャネル間隔に応答してPLL周波数シンセサイザを制御する。ステップ403で、チャネル間隔が広いと判定されると、ステップ404で、PLL周波数シンセサイザ300は不連続モードで動作する。ステップ405で、PLL周波数シンセサイザ300の分解能が広くなるように調整される。そしてステップ406で、PLL周波数シンセサイザ300のループ帯域幅が広くなるように調整される。ステップ403でチャネル間隔が狭いと判定されると、ステップ407で、PLL周波数シンセサイザ300が連続モードで動作する。ステップ408で、PLL周波数シンセサイザ300の分解能が狭くなるように調整される。またステップ409で、PLL周波数シンセサイザ300のループ帯域幅が狭くなるように調整される。
本発明によりチャネル間隔が狭い、たとえばNAMPSセルラ・システムでは、30kHzではなく10kHzであると判定するステップ403は、トランシーバ100が音声チャネルに同調されることを示す。PLL周波数シンセサイザ300は、連続モードで動作すると有利であり、トランシーバ100がNAMPS無線周波数帯域内の任意の音声チャネルで動作するための必要な分解能を有する。
本発明により、ステップ403でチャネル間隔が広いと判定されると、PLL周波数シンセサイザ300は、ステップ404で不連続モードで有利に動作して、バッテリの寿命を延ばすことができる。ステップ405の分解能を広くするように調整する段階と、ステップ406のループ帯域幅を広くするように調整する段階を通じて、PLL周波数シンセサイザ108または109のロック時間を有利に短縮することができ、その結果としてバッテリ寿命をさらに延ばすことができる。
本発明の利点は、NAMPSセルラ・システムの無線周波数チャネル間隔に応答して制御されない従来のPLL周波数シンセサイザ108または109と比較すると、より明確である。従来のPLL周波数シンセサイザ108または109は、10kHzまたは30kHzのいずれかの分解能を持つように恒久的に設定される。従来のPLL周波数シンセサイザ108または109の分解能が10kHzに設定された場合は、制御チャネル上のロック時間は、出力周波数信号116または117の受け入れ可能なスプリアス・サイドバンド・レベルに必要とされる狭いループ帯域幅のために遅くなる。不連続Rx(DRX)モードで動作しようとする従来のトランシーバ100によりデータが失われることがある。DRXモードの動作が予測される場合は、従来のトランシーバ100のバッテリ寿命は短くなる。あるいは、従来のPLL周波数シンセサイザ108または109の分解能が30kHzに設定されたとすると、従来のトランシーバ100は3つ毎の音声チャネルにだけ同調されることになる。これは、広い分解能による制約のためで、従来のトランシーバ100はNAMPSセルラ・システムでは動作しないことになる。
従来の技術に対して、新規のPLL周波数シンセサイザ300はNAMPS制御チャネル上で広い帯域幅と広い分解能を有し、DRXモードの使用によりバッテリ寿命を延ばす。新規のPLL周波数シンセサイザ300は、NAMPS音声チャネル上に狭い帯域幅と狭い分解能を有するという利点があるので、トランシーバ100は、すべての音声チャネルに同調することができる。このようにして、NAMPS音声チャネルのより狭いチャネル間隔、すなわち古い高度移動電話システム(AMPS:Advanced Mobile Phone System)の30kHzに対して10kHzという、狭いチャネル間隔が最近になって加わったことで、無線周波数チャネル間隔に応答してPLL周波数シンセサイザ300を制御することで得られる改良が必要になった。
第5図は、本発明による第3図の新規の位相ロック・ループ周波数シンセサイザの分解能および帯域幅を制御する段階を説明する流れ図である。流れ図は、ステップ501で始まる。ステップ502で、トランシーバ100は、無線周波数チャネルを含む無線周波数帯域の部分の無線周波数チャネルのチャネル間隔を判定する。ステップ503で、トランシーバ100は、判定されたチャネル間隔に応答してPLL周波数シンセサイザ300の分解能を調整する。ステップ504で、トランシーバ100は、判定されたチャネル間隔に応答してPLL周波数シンセサイザ300のループ帯域幅を調整する。
従来の技術に対して、PLL周波数シンセサイザ300は、チャネル間隔とロック時間条件とが大きく異なっていても、GSMセルラ・システムまたはNAMPSセルラ・システムのいずれでも動作することのできる多重モード・トランシーバ100において用いることができる。多重モード機能性を有するトランシーバ100の新規の条件は、無線周波数チャネル間隔に応答してPLL周波数シンセサイザ300を制御することにより有利に実現される。
第6図は、本発明による第3図の新規の位相ロック・ループ周波数シンセサイザにおけるスプリアス・サイドバンド・レベル,ロック時間,ループ帯域幅および分解能の関係を示すグラフである。第6図は、第3図のPLL周波数シンセサイザ300の分解能およびループ帯域幅を変更した結果得られる、ロック時間に関する利点を示す。
第6図の左端のY軸は、ロック時間を表し、ロック時間T1,T2が記されている。右端のY軸は、ループ帯域幅を表し、ループ帯域幅BW2,BW1が記されている。PLL周波数シンセサイザ300のロック時間は、ループ帯域幅に反比例するので、直線604はループ帯域幅BW2と対応するロック時間T2との間に描かれる。同様に、直線605はループ帯域幅BW1と対応するロック時間T1との間に描かれる。X軸は、PLL周波数シンセサイザ300の出力116または117におけるスプリアス・サイドバンド・レベルを、搬送波レベル(dBc)に対してデシベルで表す。
第6図の曲線601は、狭いPLL分解能を表し、PLL周波数シンセサイザ108または109の出力におけるスプリアス・サイドバンド・レベルとループ帯域幅との間の近似的関係を示す。曲線602は、広いPLL分解能を表し、PLL周波数シンセサイザ108または109の出力におけるスプリアス・サイドバンド・レベルとループ帯域幅との間の近似的関係を示す。曲線601および直線604は点606で交差する。曲線602および直線605は点607で交差する。直線603は、交点606と交点607との間に描かれ、−S dBcのスプリアス・サイドバンド・レベルでX軸と交差する。−S dBcのスプリアス・サイドバンド・レベルは、たとえば代替のチャネル選択性のシステム使用または条件によって決まるトランシーバのスプリアス条件を表す。そのため、ロック時間T2は、スプリアス・サイドバンド・レベル−S dBcに関して狭い分解能を用いて達成することができる最良の値である。無線周波数チャネルの広いチャネル間隔の判定に基づいて広い分解能と増大されたループ帯域幅BW1とを生成するようにPLL周波数シンセサイザ300を制御することにより、スプリアス・サイドバンド・レベルを−S dBcから低下させずに改善されたロック時間T1を得ることができる。
このように、本発明は、無線周波数チャネル間隔に応答して位相ロック・ループ周波数シンセサイザを動作させる装置および方法を提供する。本発明は、ロック時間を速くして、PLL周波数シンセサイザ300からのノイズを低減するという利点をもつ。この利点とその他の利点とは、無線周波数チャネルを含む無線周波数帯域の部分の無線周波数チャネルのチャネル間隔を判定する段階と、判定されたチャネル間隔に応答してPLL周波数シンセサイザ300を制御する段階とを実行する装置および方法によって、一般的に提供される。本発明により、ノイズおよびスプリアス・サイドバンドを発生し、PLL周波数シンセサイザの遅いロック時間のために情報を見失うという、従来の技術がもつ問題点が実質的に解決される。
本発明は、説明的な実施例に関して説明されたが、これらの特定の実施例に本発明を制限する意図はない。添付の請求項に説明される本発明の精神および範囲から逸脱することなく変形および修正が可能であることは、当業者には理解頂けよう。
Claims (6)
- 複数の周波数チャネルを含む無線周波数帯域内で動作する無線周波数トランシーバと、該無線周波数トランシーバは、前記無線周波数帯域内の無線周波数チャネルに前記無線周波数トランシーバを同調させるべく、および出力周波数信号を発生させるべく動作する位相ロック・ループ(PLL)周波数シンセサイザを備えることと、前記PLL周波数シンセサイザが調整可能なループ帯域幅を有することとを備えた無線周波数トランシーバにおいて前記PLL周波数シンセサイザを動作させるための方法であって、
前記無線周波数帯域の2つの隣接するチャネル間の周波数の差として定義され、および前記無線周波数帯域上で変化する、無線周波数チャネルのチャネル間隔を、無線周波数帯域のうち前記無線周波数チャネルを含む部分において判定するステップと、
判定されたチャネル間隔に応答して前記PLL周波数シンセサイザのループ帯域幅を調整するステップとを備える、動作方法。 - 前記判定された第1のチャネル間隔および第2のチャネル間隔に応答して、前記PLL周波数シンセサイザを連続モードまたは不連続モードでそれぞれ動作させるステップをさらに備える請求項1記載の方法。
- 前記第1の判定されたチャネル間隔が前記第2の判定されたチャネル間隔よりも小さい請求項2記載の方法。
- 前記出力周波数信号の周波数の最小許容変化により定義される、前記PLL周波数シンセサイザの分解能を、判定された前記第1および第2のチャネル間隔に応答して調整するステップをさらに備える請求項2記載の方法。
- 前記出力周波数信号の周波数の最小許容変化により定義される、前記PLL周波数シンセサイザの分解能を、前記判定されたチャネル間隔に応答して調整するステップをさらに備える請求項1記載の方法。
- 複数の周波数チャネルを含む無線周波数帯域内で動作する無線周波数トランシーバと、該無線周波数トランシーバは、前記無線周波数帯域内の無線周波数チャネルに前記無線トランシーバを同調させるべく、および出力周波数信号を発生するべく動作する位相ロック・ループ(PLL)周波数シンセサイザを備えることと、前記PLL周波数シンセサイザが調整可能なループ帯域幅を有することとを備える無線周波数トランシーバにおいて前記PLL周波数シンセサイザを動作させるための装置であって、該装置は、
前記無線周波数帯域の2つの隣接するチャネル間の周波数の差として定義され、および前記無線周波数帯域上で変化する、無線周波数チャネルのチャネル間隔を、前記無線周波数チャネルを含む無線周波数帯域の部分において判定するように動作し、および、前記の判定されたチャネル間隔に応答して前記PLL周波数シンセサイザのループ帯域幅を調整するように動作するプロセッサを備える、無線周波数トランシーバにおいて前記PLL周波数シンセサイザを動作させるための装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/149,677 | 1993-11-09 | ||
US08/149,677 US5448763A (en) | 1993-11-09 | 1993-11-09 | Apparatus and method for operating a phase locked loop frequency synthesizer responsive to radio frequency channel spacing |
PCT/US1994/011469 WO1995013666A1 (en) | 1993-11-09 | 1994-10-11 | Apparatus and method for operating a phase locked loop frequency synthesizer responsive to radio frequency channel spacing |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08505754A JPH08505754A (ja) | 1996-06-18 |
JP3938403B2 true JP3938403B2 (ja) | 2007-06-27 |
Family
ID=22531347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51382195A Expired - Lifetime JP3938403B2 (ja) | 1993-11-09 | 1994-10-11 | 無線周波数チャネル間隔に応答して位相ロック・ループ周波数シンセサイザを動作させる装置および方法 |
Country Status (12)
Country | Link |
---|---|
US (1) | US5448763A (ja) |
JP (1) | JP3938403B2 (ja) |
KR (1) | KR0178619B1 (ja) |
CN (1) | CN1048604C (ja) |
AU (1) | AU7972994A (ja) |
BR (1) | BR9406064A (ja) |
CA (1) | CA2152809C (ja) |
DE (2) | DE4498745B4 (ja) |
GB (1) | GB2290183B (ja) |
RU (1) | RU2110151C1 (ja) |
SE (1) | SE9502482L (ja) |
WO (1) | WO1995013666A1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5498998A (en) * | 1992-11-16 | 1996-03-12 | Gehrke; James K. | Method for adjusting the output frequency of a frequency synthesizer |
JP3475037B2 (ja) * | 1997-03-14 | 2003-12-08 | 株式会社東芝 | 無線機 |
JPH10303747A (ja) * | 1997-04-25 | 1998-11-13 | Matsushita Electric Ind Co Ltd | 複数周波数帯域pll周波数シンセサイザ |
US6163684A (en) * | 1997-08-01 | 2000-12-19 | Microtune, Inc. | Broadband frequency synthesizer |
SE510523C2 (sv) * | 1997-09-11 | 1999-05-31 | Ericsson Telefon Ab L M | Radiokommunikationsenhet och radiotelefon innefattande radiokommunikationsenhet |
CN1246989A (zh) * | 1997-12-05 | 2000-03-08 | 皇家菲利浦电子有限公司 | 一种通信系统,通信装置和频率综合器 |
US6049255A (en) * | 1998-06-05 | 2000-04-11 | Telefonaktiebolaget Lm Ericsson | Tuning the bandwidth of a phase-locked loop |
US6614806B1 (en) * | 2000-01-06 | 2003-09-02 | Motorola Inc. | Method and apparatus for interfering receiver signal overload protection |
KR100346211B1 (ko) * | 2000-10-19 | 2002-08-01 | 삼성전자 주식회사 | 이동통신단말기에서 송수신용 국부발진신호 발생장치 및방법 |
DE10336297B4 (de) | 2003-08-04 | 2006-09-07 | Atmel Germany Gmbh | Schaltung und Verfahren zum Erzeugen von Frequenzen mit einem Phasenregelkreis |
GB2409383B (en) * | 2003-12-17 | 2006-06-21 | Wolfson Ltd | Clock synchroniser |
DE102004063935A1 (de) * | 2004-07-01 | 2006-03-30 | Krohne Meßtechnik GmbH & Co KG | Frequenzsynthesizer und Verfahren zum Betrieb eines Frequenzsynthesizers |
US7535685B2 (en) * | 2006-01-31 | 2009-05-19 | Amperion, Inc. | Radio frequency signal coupler, coupling system and method |
US7772930B2 (en) * | 2006-04-06 | 2010-08-10 | Broadcom Corporation | Calibration techniques for phase-locked loop bandwidth |
US7869782B2 (en) * | 2007-12-14 | 2011-01-11 | Broadcom Corporation | Multi-mode transmit and receive PLL |
RU2496232C1 (ru) * | 2012-03-20 | 2013-10-20 | Федеральное бюджетное учреждение "27 Центральный научно-исследовательский институт Министерства обороны Российской Федерации" | Приемопередатчик для радиорелейной линии |
US9031606B2 (en) * | 2012-05-18 | 2015-05-12 | Cellco Partnership | LTE data connectivity solution |
US8598925B1 (en) | 2012-07-16 | 2013-12-03 | Nanowave Technologies Inc. | Frequency determination circuit and method |
CN104639162A (zh) * | 2013-11-12 | 2015-05-20 | 北京信威通信技术股份有限公司 | 一种并联多通道射频远端单元装置及其本振信号产生方法 |
KR102337541B1 (ko) * | 2018-06-07 | 2021-12-09 | 삼성전자 주식회사 | 복수개의 위상 고정 루프 회로를 포함하는 전자 장치 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4156855A (en) * | 1978-01-26 | 1979-05-29 | Rca Corporation | Phase-locked loop with variable gain and bandwidth |
JPS5885623A (ja) * | 1981-11-18 | 1983-05-23 | Pioneer Electronic Corp | Am受信機の同調方法 |
US4471328A (en) * | 1982-05-14 | 1984-09-11 | Motorola, Inc. | Variable frequency reference source responsive to digital data |
US4802235A (en) * | 1985-04-26 | 1989-01-31 | Comven, Inc. | Subscriber unit for a flexible communication system |
US4969210A (en) * | 1988-02-10 | 1990-11-06 | Motorola, Inc. | Two-way radio having a PLL |
US5008629A (en) * | 1988-06-20 | 1991-04-16 | Matsushita Electric Industrial Co., Ltd. | Frequency synthesizer |
US4920320A (en) * | 1988-12-19 | 1990-04-24 | Motorola, Inc. | Phase locked loop with optimally controlled bandwidth |
DE3939709A1 (de) * | 1989-12-01 | 1991-06-06 | Bosch Gmbh Robert | Verfahren zur abstimmung eines funksende- und/oder -empfangsgeraetes |
US5093632A (en) * | 1990-08-31 | 1992-03-03 | Motorola, Inc. | Latched accumulator fractional n synthesis with residual error reduction |
US5151665A (en) * | 1991-02-07 | 1992-09-29 | Uniden America Corporation | Phase-lock-loop system with variable bandwidth and charge pump parameters |
US5175729A (en) * | 1991-06-05 | 1992-12-29 | Motorola, Inc. | Radio with fast lock phase-locked loop |
JP2819876B2 (ja) * | 1991-08-20 | 1998-11-05 | 松下電器産業株式会社 | 周波数シンセサイザ |
-
1993
- 1993-11-09 US US08/149,677 patent/US5448763A/en not_active Expired - Lifetime
-
1994
- 1994-10-11 DE DE4498745A patent/DE4498745B4/de not_active Expired - Lifetime
- 1994-10-11 BR BR9406064A patent/BR9406064A/pt not_active IP Right Cessation
- 1994-10-11 JP JP51382195A patent/JP3938403B2/ja not_active Expired - Lifetime
- 1994-10-11 CA CA002152809A patent/CA2152809C/en not_active Expired - Fee Related
- 1994-10-11 WO PCT/US1994/011469 patent/WO1995013666A1/en active Application Filing
- 1994-10-11 KR KR1019950702835A patent/KR0178619B1/ko not_active IP Right Cessation
- 1994-10-11 RU RU95117088A patent/RU2110151C1/ru active
- 1994-10-11 DE DE4498745T patent/DE4498745T1/de active Pending
- 1994-10-11 AU AU79729/94A patent/AU7972994A/en not_active Abandoned
- 1994-10-11 GB GB9513646A patent/GB2290183B/en not_active Expired - Lifetime
- 1994-10-11 CN CN94190900A patent/CN1048604C/zh not_active Expired - Lifetime
-
1995
- 1995-07-07 SE SE9502482A patent/SE9502482L/ not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
GB2290183A (en) | 1995-12-13 |
DE4498745B4 (de) | 2005-11-03 |
WO1995013666A1 (en) | 1995-05-18 |
CA2152809A1 (en) | 1995-05-18 |
GB2290183B (en) | 1998-08-19 |
CN1048604C (zh) | 2000-01-19 |
DE4498745T1 (de) | 1997-07-31 |
RU2110151C1 (ru) | 1998-04-27 |
AU7972994A (en) | 1995-05-29 |
KR0178619B1 (ko) | 1999-05-15 |
CA2152809C (en) | 1999-09-21 |
CN1116473A (zh) | 1996-02-07 |
BR9406064A (pt) | 1996-02-06 |
SE9502482D0 (sv) | 1995-07-07 |
SE9502482L (sv) | 1995-09-11 |
GB9513646D0 (en) | 1995-09-27 |
JPH08505754A (ja) | 1996-06-18 |
US5448763A (en) | 1995-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3938403B2 (ja) | 無線周波数チャネル間隔に応答して位相ロック・ループ周波数シンセサイザを動作させる装置および方法 | |
KR100197360B1 (ko) | 위상 동기 루프의 루프 대역폭을 제어하는 장치 및 방법 | |
US5424689A (en) | Filtering device for use in a phase locked loop controller | |
KR0165007B1 (ko) | 위상 고정 루프를 위한 위상 동기 회로 및 그에 따른 방법 | |
US8154329B2 (en) | Device and method for phase compensation | |
US9035682B2 (en) | Method and apparatus for single port modulation using a fractional-N modulator | |
EP0664617B1 (en) | PLL synthesizer | |
US5838202A (en) | Error suppressing circuit and method therefor for a phase locked loop | |
JPH0832507A (ja) | 移動無線機 | |
US7039380B2 (en) | Automatic center frequency tuning of a voltage controlled oscillator | |
JP3599183B2 (ja) | 衛星通信送信制御方式及び小型地球局 | |
US6185411B1 (en) | Apparatus and method for enabling elements of a phase locked loop | |
US20040023625A1 (en) | Frequency synthesizer and a method for synthesizing a frequency | |
JP3203119B2 (ja) | 周波数シンセサイザ回路 | |
KR100617553B1 (ko) | 이동통신 단말기에서 채널 변경 시 위상동기루프의 록 시간단축장치 및 그 방법 | |
WO2004109928A1 (ja) | 周波数シンセサイザ及び無線通信装置 | |
CN106549663A (zh) | 频踪快速锁定的方法及装置 | |
JPH05315949A (ja) | Pll制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050104 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050404 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060306 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070322 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |