JPS6062244A - 送信周波数シンセサイザ回路 - Google Patents

送信周波数シンセサイザ回路

Info

Publication number
JPS6062244A
JPS6062244A JP16977983A JP16977983A JPS6062244A JP S6062244 A JPS6062244 A JP S6062244A JP 16977983 A JP16977983 A JP 16977983A JP 16977983 A JP16977983 A JP 16977983A JP S6062244 A JPS6062244 A JP S6062244A
Authority
JP
Japan
Prior art keywords
frequency
signal
offset
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16977983A
Other languages
English (en)
Inventor
Junichiro Kojima
小嶋 順一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP16977983A priority Critical patent/JPS6062244A/ja
Publication of JPS6062244A publication Critical patent/JPS6062244A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers

Landscapes

  • Transmitters (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は自動車電話システムなどに使用される無線基地
局送信装置の送信周波数シンセサイザ回路に関するもの
である。
従来、この種の自動車電話システムにおいては、自動車
の発呼および着呼時に複数の無線基地局が同一チャンネ
ルで同時送信を行なうが、これら各無線基地局の送信波
はサービス・エリアの境界で移動局が複数の到来電波を
受信した時に復調したテータ信号に影咎を及ぼさないよ
うに、互いにある間隔で周波数を、正規の回線周波数か
らオフセットして用いていた。
仁のような周波数オフセラlシンセサイザ方式を用いた
送信機で実現するためには、シンセサイザの基準発振器
の周波数をオフセット値に比べ十分に高安定度にすると
共に、各無線基地局毎に異なるオフセット値を持たせる
ために、各無線基地局がその有する回線周波数のオフセ
ット値に応じて異なる周波数の基準発振器を有する必要
がある。このためオフセット値を決定するまで基準発振
器が製造できないこと、また各無線基地局間で保守用の
予備基準発振器が融通できないこと等の欠点があった。
本発明の目的は、このような従来技術の欠点を解決し、
基準発振器を共用でき、製造上あるいは保守上の効率を
上けた送信周波数シンセサイザ回路を提供することにあ
る。
本発明の送信周波数シンセサイザ回路は、第1の制御電
圧の供給をうけ回線周波数間隔でステップ状に可変する
周波数を出力する第1の電圧制御発振器と、この第1の
電圧制御発振器の出力を回線設定信号に従って可変分周
しこの可変分周信号と所定基準周波数信号とを位相比較
して前記第1の制御電圧を形成する第1の位相同期回路
と、第2の制御電圧の供給をうけ微少周波数間隔のオン
セット周波数をステップ状に可変発振する第2の電圧制
御発振器と、この第2の電圧制御発振器の出力をオフセ
ット信号に従って可変分周しこの可変分周信号と前記基
準周波数信号とを位相比較し前記第2の制御電圧を形成
する第2の位相同期回路と、前記第1および第2の電圧
制御発振器の各出力を合成するξキサ手段とを含み構成
される。
次に、本発明を図面を参照して詳細に説明する。
第1図は本発明の一実施例のブロック図で、チャンネル
間隔25kHz、オフセット間隔500Hzの送信機を
示している。この実施例は、基準発振器1と、チャンネ
ル設定用電圧制御発振器(VOC)5およびフェーズ・
ロック・ループ(PI、L、)24と、オフセット用V
coloおよびP L L 25と、ミキサ6とがら構
成されている。
またPLL24(25)は、固定分周器2(7)、位相
比較器3(8)、可変分局器4(9)から構成されてい
る。
図において、基準発振器1の出力である基準周波数信号
13は、固定分局器2で分周され、25kHzO分周器
出力(W号14となり、VCO5の出力信号17は、可
変分周器4においてチャンネル設定信号11により決定
される分周比nに分周され、約25kHzの分周器出力
信号15となるものとする。位相比較器3は、可変分周
器4の出力信号15の位相を固定分周器2の出力14の
位相に一致させるように、周波数制御信号16をVCO
5に加える。これら各回路2,3.4で構成されるP 
L L回路24によって、VCO5の出力イg号17は
、チャンネル設定信号11により決定される周波数(2
5kHzXn)に設定され、その誤差は基準周波数信号
13の誤差に一致するように安定化される。
この分周比nがn+1となるようにチャンネル設定信号
11を変化させると、VCC)5の出力信号17i’j
:25 kHz X nから、25 kHz X(n+
1)に増加し、その出力周波数が25kHz増加する。
従って、チャンネル設定信号11によって25 kHz
毎に任意の周波数にvCO出力出力信号音7定できる。
また、固定分局器75位相比較器8.可変分周器9.変
調用VCOIOから構成される系も各分周器7,9の出
力18.19が500H2である点以外は同様に動作す
る。すなわち、オフセット・設定用信号12により決定
される周波数に、変調用VCOIOの出力信号21が設
定され、可変分周器9の分局比をn′からn′+1に増
加させることにより、500HzXn’から500 H
,z X(n’+1 )へ増加し、500I4zごとに
変調用vcoioの出力信号21を変化させることがで
きる。なお、データ信号23は変調用VCOIOに加え
られ、その出力信号21に変調をかけるものである。
vC05の出力信号17とVColoの変調さ扛だ出力
信号21とはミキサ6にて混合され、送信出刃信号22
となる。従って、例えば870.000MHzの正規の
回線周波数に対して、 870. (l O05MHz
 、869.9995MHz等の送信出刃信号22を得
ることができる。
従来の構成では、可変分周器9が固定分周器となってお
り、送信出力1ぎ号22の周波数をオフセットするため
には、基準周波数信号J3を変化させていた。この基準
発振器lとしてはそのオフセット値に比較して十分小さ
い周波数偏差が要求されるため、十分な可変幅を得るこ
とが困難であり、従ってこのオフセット値に見合う中心
周波数1で基準発振器1を製造することとなり、異なる
オフセット値を有する送信機の間では、基準発振器1を
融通することができないという欠点があった。
一方、本発明の構成においては、同一周波数の基準発振
器1を使用して、チャンネル設定信号11により任意の
チャンネルの正規の回線周波数に送信出力毎号22を設
定すると同時に、オフセット設定信号12により任意の
オフセット値に送信出力(m号22の周波数をオフセッ
トすることが可能であるので、その基準発振器を共通に
用いることが出来る。
なお、本実施例では、チャンネル間隔25kHz。
オフセット間隔50011zの場合を説明したが、チャ
ンネル間隔及びオフセット間隔はそれぞれの無線システ
ムにおいて要求により任意に定められる値である。
以上の説明したように、本発明によれば、送信出力周波
数が任意のチャンネルに設定できると同時に、微小周波
数間隔で任意の周波数に、正規の回線周波数からオフセ
ットできる機能を有する送信機が、四−周波数の基準発
振器を使用して構成できる。したがって、回線周波数及
びオフセット値が未定の′ままでも基準発振器の製造が
可能となり、またオフセット値の異なる送信機間でも基
準発振器の互換性があり保守が容易になるという大きな
経済効果が生ずる。
【図面の簡単な説明】
第1図は本発明の実施例のブロック図を示す。 図において、 1−・・・・・基準発振器、2,7・・・・・・固定分
周器、3゜8−−−−=位相比較器、4,9・・・・・
・可変分周器、5°゛。 ・・・VCo、6・・・・・・ミキサ、10・・・・・
・変調用VC0゜11・°゛・・チャンネル設定信号、
12・・・・・・オフセット設定信号、13・・・・・
・基準周波数信号、i4+t5・・・・・・分周器出力
信号、16,20・・・・“周波数制御信号、17.2
1・・・・・・出力信号、18.19・・・・・・分周
器出力信号、22・・・・・・送信出力信号、23・・
・・・・データ信号、24,25・・・・・・PLL回
路である。

Claims (1)

    【特許請求の範囲】
  1. 第1の制御電圧の供給をうけ回線周波数間隔でステップ
    状に可変する周波数を出力する第1の電圧制御発振器と
    、この第1の電圧制御発振器の出力を回線設定信号に従
    って可変分周しこの可変分周信号と所定基準周波数信号
    とを位相比較して前記第1の制御電圧を形成する第1の
    位相周期回路と、第2の制御電圧の供給をうけ微少筒波
    数間隔のオフセット周波数をステップ状に可変発振する
    第2の電圧制御発振器と、この第2の電圧制御発振器の
    出力をオフセット信号に従゛って可変分周しこの可変分
    周信号と前記基準周波数信号とを位相比較し前記第2の
    制御電圧を形成する第2の位相同期回路と、前記第1お
    よび第2の電圧制御発振器の各出力を合成するミキサ手
    段とを含む送信周波数7ンセサイザ回路。
JP16977983A 1983-09-14 1983-09-14 送信周波数シンセサイザ回路 Pending JPS6062244A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16977983A JPS6062244A (ja) 1983-09-14 1983-09-14 送信周波数シンセサイザ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16977983A JPS6062244A (ja) 1983-09-14 1983-09-14 送信周波数シンセサイザ回路

Publications (1)

Publication Number Publication Date
JPS6062244A true JPS6062244A (ja) 1985-04-10

Family

ID=15892704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16977983A Pending JPS6062244A (ja) 1983-09-14 1983-09-14 送信周波数シンセサイザ回路

Country Status (1)

Country Link
JP (1) JPS6062244A (ja)

Similar Documents

Publication Publication Date Title
JP2526847B2 (ja) ディジタル方式無線電話機
US5291474A (en) Procedure for forming frequencies of a digital radio telephone
JPS623621B2 (ja)
US8013681B2 (en) Wide spectrum radio transmit architecture
RU2110151C1 (ru) Устройство и способ управления синтезатором частоты с системой фазовой автоматической подстройки частоты в зависимости от расстановки радиочастотных каналов
EP0398688B1 (en) Procedure for forming frequencies of a digital radio telephone
US4471328A (en) Variable frequency reference source responsive to digital data
JPH01126023A (ja) 送受同時通信無線機
CA1073536A (en) Frequency modulation system
JP2000031898A (ja) 移動電話用の送受信システム及び送信方法
JPS6062244A (ja) 送信周波数シンセサイザ回路
US4095190A (en) Tuning system
CA1194156A (en) Phase-locked loop with d.c. modulation capability
JP2796969B2 (ja) 移動無線装置
JPH09261019A (ja) 同期回路
JP3248453B2 (ja) 発振装置
JPS5854708A (ja) 無線送信機
JPS5845860B2 (ja) 変調回路
JPH0273706A (ja) Fm変調装置
JPH03147409A (ja) 周波数変調器
JPH11266171A (ja) 周波数変換装置
JPS5838053A (ja) 無線通信用変調装置
JPS5853239A (ja) 無線通信システム
JPH055207B2 (ja)
JPH0661744A (ja) 送受信周波数変換器