JPH0837447A - インバータ発振回路 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、パルス幅を可変できるインバータ発
振回路を提供する。 【構成】抵抗Ｒ２及びコンデンサＣ１により決定される
時定数の一定時間毎に、コンデンサＣ１の充電電圧が、
１段目インバータＩＣ１のスレッショルド電圧を越える
かを検出して１段目インバータＩＣ１からハイレベル
「Ｈ」、ローレベル「Ｌ」を繰り返し出力する際、コン
デンサＣ１の充電電圧が１段目インバータＩＣ１のスレ
ッショルド電圧を越えたときにコンデンサＣ１の充電電
圧を接地側に放電させることにより、この放電時間が短
くなり、発振するパルス幅が可変される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばＣ−ＭＯＳイン
バータＩＣを２段接続したインバータ発振回路に関す
る。

【０００２】

【従来の技術】図６はインバータ発振回路の構成図であ
る。Ｃ−ＭＯＳインバータＩＣ（以下、インバータと称
する）ＩＣ１、ＩＣ２が２段接続されている。このうち
１段目インバータＩＣ１の入力端子には抵抗Ｒ１が接続
され、かつ各インバータＩＣ１、ＩＣ２の接続点と２段
目インバータＩＣ２の出力端子との間には、時定数を決
定する抵抗Ｒ２及びコンデンサＣ１が接続されている。

【０００３】そして、これら抵抗Ｒ２とコンデンサＣ１
との接続点が、抵抗Ｒ１に接続されている。かかる構成
であれば、図７に示すように抵抗Ｒ２及びコンデンサＣ
１により決定される時定数の一定時間毎に、コンデンサ
Ｃ１の充電電圧が、１段目インバータＩＣ１のスレッシ
ョルド電圧ＶTHを越えるかを検出し、１段目のインバー
タＩＣ１からハイレベル「Ｈ」、ローレベル「Ｌ」を繰
り返し出力する。

【０００４】例えば、コンデンサＣ１の放電後、１段目
インバータＩＣ１の入力端子側であるａ点の電圧がスレ
ッショルド電圧ＶTHよりも下がると、このインバータＩ
Ｃ１の出力端子側のｃ点の電圧は「Ｈ」レベルとなり、
２段目インバータＩＣ２の出力端子側ｄ点の電圧は
「Ｌ」レベルとなる。

【０００５】このように２段目インバータＩＣ２の出力
側が「Ｌ」レベルになると、コンデンサＣ１は充電され
る。このコンデンサＣ１に対する充電によりａ点が１段
目インバータＩＣ１のスレッショルド電圧ＶTHを越える
と、この瞬間に、１段目インバータＩＣ１の出力端子側
ｃ点の電圧は「Ｌ」レベルとなり、２段目インバータＩ
Ｃ２の出力端子側ｄ点の電圧は「Ｈ」レベルとなり、コ
ンデンサＣ１は放電する。

【０００６】このようにコンデンサＣ１が放電すると、
１段目インバータＩＣ１の入力端子側であるａ点の電圧
が次第に下がり、このインバータＩＣ１の出力端子側の
ｃ点の電圧は「Ｌ」レベルとなり、２段目インバータＩ
Ｃ２の出力端子側ｄ点の電圧は「Ｈ」レベルとなる。

【０００７】そして、再び、コンデンサＣ１の放電後、
１段目インバータＩＣ１の入力端子側であるａ点の電圧
がスレッショルド電圧ＶTHよりも下がると、このインバ
ータＩＣ１の出力端子側のｃ点の電圧は「Ｈ」レベルと
なり、２段目インバータＩＣ２の出力端子側ｄ点の電圧
は「Ｌ」レベルとなる。これ以降、上記動作が繰り返さ
れることにより所定周期のパルス信号が発生する。

【０００８】

【発明が解決しようとする課題】しかしながら、上記イ
ンバータ発振回路では、発生するパルス信号のパルス幅
が、１段目インバータＩＣ１のスレッショルド電圧ＶTH
により決まってしまい、一定のデューティ比（５０：５
０）のパルス信号として出力されてしまう。

【０００９】このため、一定デューティ比のパルス信号
しか出力できず、パルス幅を可変することは困難であっ
た。そこで本発明は、パルス幅を可変できるインバータ
発振回路を提供することを目的とする。

【００１０】

【課題を解決するための手段】請求項１によれば、イン
バータを２段接続し、これらインバータの接続点と２段
目のインバータ出力端子との間に時定数を決定する第１
の抵抗及びコンデンサを接続し、かつこれら第１の抵抗
とコンデンサとの接続点と１段目インバータ入力端子と
の間に第２の抵抗を接続したインバータ発振回路と、コ
ンデンサの充電電圧が１段目インバータのスレッショル
ド電圧を越えたときにコンデンサの充電電圧を接地側に
放電させる放電時間可変回路と、を備えて上記目的を達
成しようとするインバータ発振回路である。

【００１１】請求項２によれば、インバータを２段接続
し、これらインバータの接続点と２段側のインバータ出
力端子との間に時定数を決定する第１の抵抗及びコンデ
ンサを接続し、かつこれら第１の抵抗とコンデンサとの
接続点と１段目インバータ入力端子との間に第２の抵抗
を接続したインバータ発振回路と、マイクロコンピュー
タの出力ポートから出力される所定周期のパルス信号に
応じてコンデンサの充電電圧を、１段目インバータのス
レッショルド電圧を越える前に強制的に放電させる放電
回路と、コンデンサの充電電圧が１段目のインバータの
スレッショルド電圧を越えたときにコンデンサの充電電
圧を接地側に放電させる放電時間可変回路と、この放電
時間可変回路の放電により発生したパルスをリセット信
号としてマイクロコンピュータのリセット端子に送る発
振出力回路と、を備えて上記目的を達成しようとするイ
ンバータ発振回路である。請求項３によれば、放電時間
可変回路は、コンデンサに接続する放電抵抗の抵抗値を
可変して発振するパルス幅を可変する。

【００１２】

【作用】請求項１によれば、抵抗及びコンデンサにより
決定される時定数の一定時間毎に、コンデンサの充電電
圧が、１段目インバータのスレッショルド電圧を越える
かを検出して１段目インバータからハイレベル「Ｈ」、
ローレベル「Ｌ」を繰り返し出力する際、コンデンサの
充電電圧が１段目のインバータのスレッショルド電圧を
越えたときにコンデンサの充電電圧を放電させることに
より、この放電時間が短くなり、発振するパルス幅が可
変される。

【００１３】請求項２によれば、上記請求項１同様に１
段目インバータからハイレベル「Ｈ」、ローレベル
「Ｌ」を繰り返し出力する際、マイクロコンピュータの
出力ポートから出力される所定周期のパルス信号に応じ
てコンデンサの充電電圧を、１段目インバータのスレッ
ショルド電圧を越える前に強制的に放電させてパルス信
号の発振を停止する。従って、コンデンサの充電電圧は
スレッショルド電圧を越えることはなく、上記パルス信
号をリセット信号として出力しない。

【００１４】ところが、マイクロコンピュータから出力
されるパルス信号のパルス幅が長くなる、又はパルス信
号が来なくなると、コンデンサの充電電圧を強制的に放
電させることがなくなり、コンデンサの充電電圧がスレ
ッショルド電圧を越えるようになる。

【００１５】このとき、コンデンサの充電電圧が放電時
間可変回路により接地側に放電されてパルスが発生し、
このパルスがリセットパルス信号としてマイクロコンピ
ュータのリセット端子に送られる。請求項３によれば、
コンデンサに接続する放電抵抗の抵抗値を可変すること
により、発振するパルス幅を可変する。

【００１６】

【実施例】 (1) 以下、本発明の第１の実施例について図面を参照し
て説明する。なお、図６と同一部分には同一符号を付し
てある。図１はインバータ発振回路の構成図である。

【００１７】インバータ発振回路１は、次のような構成
となっている。各インバータＩＣ１、ＩＣ２が２段接続
されている。このうち１段目インバータＩＣ１の入力端
子には抵抗Ｒ１が接続され、かつ各インバータＩＣ１、
ＩＣ２の接続点と２段目インバータＩＣ２の出力端子と
の間には、時定数を決定する抵抗Ｒ２及びコンデンサＣ
１が接続されている。

【００１８】そして、これら抵抗Ｒ２とコンデンサＣ１
との接続点ｂ´が、抵抗Ｒ１に接続されている。このイ
ンバータ発振回路１には、放電時間可変回路２が接続さ
れている。

【００１９】この放電時間可変回路２は、コンデンサＣ
１の充電電圧が１段目インバータＩＣ１のスレッショル
ド電圧ＶTHを越えたときにコンデンサＣ１の充電電圧を
接地側に放電させる機能を有している。

【００２０】具体的な構成は次の通りである。各インバ
ータＩＣ１、ＩＣ２との接続点ｃ´には、インバータＩ
Ｃ３が接続され、このインバータＩＣ３の出力端子が抵
抗Ｒ４を介してＰＮＰ型のトランジスタＴＲ１のベース
に接続されている。

【００２１】このトランジスタＴＲ１のコレクタは、放
電抵抗Ｒ３を介して抵抗Ｒ２とコンデンサＣ１との接続
点ｂ´に接続され、かつそのベースとエミッタ間には抵
抗Ｒ５が接続されている。

【００２２】次に上記の如く構成されたインバータ発振
回路の作用について説明する。コンデンサＣ１に対する
充電が行われ、図２に示すように１段目インバータＩＣ
１の入力端子側であるａ´点の電圧がスレッショルド電
圧ＶTHを越えると、このインバータＩＣ１の出力端子側
のｃ´点の電圧は「Ｌ」レベルとなり、２段目インバー
タＩＣ２の出力端子側ｄ´点の電圧は「Ｈ」レベルとな
る。

【００２３】このように２段目インバータＩＣ２の出力
側が「Ｈ」レベルになると、コンデンサＣ１の充電電圧
は放電される。このとき、１段目インバータＩＣ１の出
力側ｃ´点が「Ｌ」レベルとなるので、インバータＩＣ
３を通して「Ｈ」レベルがトランジスタＴＲ１のベース
に加わり、このトランジスタＴＲ１は導通する。

【００２４】このトランジスタＴＲ１の導通により、コ
ンデンサＣ１の充電電圧が放電抵抗Ｒ３、さらにトラン
ジスタＴＲ１のコレクターエミッタ間を通して接地側に
放電される。

【００２５】従って、コンデンサＣ１の放電時間が短く
なり、これに伴って１段目インバータＩＣ１の出力レベ
ル「Ｌ」の期間が短くなり、さらに２段目インバータＩ
Ｃ２の出力レベル「Ｈ」の期間も短くなる。

【００２６】ここで、コンデンサＣ１の放電時間は、コ
ンデンサＣ１及び放電抵抗Ｒ３により決まる時定数、つ
まり放電抵抗Ｒ３の抵抗値によって可変できるので、１
段目インバータＩＣ１の出力レベル「Ｌ」の期間、及び
２段目インバータＩＣ２の出力レベル「Ｈ」の期間も可
変できる。

【００２７】この後、コンデンサＣ１の放電が終了する
と、再びコンデンサＣ１に対する充電が行われ、１段目
インバータＩＣ１の入力側ａ´点の電圧が１段目インバ
ータＩＣ１のスレッショルド電圧ＶTHを越えると、再
び、１段目インバータＩＣ１の出力端子側ｃ´点の電圧
は「Ｌ」レベルとなり、２段目インバータＩＣ２の出力
端子側ｄ´点の電圧は「Ｈ」レベルとなる。

【００２８】これ以降、上記動作が繰り返されてパルス
信号が発振される。このように第１の実施例において
は、コンデンサＣ１の放電に際し、このコンデンサＣ１
の充電電圧を放電抵抗Ｒ３及びトランジスタＴＲ３を通
して接地側に放電するようにしたので、コンデンサＣ１
の放電時間を短くでき、発振するパルス信号のパルス幅
を短くできる。

【００２９】又、コンデンサＣ１の放電時間を放電抵抗
Ｒ３の抵抗値によって可変できるので、１段目インバー
タＩＣ１の出力レベル「Ｌ」の期間、及び２段目インバ
ータＩＣ２の出力レベル「Ｈ」の期間も可変でき、これ
によって発振するパルス信号のパルス幅を可変できる。 (2) 次に本発明の第２の実施例について説明する。な
お、図１と同一部分には同一符号を付してその詳しい説
明は省略する。

【００３０】図３はインバータ発振回路の構成図であ
る。このインバータ発振回路は、マイクロコンピュータ
１０のウオッチ・ドック・タイマーとして適用してい
る。

【００３１】又、ウオッチ・ドック・タイマー発振回路
１１は、第１の実施例におけるインバータ発振回路１及
び放電時間可変回路２を合わせた機能である。マイクロ
コンピュータ１０におけるウオッチ・ドック・タイマー
の２つの出力ポート、つまりＰ１ポート及びＰ２ポート
には、放電回路１２が接続されている。

【００３２】この放電回路１２は、マイクロコンピュー
タ１０のＰ１ポート及びＰ２ポートから出力される所定
周期ｔ１の各パルス信号に応じてコンデンサＣ１の充電
電圧を、１段目インバータＣＩ１のスレッショルド電圧
ＶTHを越える前に強制的に放電させる機能を有してい
る。

【００３３】具体的には、各抵抗Ｒ６、Ｒ７及びコンデ
ンサＣ２が直列接続され、このうち抵抗Ｒ６とコンデン
サＣ２との間にマイクロコンピュータ１０のＰ１ポート
及びＰ２ポートが共通接続されている。さらに、抵抗Ｒ
７には、ＰＮＰ型のトランジスタＴＲ２のベースが接続
されている。

【００３４】このトランジスタＴＲ２のコレクタは、イ
ンバータ発振回路１におけるコンデンサＣ１に接続さ
れ、かつそのベースーエミッタ間には抵抗Ｒ８が接続さ
れている。

【００３５】発振出力回路１３は、放電時間可変回路２
の放電により発生したパルスをリセットパルス信号とし
てマイクロコンピュータ１０のリセット端子ＲＥＳＥＴ
に送る機能を有している。

【００３６】具体的には、インバータＩＣ４の入力端子
が、各インバータＩＣ１、ＩＣ２との間に接続され、そ
の出力端子が抵抗Ｒ９を介してＰＮＰ型のトランジスタ
ＴＲ３のベースに接続されている。

【００３７】このトランジスタＴＲ３のコレクタは、抵
抗Ｒ１０を通して直流電圧Ｖccに接続されるとともにオ
ープンコレクタとしてマイクロコンピュータ１０のリセ
ット端子ＲＥＳＥＴに接続され、かつそのベースーエミ
ッタ間には抵抗Ｒ１１が接続されている。

【００３８】一方、マイクロコンピュータ１０のウオッ
チ・ドック・マイマー機能の端子ＷＴＯが、トランジス
タＴＲ３のコレクタに接続されている。又、リセット回
路１４は、電源の投入／遮断時にリセットパルス信号を
発生してマイクロコンピュータ１０のリセット端子ＲＥ
ＳＥＴに送る機能を有している。

【００３９】次に上記の如く構成されたインバータ発振
回路の作用について説明する。マイクロコンピュータ１
０は、図４に示すようにＰ１ポート及びＰ２ポートから
それぞれ周期ｔ１の各パルス信号をその位相を半周期づ
つずらして出力する。

【００４０】これらパルス信号は、合成されて周期ｔ２
のパルス信号として放電回路１２に入力する。この放電
回路１２は、周期ｔ２のパルス信号をコンデンサＣ２に
より微分し、この微分信号によりトランジスタＴＲ２を
導通する。

【００４１】このトランジスタＴＲ２の導通により、コ
ンデンサＣ１の充電電圧は、トランジスタＴＲ２のコレ
クターエミッタ間を通して強制的に放電される。このと
き、トランジスタＴＲ２は周期ｔ２のタイミングで導通
するが、この導通タイミングは、ウオッチ・ドック・タ
イマー発振回路１１が単独で動作したときのコンデンサ
Ｃ１の放電周期ｔ０よりも短く設定されている。

【００４２】すなわち、Ｐ１及びＰ２の各ポートから出
力される各パルスの周期をｔ１、コンデンサＣ１の充電
電圧を強制的に放電させる周期をｔ２、ウオッチ・ドッ
ク・タイマー発振回路１１の単独で動作したときのコン
デンサＣ１の放電周期をｔ０とすれば、 ｔ２＜ｔ０＜ｔ１ …(1) の関係に設定されている。

【００４３】従って、コンデンサＣ１の充電電圧は、周
期ｔ２毎に、トランジスタＴＲ２のコレクターエミッタ
間を通して強制的に放電され、リセットパルス信号が発
生してマイクロコンピュータ１０のリセット端子ＲＥＳ
ＥＴに送られることはない。

【００４４】ところが、マイクロコンピュータ１０に暴
走等が発生し、この状態にＰ２ポートの出力レベルが図
５に示すように「Ｈ」レベルに固定されると、トランジ
スタＴＲ２の導通タイミングは、Ｐ１ポートからのパル
ス信号のみとなり、２倍の周期ｔ２となる。

【００４５】このため、放電回路１２によりコンデンサ
Ｃ１の充電電圧を強制的に放電させる周期が２・ｔ２と
なるので、ウオッチ・ドック・タイマー発振回路１１の
単独で動作したときのコンデンサＣ１の放電周期ｔ０よ
りも長くなる。

【００４６】 ２・ｔ２＞ｔ０ …(2) 従って、コンデンサＣ１に対する充電により１段目イン
バータＩＣ１の入力端子側の電圧がスレッショルド電圧
ＶTHを越えると、このインバータＩＣ１の出力電圧は
「Ｌ」レベルとなり、２段目インバータＩＣ２の出力端
子側の電圧は「Ｈ」レベルとなる。

【００４７】このとき、インバータＩＣ２を通して
「Ｈ」レベルがトランジスタＴＲ１のベースに加わるの
で、このトランジスタＴＲ１は導通する。このトランジ
スタＴＲ１の導通により、コンデンサＣ１の充電電圧が
放電抵抗Ｒ３、さらにトランジスタＴＲ１のコレクター
エミッタ間を通して接地側に放電される。

【００４８】これと共に、インバータＩＣ３の出力は
「Ｈ」レベルとなるので、この「Ｈ」レベル出力がトラ
ンジスタＴＲ３のベースに加わることにより、このトラ
ンジスタＴＲ３は導通する。

【００４９】この結果、トランジスタＴＲ３のコレクタ
側は、「Ｌ」レベルとなり、これがリセットパルス信号
としてマイクロコンピュータ１０のリセット端子ＲＥＳ
ＥＴに送られる。

【００５０】このように上記第２の実施例においては、
マイクロコンピュータ１０から出力されるパルス信号の
パルス幅が長くなったり、又はパルス信号が来なくなる
と、コンデンサＣ１の充電電圧を強制的に放電させるタ
イミングが長くなり、コンデンサＣ１の充電電圧がスレ
ッショルド電圧ＶTHを越えてパルスを発生し、このパル
スをリセットパルス信号としてマイクロコンピュータ１
０のリセット端子に送るようにしたので、マイクロコン
ピュータ１０においてノイズ等によりＰ１又はＰ２ポー
トのうちいずれ一方のポートの出力レベルが「Ｈ」又は
「Ｌ」に固定された場合、このときにマイクロコンピュ
ータ１０のリセット端子に対してリセットパルスを確実
に送ることができる。

【００５１】又、マイクロコンピュータ１０のウオッチ
・ドック・タイマーの２つのポートの各出力パルスを検
出するので、マイクロコンピュータ１０における暴走等
を検出する確率が高い。

【００５２】さらに、放電抵抗Ｒ３の抵抗値を可変して
コンデンサＣ１の放電時間を可変すれば、リセットパル
ス信号のパルス幅を任意の幅に設定できる。そのうえ、
上記構成であれば、安価なコストで実現でき、市販のＩ
Ｃよりも例えば３分の２程度に安価にできる。

【００５３】

【発明の効果】以上詳記したように本発明によれば、パ
ルス幅を可変できるインバータ発振回路を提供できる。
又、本発明によれば、マイクロコンピュータの出力レベ
ルが「Ｈ」又は「Ｌ」に固定された場合にマイクロコン
ピュータに対してリセットパルスを確実に送ることがで
きるインバータ発振回路を提供できる。

【図面の簡単な説明】

【図１】本発明に係わるインバータ発振回路の第１の実
施例を示す構成図。

【図２】インバータ発振回路の動作タイミング図。

【図３】本発明に係わるインバータ発振回路の第２の実
施例を示す構成図。

【図４】インバータ発振回路の動作タイミング図。

【図５】インバータ発振回路のリセットパルス信号の送
出時の動作タイミング図。

【図６】従来のインバータ発振回路の構成図。

【図７】同インバータ発振回路の動作タイミング図。

【符号の説明】

１…インバータ発振回路、 ＩＣ１，ＩＣ２…インバータ、 Ｒ２…抵抗、 Ｃ１…コンデンサ、 ２…放電時間可変回路、 Ｒ３…放電抵抗、 １０…マイクロコンピュータ、 １１…ウオッチ・ドック・タイマー発振回路、 １２…放電回路、 １３…発振出力回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 インバータを２段接続し、これらインバ
   ータの接続点と２段目の前記インバータ出力端子との間
   に時定数を決定する第１の抵抗及びコンデンサを接続
   し、かつこれら第１の抵抗とコンデンサとの接続点と１
   段目の前記インバータ入力端子との間に第２の抵抗を接
   続したインバータ発振回路と、 前記コンデンサの充電電圧が１段目の前記インバータの
   スレッショルド電圧を越えたときに前記コンデンサの充
   電電圧を接地側に放電させる放電時間可変回路と、を具
   備したことを特徴とするインバータ発振回路。
2. 【請求項２】 インバータを２段接続し、これらインバ
   ータの接続点と２段目の前記インバータ出力端子との間
   に時定数を決定する第１の抵抗及びコンデンサを接続
   し、かつこれら第１の抵抗とコンデンサとの接続点と１
   段目の前記インバータ入力端子との間に第２の抵抗を接
   続したインバータ発振回路と、 マイクロコンピュータの出力ポートから出力される所定
   周期のパルス信号に応じて前記コンデンサの充電電圧
   を、１段目の前記インバータのスレッショルド電圧を越
   える前に強制的に放電させる放電回路と、 前記コンデンサの充電電圧が１段目の前記インバータの
   スレッショルド電圧を越えたときに前記コンデンサの充
   電電圧を接地側に放電させる放電時間可変回路と、 この放電時間可変回路の放電により発生したパルスをリ
   セットパルス信号として前記マイクロコンピュータのリ
   セット端子に送る発振出力回路と、を具備したことを特
   徴とするインバータ発振回路。
3. 【請求項３】 放電時間可変回路は、コンデンサに接続
   する放電抵抗の抵抗値を可変して発振するパルス幅を可
   変することを特徴とする請求項１又は２記載のインバー
   タ発振回路。