JPH083516B2 - 半導体装置用テストヘッドおよびテスト方法 - Google Patents
半導体装置用テストヘッドおよびテスト方法Info
- Publication number
- JPH083516B2 JPH083516B2 JP27798788A JP27798788A JPH083516B2 JP H083516 B2 JPH083516 B2 JP H083516B2 JP 27798788 A JP27798788 A JP 27798788A JP 27798788 A JP27798788 A JP 27798788A JP H083516 B2 JPH083516 B2 JP H083516B2
- Authority
- JP
- Japan
- Prior art keywords
- test head
- semiconductor device
- test
- board
- socket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置が装着されるソケットを備え、
半導体装置試験用テスターに接続される半導体装置用テ
ストヘッドに関する。
半導体装置試験用テスターに接続される半導体装置用テ
ストヘッドに関する。
従来、この種の半導体装置用テストヘッドは第4図な
いし第6図に示すように構成されている。
いし第6図に示すように構成されている。
第4図は従来のテストヘッドを示す斜視図、第5図は
従来のテストヘッドのパフォーマンスボードを外した状
態を示す斜視図、第6図は従来のテストヘッドとハンド
ラーとを組み合わせた使用形態を示す斜視図で、これら
の図において、1はテスター本体、2は操作卓、3はテ
ストヘッドを示し、このテストヘッド3は後述するタイ
ミング調整用基板および信号増幅用基板とを収容するテ
ストヘッド本体3aと、このテストヘッド本体3aに着脱自
在に設けられ、テストヘッド本体3aの上部開口部を閉塞
するパフォーマンスボード3bとから構成されている。前
記テストヘッド本体3a内には、前記テスター1に信号ケ
ーブル4を介して接続されテスター本体1からの信号の
タイミングを調整するためのタイミング調整基板5が幅
方向中央部に配置され、このタイミング調整基板5でタ
イミング調整された信号を増幅するためのテストヘッド
基板6が両側部に配置されている。前記テストヘッド基
板6の上部にはフォーマンスボード3bに接続されるテス
トヘッドピン6aが突設されている。また、前記パフォー
マンスボード3bには被測定物たる半導体装置7が装着さ
れるソケット3cが複数搭載され、このソケット3cに配線
パターン3dを介して接続されかつ前記テストヘッドピン
6aと接続されるテスターピン接触ランドパターン3eが半
導体装置7のリードの本数と対応するように複数形成さ
れている。前記配線パターン3dは、各ソケット3cに対応
する全てのテスターピン接触ランドパターン3eと各ソケ
ット3cとの距離が均一になるよう全ての長さ寸法が同一
に形成されており、前記タイミング調整基板5でずれが
補正された信号はタイミングがずれることなく各ソケッ
ト3cに伝達されることになる。すなわち、前記テストヘ
ッド本体3aにパフォーマンスボード3bを取付けることに
よって、テストヘッドピン6aとテスターピン接触ランド
パターン3eとが接触されて接続されることになり、半導
体装置7はソケット3c,配線パターン3d、テスターピン
接触ランドパターン3e,テストヘッドピン6a,テストヘッ
ド基板6およびタイミング調整基板5を介してテスター
本体1に接続されることになる。このように構成された
従来のテストヘッド3においては、第6図に示すよう
に、操作し易いように支持台8によって所定の高さに支
持され、ハンドラー9によって半導体装置7の装着、供
給が行われており、このハンドラー9はテストヘッド3
毎に配置されていた。
従来のテストヘッドのパフォーマンスボードを外した状
態を示す斜視図、第6図は従来のテストヘッドとハンド
ラーとを組み合わせた使用形態を示す斜視図で、これら
の図において、1はテスター本体、2は操作卓、3はテ
ストヘッドを示し、このテストヘッド3は後述するタイ
ミング調整用基板および信号増幅用基板とを収容するテ
ストヘッド本体3aと、このテストヘッド本体3aに着脱自
在に設けられ、テストヘッド本体3aの上部開口部を閉塞
するパフォーマンスボード3bとから構成されている。前
記テストヘッド本体3a内には、前記テスター1に信号ケ
ーブル4を介して接続されテスター本体1からの信号の
タイミングを調整するためのタイミング調整基板5が幅
方向中央部に配置され、このタイミング調整基板5でタ
イミング調整された信号を増幅するためのテストヘッド
基板6が両側部に配置されている。前記テストヘッド基
板6の上部にはフォーマンスボード3bに接続されるテス
トヘッドピン6aが突設されている。また、前記パフォー
マンスボード3bには被測定物たる半導体装置7が装着さ
れるソケット3cが複数搭載され、このソケット3cに配線
パターン3dを介して接続されかつ前記テストヘッドピン
6aと接続されるテスターピン接触ランドパターン3eが半
導体装置7のリードの本数と対応するように複数形成さ
れている。前記配線パターン3dは、各ソケット3cに対応
する全てのテスターピン接触ランドパターン3eと各ソケ
ット3cとの距離が均一になるよう全ての長さ寸法が同一
に形成されており、前記タイミング調整基板5でずれが
補正された信号はタイミングがずれることなく各ソケッ
ト3cに伝達されることになる。すなわち、前記テストヘ
ッド本体3aにパフォーマンスボード3bを取付けることに
よって、テストヘッドピン6aとテスターピン接触ランド
パターン3eとが接触されて接続されることになり、半導
体装置7はソケット3c,配線パターン3d、テスターピン
接触ランドパターン3e,テストヘッドピン6a,テストヘッ
ド基板6およびタイミング調整基板5を介してテスター
本体1に接続されることになる。このように構成された
従来のテストヘッド3においては、第6図に示すよう
に、操作し易いように支持台8によって所定の高さに支
持され、ハンドラー9によって半導体装置7の装着、供
給が行われており、このハンドラー9はテストヘッド3
毎に配置されていた。
このように構成された半導体装置用テストヘッドを使
用して半導体装置のテストするには、先ず、パフォーマ
ンスボード3b上のソケット3cに半導体装置7を装着させ
る。次いで、操作卓2を操作することによって、テスト
プログラムにしたがった半導体装置テスト用信号をテス
ター本体1で作り、この信号を信号ケーブル4を介して
テストヘッド本体3に送る。各信号はテストヘッド3内
の中央部に配置されたタイミング調整基板5で各信号間
のタイミングのずれが補正され、テストヘッド基板6で
増幅された後テストヘッドピン6aから出力される。そし
て、上記信号は前記テストヘッドピン6aに接触されたテ
スターピン接触ランドパターン3eから配線パターン3dを
介してソケット3cに伝えられ、各半導体装置7に供給さ
れることになる。また、各半導体装置7からの信号は前
記の信号ルートを逆に辿ってテスター本体1に送られ
る。
用して半導体装置のテストするには、先ず、パフォーマ
ンスボード3b上のソケット3cに半導体装置7を装着させ
る。次いで、操作卓2を操作することによって、テスト
プログラムにしたがった半導体装置テスト用信号をテス
ター本体1で作り、この信号を信号ケーブル4を介して
テストヘッド本体3に送る。各信号はテストヘッド3内
の中央部に配置されたタイミング調整基板5で各信号間
のタイミングのずれが補正され、テストヘッド基板6で
増幅された後テストヘッドピン6aから出力される。そし
て、上記信号は前記テストヘッドピン6aに接触されたテ
スターピン接触ランドパターン3eから配線パターン3dを
介してソケット3cに伝えられ、各半導体装置7に供給さ
れることになる。また、各半導体装置7からの信号は前
記の信号ルートを逆に辿ってテスター本体1に送られ
る。
しかるに、従来のテストヘッド3は高さが低く、使用
に際しては支持台8が必要になるため、占有面積が大き
くなるという問題があった。また、ハンドラー9がテス
トヘッド3一台につき一台ずつ配置させなければならな
いため半導体試験システムとしても占有面積が大きくな
り、しかも、ハンドラー9の数量も多くなるため高価に
なる。
に際しては支持台8が必要になるため、占有面積が大き
くなるという問題があった。また、ハンドラー9がテス
トヘッド3一台につき一台ずつ配置させなければならな
いため半導体試験システムとしても占有面積が大きくな
り、しかも、ハンドラー9の数量も多くなるため高価に
なる。
本発明に係る半導体装置用テストヘッドは、信号増幅
用基板の上部端に全幅にわたり接触子を配設すると共
に、この信号増幅用基板をテストヘッド本体内に並設す
ることにより前記接触子をテストヘッド本体の上面全面
にわたって配置し、前記信号増幅用基板の上部接触子と
接続される接触部が設けられた配線用ボードを前記信号
増幅用基板の上側に配設し、かつこの配線用ボードの上
側に、前記ソケットが複数搭載されたソケットボードを
配設し、前記接触部と前記各ソケットとを配線し、外形
を薄く縦長としたものである。また、本発明に係るテス
ト方法は、前記半導体装置用テストヘッドを複数台互い
に密接させて配置し、1台のハンドラで全テストヘッド
上の全ソケットへ1度に半導体装置を装着させ、テスト
するものである。
用基板の上部端に全幅にわたり接触子を配設すると共
に、この信号増幅用基板をテストヘッド本体内に並設す
ることにより前記接触子をテストヘッド本体の上面全面
にわたって配置し、前記信号増幅用基板の上部接触子と
接続される接触部が設けられた配線用ボードを前記信号
増幅用基板の上側に配設し、かつこの配線用ボードの上
側に、前記ソケットが複数搭載されたソケットボードを
配設し、前記接触部と前記各ソケットとを配線し、外形
を薄く縦長としたものである。また、本発明に係るテス
ト方法は、前記半導体装置用テストヘッドを複数台互い
に密接させて配置し、1台のハンドラで全テストヘッド
上の全ソケットへ1度に半導体装置を装着させ、テスト
するものである。
配線用ボードに全面にわたって接触部を設けることが
でき、ソケットボード上にソケットを互いに近接させて
複数搭載させることができるから、テストヘッドの幅方
向および奥行き方向の寸法を小さく形成でき、床面から
テストヘッド上部のまでの高さを高く形成することがで
きる。
でき、ソケットボード上にソケットを互いに近接させて
複数搭載させることができるから、テストヘッドの幅方
向および奥行き方向の寸法を小さく形成でき、床面から
テストヘッド上部のまでの高さを高く形成することがで
きる。
以下、本発明の一実施例を第1図ないし第3図によっ
て詳細に説明する。
て詳細に説明する。
第1図は本発明に係る半導体装置用テストヘッドを示
す斜視図、第2図は本発明に係るテストヘッドのパフォ
ーマンスボードを外した状態を示す斜視図、第3図は本
発明に係るテストヘッドとハンドラーとを組み合わせた
使用形態を示す斜視図である。これらの図において前記
第5図で説明したものと同一もしくは同等部材について
は同一符号を付し、ここにおいて詳細な説明は省略す
る。これらの図において前記第4図ないし第6図で説明
したものと同一もしくは同等部材については同一符号を
付し、ここにおいて詳細な説明は省略する。これらの図
において、11は本発明に係るテストヘッドで、このテス
トヘッド11はテストヘッド本体11aとパフォーマンスボ
ード11bとからなり、テストヘッド本体11a内には下部に
タイミング調整基板5が配置され、このタイミング調整
基板5の上側にテストヘッド基板6が配置されている。
また、前記テストヘッド基板6の上部にはテストヘッド
ピン6aが複数本配設されている。パフォーマンスボード
11bは前記テストヘッドピン6aと接触され接続されるテ
スターピン接触ランドパターン3eがその全面にわたって
設けられており、前記テストヘッド本体11aに着脱自在
に設けられている。12は半導体装置7が装着されるソケ
ットボードで、このソケットボード12は、半導体装置7
が装着されるソケット3cが複数(本実施例においては8
個)搭載され、このソケット3cと前記テスターピン接触
ランドパターン3eとを配線材13で接続させた状態で、前
記パフォーマンスボード11b上に固定されている。なお
前記配線材13は、各ソケット3cに対応する全てのテスタ
ーピン接触ランドパターン3eと各ソケット3cとの距離が
均一になるようにそれぞれ同一寸法をもって形成されて
おり、前記タイミング調整基板5でずれが補正された信
号はタイミングがずれることなく各ソケット3cに伝達さ
れることになる。すなわち、このパフォーマンスボード
11bをテストヘッド本体11aに取付けることによって、前
記テストヘッドピン6aとテスターピン接触ランドパター
ン3eとが接触され接続されることになり、このテスター
ピン接触ランドパターン3eに配線材13およびソケット3c
を介して接続された半導体装置7がテスター本体1に接
続されることになる。なお、14はキャリーである。
す斜視図、第2図は本発明に係るテストヘッドのパフォ
ーマンスボードを外した状態を示す斜視図、第3図は本
発明に係るテストヘッドとハンドラーとを組み合わせた
使用形態を示す斜視図である。これらの図において前記
第5図で説明したものと同一もしくは同等部材について
は同一符号を付し、ここにおいて詳細な説明は省略す
る。これらの図において前記第4図ないし第6図で説明
したものと同一もしくは同等部材については同一符号を
付し、ここにおいて詳細な説明は省略する。これらの図
において、11は本発明に係るテストヘッドで、このテス
トヘッド11はテストヘッド本体11aとパフォーマンスボ
ード11bとからなり、テストヘッド本体11a内には下部に
タイミング調整基板5が配置され、このタイミング調整
基板5の上側にテストヘッド基板6が配置されている。
また、前記テストヘッド基板6の上部にはテストヘッド
ピン6aが複数本配設されている。パフォーマンスボード
11bは前記テストヘッドピン6aと接触され接続されるテ
スターピン接触ランドパターン3eがその全面にわたって
設けられており、前記テストヘッド本体11aに着脱自在
に設けられている。12は半導体装置7が装着されるソケ
ットボードで、このソケットボード12は、半導体装置7
が装着されるソケット3cが複数(本実施例においては8
個)搭載され、このソケット3cと前記テスターピン接触
ランドパターン3eとを配線材13で接続させた状態で、前
記パフォーマンスボード11b上に固定されている。なお
前記配線材13は、各ソケット3cに対応する全てのテスタ
ーピン接触ランドパターン3eと各ソケット3cとの距離が
均一になるようにそれぞれ同一寸法をもって形成されて
おり、前記タイミング調整基板5でずれが補正された信
号はタイミングがずれることなく各ソケット3cに伝達さ
れることになる。すなわち、このパフォーマンスボード
11bをテストヘッド本体11aに取付けることによって、前
記テストヘッドピン6aとテスターピン接触ランドパター
ン3eとが接触され接続されることになり、このテスター
ピン接触ランドパターン3eに配線材13およびソケット3c
を介して接続された半導体装置7がテスター本体1に接
続されることになる。なお、14はキャリーである。
このように構成された半導体装置用テストヘッドに半
導体装置7を装着させてテスター本体1からテスト用信
号を送ると、テスト用信号はタイミング調整基板5で全
ピン間のタイミングを調整された後、テストヘッド本体
11aの上部に配置されたテストヘッド基板6によって増
幅され、テストヘッドピン6aを介してこれと接続された
パフォーマンスボード11bのテスターピン接触ランドパ
ターン3eへ送られる。そして、テスト用信号は配線材13
を介してソケットボード12のソケット3cに伝えられ、半
導体装置7に送られることになる。また、半導体装置7
からの信号は前記の信号ルートに逆に辿ってテスター本
体1に送られる。そして、このテストヘッド11が複数台
接続されたテスターをハンドラーと接続する場合には、
第3図に示すようなテストヘッド11の上側を覆うハンド
ラー15が使用される。このハンドラー15は、テストヘッ
ド11を幅方向に複数台並設した状態でこれらテストヘッ
ド11,11…の上方を覆うように形成されており、複数の
テストヘッド11,11…に対して一台配置される。
導体装置7を装着させてテスター本体1からテスト用信
号を送ると、テスト用信号はタイミング調整基板5で全
ピン間のタイミングを調整された後、テストヘッド本体
11aの上部に配置されたテストヘッド基板6によって増
幅され、テストヘッドピン6aを介してこれと接続された
パフォーマンスボード11bのテスターピン接触ランドパ
ターン3eへ送られる。そして、テスト用信号は配線材13
を介してソケットボード12のソケット3cに伝えられ、半
導体装置7に送られることになる。また、半導体装置7
からの信号は前記の信号ルートに逆に辿ってテスター本
体1に送られる。そして、このテストヘッド11が複数台
接続されたテスターをハンドラーと接続する場合には、
第3図に示すようなテストヘッド11の上側を覆うハンド
ラー15が使用される。このハンドラー15は、テストヘッ
ド11を幅方向に複数台並設した状態でこれらテストヘッ
ド11,11…の上方を覆うように形成されており、複数の
テストヘッド11,11…に対して一台配置される。
したがって、本実施例によればパフォーマンスボード
11bの上側にソケットボード12を配置させ両ボード間を
配線材13で接続したため、パフォーマンスボード11bに
テスターピン接触ランドパターン3eを全面にわたって設
けることができ、ソケットボード12上にはソケット3cを
互いに近接させてより多く搭載することができるからテ
ストヘッド11の幅方向および奥行き方向の寸法を小さく
形成できる。しかも、タイミング調整基板5の上側にテ
ストヘッド基板6を配置したため、床面からソケットボ
ード12までの高さが高く形成されることになる。
11bの上側にソケットボード12を配置させ両ボード間を
配線材13で接続したため、パフォーマンスボード11bに
テスターピン接触ランドパターン3eを全面にわたって設
けることができ、ソケットボード12上にはソケット3cを
互いに近接させてより多く搭載することができるからテ
ストヘッド11の幅方向および奥行き方向の寸法を小さく
形成できる。しかも、タイミング調整基板5の上側にテ
ストヘッド基板6を配置したため、床面からソケットボ
ード12までの高さが高く形成されることになる。
以上説明したように本発明に係る半導体装置用テスト
ヘッドは、信号増幅用基板の上部端に全幅にわたり接触
子を配設すると共に、この信号増幅用基板をテストヘッ
ド本体内に並設することにより前記接触子をテストヘッ
ド本体の上面全面にわたって配置し、前記信号増幅用基
板の上部接触子と接続される接触部が設けられた配線用
ボードを前記信号増幅用基板の上側に配設し、かつこの
配線用ボードの上側に、前記ソケットが複数搭載された
ソケットボードを配設し、前記接触部と前記各ソケット
とを配線し、外形を薄く縦長としたため、配線用ボード
に全面にわたって接触部を設けることができ、ソケット
ボード上にソケットを互いに近接させて複数搭載させる
ことができるから、テストヘッドの幅方向および奥行き
方向の寸法を小さく形成でき、床面からテストヘッド上
部のまでの高さを高く形成することができる。したがっ
て、本発明のテストヘッドにおいては占有床面積が減少
され、しかも支持台等が不要になる。また、本発明に係
るテスト方法は、前記半導体装置用テストヘッドを複数
台互いに密接させて配置し、1台のハンドラで全テスト
ヘッド上の全ソケットへ1度に半導体装置を装着させ、
テストするものであるため、ハンドラーの数量を減らす
ことができる。したがって、本発明のテスト方法を採用
するとコストを低く抑えることができる。
ヘッドは、信号増幅用基板の上部端に全幅にわたり接触
子を配設すると共に、この信号増幅用基板をテストヘッ
ド本体内に並設することにより前記接触子をテストヘッ
ド本体の上面全面にわたって配置し、前記信号増幅用基
板の上部接触子と接続される接触部が設けられた配線用
ボードを前記信号増幅用基板の上側に配設し、かつこの
配線用ボードの上側に、前記ソケットが複数搭載された
ソケットボードを配設し、前記接触部と前記各ソケット
とを配線し、外形を薄く縦長としたため、配線用ボード
に全面にわたって接触部を設けることができ、ソケット
ボード上にソケットを互いに近接させて複数搭載させる
ことができるから、テストヘッドの幅方向および奥行き
方向の寸法を小さく形成でき、床面からテストヘッド上
部のまでの高さを高く形成することができる。したがっ
て、本発明のテストヘッドにおいては占有床面積が減少
され、しかも支持台等が不要になる。また、本発明に係
るテスト方法は、前記半導体装置用テストヘッドを複数
台互いに密接させて配置し、1台のハンドラで全テスト
ヘッド上の全ソケットへ1度に半導体装置を装着させ、
テストするものであるため、ハンドラーの数量を減らす
ことができる。したがって、本発明のテスト方法を採用
するとコストを低く抑えることができる。
第1図は本発明に係る半導体装置用テストヘッドを示す
斜視図、第2図は本発明に係るテストヘッドのパフォー
マンスボードを外した状態を示す斜視図、第3図は本発
明に係るテストヘッドとハンドラーとを組み合わせた使
用形態を示す斜視図、第4図は従来のテストヘッドを示
す斜視図、第5図は従来のテストヘッドのパフォーマン
スボードを外した状態を示す斜視図、第6図は従来のテ
ストヘッドとハンドラーとを組み合わせた使用形態を示
す斜視図である。 1……テスター本体、3c……ソケット、3e……テスター
ピン接触ランドパターン、5……タイミング調整基板、
6……テストヘッド基板、6a……テストヘッドピン、7
……半導体装置、11……テストヘッド、11a……テスト
ヘッド本体、11b……パフォーマンスボード、12……ソ
ケットボード、13……配線材。
斜視図、第2図は本発明に係るテストヘッドのパフォー
マンスボードを外した状態を示す斜視図、第3図は本発
明に係るテストヘッドとハンドラーとを組み合わせた使
用形態を示す斜視図、第4図は従来のテストヘッドを示
す斜視図、第5図は従来のテストヘッドのパフォーマン
スボードを外した状態を示す斜視図、第6図は従来のテ
ストヘッドとハンドラーとを組み合わせた使用形態を示
す斜視図である。 1……テスター本体、3c……ソケット、3e……テスター
ピン接触ランドパターン、5……タイミング調整基板、
6……テストヘッド基板、6a……テストヘッドピン、7
……半導体装置、11……テストヘッド、11a……テスト
ヘッド本体、11b……パフォーマンスボード、12……ソ
ケットボード、13……配線材。
Claims (2)
- 【請求項1】テストヘッド本体内に信号増幅用基板が複
数設けられ、テストヘッド本体上の半導体装置装着用ソ
ケットが前記基板を介してテスター本体に接続される半
導体装置用テストヘッドにおいて、前記信号増幅用基板
の上部端に全幅にわたり接触子を配設すると共に、この
信号増幅用基板をテストヘッド本体内に並設することに
より前記接触子をテストヘッド本体の上面全面にわたっ
て配置し、前記信号増幅用基板の上部接触子と接続され
る接触部が設けられた配線用ボードを前記信号増幅用基
板の上側に配設し、かつこの配線用ボードの上側に、前
記ソケットが複数搭載されたソケットボードを配設し、
前記接触部と前記各ソケットとを配線し、外形を薄く縦
長としたことを特徴とする半導体装置用テストヘッド。 - 【請求項2】請求項1記載の半導体装置用テストヘッド
を複数台互いに密接させて配置し、1台のハンドラで全
テストヘッド上の全ソケットへ1度に半導体装置を装着
させ、テストすることを特徴とするテスト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27798788A JPH083516B2 (ja) | 1988-11-01 | 1988-11-01 | 半導体装置用テストヘッドおよびテスト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27798788A JPH083516B2 (ja) | 1988-11-01 | 1988-11-01 | 半導体装置用テストヘッドおよびテスト方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02124482A JPH02124482A (ja) | 1990-05-11 |
JPH083516B2 true JPH083516B2 (ja) | 1996-01-17 |
Family
ID=17591049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27798788A Expired - Lifetime JPH083516B2 (ja) | 1988-11-01 | 1988-11-01 | 半導体装置用テストヘッドおよびテスト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH083516B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997027491A1 (fr) * | 1996-01-22 | 1997-07-31 | Advantest Corporation | Tete d'essai pour dispositif d'essai de semi-conducteurs |
WO2004090561A1 (ja) * | 2003-04-04 | 2004-10-21 | Advantest Corporation | 接続ユニット、テストヘッド、および試験装置 |
WO2006085364A1 (ja) * | 2005-02-09 | 2006-08-17 | Advantest Corporation | 電子部品試験装置 |
KR100798104B1 (ko) * | 2006-02-06 | 2008-01-28 | 가부시키가이샤 아드반테스트 | 전자부품 시험장치 |
-
1988
- 1988-11-01 JP JP27798788A patent/JPH083516B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02124482A (ja) | 1990-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH022547B2 (ja) | ||
JPH083516B2 (ja) | 半導体装置用テストヘッドおよびテスト方法 | |
JP2940599B2 (ja) | 印刷配線板のテスタ用トランスレータ固定装置 | |
JPH05251145A (ja) | Soj型icソケット | |
JP2626148B2 (ja) | 半導体試験システム装置 | |
JPH0515431U (ja) | Ic試験装置のテストヘツドと試料との接続機構 | |
JP2965174B2 (ja) | 半導体素子検査装置 | |
KR101106607B1 (ko) | 반도체 장치의 시험 장치 | |
JP4060985B2 (ja) | プローブカード | |
JPS63133544A (ja) | プロ−ブボ−ド | |
JPH04216642A (ja) | 半導体パッケージ用キャリア及び半導体パッケージの測定方法 | |
JPH0192669A (ja) | Ic測定用キャリア | |
JPH0573572U (ja) | 電子回路パッケージ用試験電極子 | |
JPH069134U (ja) | 斜め直線状のプローブを備えたプローブ基板 | |
JPS62286240A (ja) | 半導体試験装置 | |
JPH01213181A (ja) | 素子収納用トレイ | |
JPS6329538A (ja) | プロ−ブ装置 | |
JPH0289364U (ja) | ||
JPS63265179A (ja) | プリント基板検査治具用ピン | |
JPS62298773A (ja) | プリント板ユニツト試験装置 | |
JPH04265871A (ja) | バーンインチャンバー | |
JPH0754814B2 (ja) | Icチツプの試験測定方法 | |
JPH0536839U (ja) | フローテイングガイド付きハンドラ用キヤリア | |
JPH026271U (ja) | ||
JPS6194779U (ja) |