JPH01213181A - 素子収納用トレイ - Google Patents

素子収納用トレイ

Info

Publication number
JPH01213181A
JPH01213181A JP63035639A JP3563988A JPH01213181A JP H01213181 A JPH01213181 A JP H01213181A JP 63035639 A JP63035639 A JP 63035639A JP 3563988 A JP3563988 A JP 3563988A JP H01213181 A JPH01213181 A JP H01213181A
Authority
JP
Japan
Prior art keywords
elements
tray
semiconductor element
measuring
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63035639A
Other languages
English (en)
Inventor
Yuichi Abe
祐一 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP63035639A priority Critical patent/JPH01213181A/ja
Publication of JPH01213181A publication Critical patent/JPH01213181A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Packaging Frangible Articles (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) この発明は、素子収納用トレイに関する。
(従来の技術) 従来、半導体のテスト工程において各種試験を行なう場
合、被試験体である素子のパッケージが多種多様にわた
るため、それぞれの種類に合わせた専用機器(テストハ
ンドラ)が必要とされていたが、素子の多品種少量生産
化に対応し、コンタクト部のユニット等の交換により一
台で多くの形状の素子を測定可能にしたユニバーサルハ
ンドラが開発されている。
このようなユニバーサルハンドラへの素子供給形態とし
てトレイ方式があり、このトレイ方式は第5図に示すよ
うなトレイ■の素子収納部■に素子(3)を搭載してハ
ンドラにセットし、トレイ■上の素子(3)を搭載して
ハンドラにセットし、トレイ(1)上の素子(3)を順
次、テストヘッドの接触子とコンタクトさせていくもの
である。
(発明が解決しようとする課題) しかしながら、上記のような従来のユニバーサルハンド
ラ用のトレイα)において、収納される素子(3)の寸
法にはそれ自体公差バラツキがある他、素子■の出し入
れを容易にするため収納部■の大きさは素子(3)より
若干大きく形成されているため、トレイα)を順次移動
して素子■の電気的特性を測定する際に、素子■が所定
の位置からズしてしまい、素子■の電極端子とテスタ側
の接続端子とに位置ズレが生じ正確なコンタクトが出来
ずに測定不良となってしまう問題点があった。
又、素子と素子との境目の壁は安全性の保障のため、素
子の厚さより高く形成されていて、各素子を連続して測
定する場合素子とテスタ側との接続端子とのコンタクト
の際、垂直方向(2方向)の移動に多くの時間を費やし
、高速に測定することが不可能であった。
この発明は上記点に対処してなされたもので、1−レイ
に素子を正確に仮固定することにより位置決めされた素
子の位置ズレを防止でき、素子の電気的特性を正確に実
行することを可能とする素子収納用トレイを提供するも
のである。
〔発明の構成〕
(課題を解決するための手段) この発明は、複数の素子をそれぞれ収納する収納部と、
この各収納部に対応する所定の位置に上記素子を固定す
る吸着孔を具備したことを特徴とする。
(作用効果) 複数の素子をそれぞれ収納する収納部と、この各収納部
に対応する所定の位置に上記素子を固定する吸着孔を具
備したことにより、上記吸着孔から上記素子を吸着する
と、トレイの収納位置に素子を正確に仮固定できるので
素子の位置ズレを防止でき、素子の正確な測定を実行可
能とする。
又、素子をトレイの収納位置に正確に固定を可能とする
と、素子と素子の境の壁の高さを素子の厚さより低く設
定してもよく、素子の連続測定を高速で行なうことが可
能となる。
(実施例) 次に本発明の一実施例を図面を参照して説明する。
絶縁材質よりなるトレイ(11)は第1図(A)に示す
ように、多数の半導体素子(12)を格子状に夫々独立
して規則的に収納可能なように構成されている。半導体
素子(12)の収納部(13)は、第1図(B)に示す
ように上記トレイ(11)の上面側に、半導体素子(1
2)の形状・サイズに対応して、半導体素子(12)よ
り若干大きいサイズの凹状に、所定の間隔を設けて複数
個形成されていて、この収納部(13)に素子(12)
が搭載される。ここで、各素子 (12)間を隔てる素
子(12)の側壁(14)は、第3図に示すように半導
体素子(12)の厚さより低い例えば200μmとなっ
ている。又、各収納部(13)において、半導体素子(
12)を搭載した時、素子(12)の底面を吸着する如
く吸着孔(15)が形成されている。この各吸着孔(1
5)は、第2図に示すようにトレイ(11)の下面に設
けられたバキューム口(16)に夫々連通していて、こ
のバキューム口(16)から空気を吸入することにより
、各吸着孔(15)で半導体素子(12)を吸着可能と
する。次に、このような構成のトレイ(11)に半導体
素子(12)を搭載して、この素子(12)の電気的特
性を測定する装置の構造について説明する。
この装置は第4図に示すように半導体素子(12)を多
数搭載したトレイ(11)を複数例えば20枚所定の間
隔を設けて積載収納したカセット(17)をカセット載
置台(18)上に載置する。この載置台(18)はモー
タ等の駆動装置に係合していて、上下方向に昇降自在と
なっている。この載置台(18)に載置されたカセット
(17)から1〜レイ(11)を1枚づつ図示しない搬
送機構で搬出し、この搬出したトレイ(11)を測定ス
テージ(19)上に搬送する。この測定ステージ(19
)の上面には、上記トレイ(11)に設けられてたバキ
ューム口(16)と対応する位置と、トレイ(]1)自
体を吸着する位置に、吸着孔(20)が設けられていて
、この各吸着孔(20)は、この装置の外部し÷設けら
れた真空装置(21)に接続されている。
又、この測定ステージ(19)は、図示しないX方向、
Y方向、X方向および0回転方向に移動可能な如く、駆
動装置(図示せず)に係合されていて、所望の方向に選
択的に、又は多方向同時に移動可能とされている。さら
に、所定の位置において測定ステージ(19)の上方向
にはテスタ(図示せず)からの端子接続機構例えばプロ
ーブカード(22)が配設されている。このプローブカ
ード(22)には、上記トレイ(11)に搭載された半
導体素子(12)の電極端子(パッド)の配列パターン
に対応する如く接続端子例えばプローブ針(23)又は
ポゴピンが配列取着されている。さらに、図示は省略し
たがCODカメラを使用したパターン認識機構やレーザ
によるアライメント機構が設けられていて、上記トレイ
(11)とプローブカード(22)に設けられたプロー
ブ針(23)配列とが位置合わせ可能とされている。
次に、上記装置によるトレイ(11)に搭載された半導
体素子(12)の測定動作を説明する。
まず、ダイシンク工程後の各半導体素子(12)単位に
切断された各半導体素子(12)を、トレイ(11)の
予め定められた収納部(13)に搭載する。この時、各
半導体素子(12)の裏面が各収納部(13)に設けら
れた吸着孔(15)に接面する如く位置決めした状態で
搭載する。このように多数の半導体素子(12)を搭載
したトレイ(11)を測定装置のカセット(17)に複
数積載する。このカセット(17)からトレイ(11)
を搬送機構(図示せず)で測定ステージ(19)に搬送
し、トレイ(11)を測定ステージ(19)の所定の位
置に載置する。即ち、トレイ(11)の下面に設けられ
たバキューム口(16)と、測定ステージ(19)に設
けられた吸着孔(20)とが連続した空気流路を形成す
る如くトレイ(11)を載置する。この載置と同時に、
測定ステージ(19)に接続している外部の真空装置(
21)により空気を吸入し、このことにより、測定ステ
ージ(]9)に設けられた吸着孔(20)でトレイ(1
1)の裏面を吸着し、トレイ(11)を測定ステージ(
19)上に固定する。又、測定ステージ(19)に設け
られた他の吸着孔(20)で、トレイ(11)のバキュ
ーム口(16)を通じて各収納部(13)の吸着孔(1
5)までは連続した空気流路となっているため、真空装
置(21)で空気を吸入することにより1−レイ(11
)の各収納部(13)の吸着孔(15)の位置において
、空気もしくは、吸着孔(15)上に搭載されたものを
吸着する。即ち、トレイ(11)の各吸着孔(]5)上
には、半導体素子(12)が位置決めした状態で搭載さ
れているため、この各半導体素子(12)をその位置で
夫々独立して固定する。上記のように、測定ステージ(
19)上にトレイ(11)を固定し、トレイ(11)に
おいて各半導体素子(12)を固定することにより、測
定ステージ(19)を移動しても各半導体素子(12)
の位置ずれが生ずることはない。このような状態で測定
ステージ(19)を移動して図示を省略したアライメン
ト機構で正確にアライメントした後に接続測定を行なう
。この接続測定は、測定ステージ(19)をX方向およ
びY方向に移動して、トレイ(11)に搭載された半導
体素子(12)の電極端子配列とプローブカード(22
)に設けられたプローブ針(23)配列とを相対的に位
置合わせを行なう。次に、測定ステージ(19)がX方
向に上昇して、半導体素子(12)の電極端子配列とプ
ローブカード(22)に設けられた各プローブ針(23
)を接触し、さらに2方向にオーバードライブを連続動
作で行ない、プローブ針(23)の弾性力により、素子
(12)の各電極端子と各プローブ針(23)とが確実
に接触する。この接触状態で、半導体素子(12)の電
気的特性を外部テスタ(図示せず)により測定後、測定
ステージ(19)を下降して、上記接触を解除する。こ
のように、半導体素子(12)の電極端子とプローブ針
(23)を非接触状態で、測定ステージ(19)をX方
向・Y方向に予め定められた量だけ移動して、順次未測
定半導体素子(12)の電気的特性の測定を実行する。
ここで、トレイ(11)に設けられた各素子(12)間
を隔てる側壁(14)は、素子(12)を吸着固定する
ことにより半導体素子(12)の厚さより低く設置でき
るため、測定ステージ(19)を順次移動する際に、2
方向の高さ調整を最低限の移動量で処理でき、このこと
により、測定ステージ(19)の移動時間を短縮できる
この発明は上記実施例に限定されるものではなく、例え
ばトレイは、半導体素子をトレイに夫々独立して吸着可
能な構造のものなら何れでも良く、又、吸着固定するも
のは半導体素子でなくとも電子部品等でも何れでも良い
。又、トレイに真空を引く場合、例えばピックアンドト
レイサーなどで自動でトレイ上にチップを設置しその時
に同時に真空を引くことで、ある程度の平行位置はあう
ので、真空状態を保つ為に栓をしておくことで他へ移動
中にもその平行状態を保つことが出来る。又1〜レイの
材質はチップ設置場所のフラットネス等を考慮するとセ
ラミックがのぞましい。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するための素子収納ト
レイの説明図、第2図は第1図の側面図、第3図は第1
図の断面拡大図、第4図は第1図のトレイに搭載した素
子を測定する装置の図、第5図は第1図の従来の素子収
納トレイの図である。

Claims (1)

    【特許請求の範囲】
  1. 複数の素子をそれぞれ収納する収納部と、この各収納部
    に対応する所定の位置に上記素子を固定する吸着孔を具
    備したことを特徴とする素子収納用トレイ。
JP63035639A 1988-02-17 1988-02-17 素子収納用トレイ Pending JPH01213181A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63035639A JPH01213181A (ja) 1988-02-17 1988-02-17 素子収納用トレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63035639A JPH01213181A (ja) 1988-02-17 1988-02-17 素子収納用トレイ

Publications (1)

Publication Number Publication Date
JPH01213181A true JPH01213181A (ja) 1989-08-25

Family

ID=12447450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63035639A Pending JPH01213181A (ja) 1988-02-17 1988-02-17 素子収納用トレイ

Country Status (1)

Country Link
JP (1) JPH01213181A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117656B2 (en) 2011-12-19 2015-08-25 Mitsubishi Electric Corporation Semiconductor cleaning device and semiconductor cleaning method
WO2021044706A1 (ja) * 2019-09-04 2021-03-11 日本電気硝子株式会社 ガラス板梱包体及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57147247A (en) * 1981-03-06 1982-09-11 Hitachi Ltd Automatic inspecting device for semiconductor chip
JPS61252642A (ja) * 1985-05-01 1986-11-10 Mitsubishi Electric Corp 半導体ic試験用チツプ支持台

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57147247A (en) * 1981-03-06 1982-09-11 Hitachi Ltd Automatic inspecting device for semiconductor chip
JPS61252642A (ja) * 1985-05-01 1986-11-10 Mitsubishi Electric Corp 半導体ic試験用チツプ支持台

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117656B2 (en) 2011-12-19 2015-08-25 Mitsubishi Electric Corporation Semiconductor cleaning device and semiconductor cleaning method
WO2021044706A1 (ja) * 2019-09-04 2021-03-11 日本電気硝子株式会社 ガラス板梱包体及びその製造方法

Similar Documents

Publication Publication Date Title
US6292003B1 (en) Apparatus and method for testing chip scale package integrated circuits
JP3007211B2 (ja) 電子部品コンタクトアセンブリおよびその接続方法
US6404212B1 (en) Testing of BGA and other CSP packages using probing techniques
JP3388307B2 (ja) プローブカード及びその組立方法
KR100291110B1 (ko) 프로우브장치 및 그것을 사용한 피검사체의 검사방법
US5192908A (en) Semiconductor device testing apparatus with positioning mechanism
KR100295786B1 (ko) Ic 패키지 전송 및 재배치 장치
JPH01213181A (ja) 素子収納用トレイ
JPS61252642A (ja) 半導体ic試験用チツプ支持台
JP2747449B2 (ja) チップトレイ
JPH0798361A (ja) 被検査体の収納具及びプローブ装置
JP2575013B2 (ja) 液晶表示体検査装置
TW202136791A (zh) 檢查治具、基板檢查裝置以及檢查裝置
JPH0669296A (ja) 試験装置
EP0654672A2 (en) Integrated circuit test apparatus
JPH0210752A (ja) 半導体素子の検査装置
JPS62298781A (ja) デバイス特性測定用ハンドラ装置
JPS63151037A (ja) 半導体素子の検査方法
JP3094779B2 (ja) 回路基板の検査装置および検査方法
JPH03141657A (ja) 検査装置
JP2750448B2 (ja) 半導体検査装置
JPH04216642A (ja) 半導体パッケージ用キャリア及び半導体パッケージの測定方法
JPH06180345A (ja) 半導体装置収納用トレイ及び半導体装置の試験装置,試験方法
JP2607752Y2 (ja) 自動テストハンドラー用ピック・プレース装置
JP2784793B2 (ja) 半導体検査装置及び半導体素子のアライメント方法