JPH0834298B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JPH0834298B2 JPH0834298B2 JP1156061A JP15606189A JPH0834298B2 JP H0834298 B2 JPH0834298 B2 JP H0834298B2 JP 1156061 A JP1156061 A JP 1156061A JP 15606189 A JP15606189 A JP 15606189A JP H0834298 B2 JPH0834298 B2 JP H0834298B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- metal
- substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 53
- 239000002184 metal Substances 0.000 claims description 53
- 239000012535 impurity Substances 0.000 claims description 40
- 238000009792 diffusion process Methods 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 28
- 229910021332 silicide Inorganic materials 0.000 claims description 21
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 230000002265 prevention Effects 0.000 claims description 14
- 150000004767 nitrides Chemical class 0.000 claims description 13
- 239000012298 atmosphere Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 25
- 238000000034 method Methods 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 17
- 230000010354 integration Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000005121 nitriding Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はIC、LSI等の高集積の半導体装置及びその製
造方法に関する。
造方法に関する。
（従来の技術） IC、LSI等の半導体装置に形成される素子は、半導体
基板上の微細な領域によって構成されている。この微細
領域は、例えば、半導体基板に不純物がドープされるこ
とにより形成される。
基板上の微細な領域によって構成されている。この微細
領域は、例えば、半導体基板に不純物がドープされるこ
とにより形成される。
近年、これらの半導体装置の高集積化が進められてい
る。それに伴ってこれらの半導体装置を構成する素子の
微細化が進められ、素子の構造も複雑になってきてい
る。そのため、各素子を構成する不純物がドープされた
領域間の距離も小さくなり、製造工程中の高温処理によ
る不純物の拡散等による不良が生じ易くなってきてい
る。
る。それに伴ってこれらの半導体装置を構成する素子の
微細化が進められ、素子の構造も複雑になってきてい
る。そのため、各素子を構成する不純物がドープされた
領域間の距離も小さくなり、製造工程中の高温処理によ
る不純物の拡散等による不良が生じ易くなってきてい
る。
第３図に従来の半導体装置の一例を示す。シリコン基
板１上にトレンチ12が形成され、基板１の上面とトレン
チ12の内面とにキャパシタ絶縁膜２が形成されている。
キャパシタ絶縁膜２が形成されたトレンチ12内には、多
結晶シリコン（以下では「ａ−Si」と称する）に不純物
をドープしたａ−Si電極３が埋め込まれている。ａ−Si
電極３、キャパシタ絶縁膜２、及び基板１によってキャ
パシタ14が形成される。
板１上にトレンチ12が形成され、基板１の上面とトレン
チ12の内面とにキャパシタ絶縁膜２が形成されている。
キャパシタ絶縁膜２が形成されたトレンチ12内には、多
結晶シリコン（以下では「ａ−Si」と称する）に不純物
をドープしたａ−Si電極３が埋め込まれている。ａ−Si
電極３、キャパシタ絶縁膜２、及び基板１によってキャ
パシタ14が形成される。
キャパシタ14が形成された基板１上の全面にはａ−Si
層11が堆積されている。キャパシタ14の側方のａ−Si層
11にはトランジスタ13が形成されている。トランジスタ
13はソース領域７、ドレイン領域15、チャンネル領域
６、これらの領域上に形成されたゲート酸化膜10、及び
ゲート電極８を有している。この半導体装置はキャパシ
タ14とトランジスタ13とにより、メモリとして機能す
る。
層11が堆積されている。キャパシタ14の側方のａ−Si層
11にはトランジスタ13が形成されている。トランジスタ
13はソース領域７、ドレイン領域15、チャンネル領域
６、これらの領域上に形成されたゲート酸化膜10、及び
ゲート電極８を有している。この半導体装置はキャパシ
タ14とトランジスタ13とにより、メモリとして機能す
る。
（発明が解決しようとする課題） この半導体装置はａ−Si電極３を形成した後、トラン
ジスタ13を形成することによって作製される。ａ−Si電
極３は比較的高濃度で不純物ドープされているので、比
較的高温の処理が行われる後のトランジスタ13の形成工
程では、ａ−Si電極３中の不純物の拡散が生じ易い。こ
のような拡散が生じると、ソース領域７及びａ−Si電極
３の不純物濃度が変化し、半導体装置の動作に悪影響を
与える。
ジスタ13を形成することによって作製される。ａ−Si電
極３は比較的高濃度で不純物ドープされているので、比
較的高温の処理が行われる後のトランジスタ13の形成工
程では、ａ−Si電極３中の不純物の拡散が生じ易い。こ
のような拡散が生じると、ソース領域７及びａ−Si電極
３の不純物濃度が変化し、半導体装置の動作に悪影響を
与える。
このような不純物の拡散を避けるためには、トランジ
スタ13とキャパシタ14とを離して設けることが必要であ
る。しかし、トランジスタ13とキャパシタ14とを離して
設けると、半導体装置の高集積化を図ることができなく
なる。
スタ13とキャパシタ14とを離して設けることが必要であ
る。しかし、トランジスタ13とキャパシタ14とを離して
設けると、半導体装置の高集積化を図ることができなく
なる。
本発明はこのような従来の問題点を解決するものであ
り、本発明の目的は、高集積化が可能な構成を有する半
導体装置を提供することである。本発明の他の目的は、
上記の高集積化可能な半導体装置の製造方法を提供する
ことである。
り、本発明の目的は、高集積化が可能な構成を有する半
導体装置を提供することである。本発明の他の目的は、
上記の高集積化可能な半導体装置の製造方法を提供する
ことである。
（課題を解決するための手段） 本発明の半導体装置は、半導体基板上に形成されたト
レンチと、該トレンチの内面に形成された絶縁膜と、該
絶縁膜が形成された該トレンチ内に配された不純物を含
む半導体電極と、該半導体電極に電気的に接続されたソ
ース領域を有するトランジスタと、を備えた半導体装置
であって、該トレンチ内の、該半導体電極と該ソース領
域の間の全面に導電性の不純物拡散防止層が設けられ、
該不純物拡散防止層によって該半導体電極と該ソース領
域とが分離されており、そのことによって上記目的が達
成される。
レンチと、該トレンチの内面に形成された絶縁膜と、該
絶縁膜が形成された該トレンチ内に配された不純物を含
む半導体電極と、該半導体電極に電気的に接続されたソ
ース領域を有するトランジスタと、を備えた半導体装置
であって、該トレンチ内の、該半導体電極と該ソース領
域の間の全面に導電性の不純物拡散防止層が設けられ、
該不純物拡散防止層によって該半導体電極と該ソース領
域とが分離されており、そのことによって上記目的が達
成される。
また、前記不純物拡散防止層をTi、Ta、Pt、Co、Ｗ、
及びMoから成る群から選択された金属の窒化物から成る
層とすることもできる。
及びMoから成る群から選択された金属の窒化物から成る
層とすることもできる。
本発明の半導体装置の製造方法は、シリコン領域と絶
縁膜領域とが露出している基板上に、金属膜を形成する
工程と、該基板を加熱処理して該シリコン領域上の金属
膜をシリサイド化する工程と、シリサイド化されていな
い該金属膜を除去して該シリコン領域表面に金属シリサ
イド膜を形成する工程と、該金属シリサイド膜が形成さ
れた基板を、N2及びNH3からなる群から選択された気体
雰囲気中で加熱し、該金属シリサイド膜を全て金属窒化
膜に変える工程と、を包含しており、そのことによって
上記目的が達成される。
縁膜領域とが露出している基板上に、金属膜を形成する
工程と、該基板を加熱処理して該シリコン領域上の金属
膜をシリサイド化する工程と、シリサイド化されていな
い該金属膜を除去して該シリコン領域表面に金属シリサ
イド膜を形成する工程と、該金属シリサイド膜が形成さ
れた基板を、N2及びNH3からなる群から選択された気体
雰囲気中で加熱し、該金属シリサイド膜を全て金属窒化
膜に変える工程と、を包含しており、そのことによって
上記目的が達成される。
また、前記金属膜がTi、Ta、Pt、Co、Ｗ、及びMoから
成る群から選択された金属から成る構成とすることもで
きる。
成る群から選択された金属から成る構成とすることもで
きる。
（作用） 本発明の半導体装置ではトレンチ内の不純物がドープ
された半導体電極上に、該電極にドープされている不純
物の拡散を防止する為の不純物拡散防止層が形成されて
いる。そのため、トランジスタのソース領域をトレンチ
の直上に設けることが可能となる。従って、半導体装置
の高集積化を図ることが可能となる。
された半導体電極上に、該電極にドープされている不純
物の拡散を防止する為の不純物拡散防止層が形成されて
いる。そのため、トランジスタのソース領域をトレンチ
の直上に設けることが可能となる。従って、半導体装置
の高集積化を図ることが可能となる。
不純物拡散防止層に好ましい材質として、金属窒化膜
が挙げられる。金属窒化膜は導電性を有し、半導体電極
にドープされた不純物の拡散を防止する機能を有してい
るので、上述の半導体装置の不純物拡散防止層として適
している。具体的には、Ti、Ta、Pt、Co、Ｗ、及びMoの
金属の窒化物を挙げることができる。
が挙げられる。金属窒化膜は導電性を有し、半導体電極
にドープされた不純物の拡散を防止する機能を有してい
るので、上述の半導体装置の不純物拡散防止層として適
している。具体的には、Ti、Ta、Pt、Co、Ｗ、及びMoの
金属の窒化物を挙げることができる。
これらの金属窒化膜を有する半導体装置は、以下のよ
うにして作製することができる。シリコン領域と絶縁膜
の領域とが表面に露出している基板上に、金属膜が堆積
される。金属膜の材料としては、上述のTi、Ta、Pt、C
o、Ｗ、及びMoの金属が用いられる。金属膜が形成され
た基板は加熱処理され、シリコン領域上の金属がシリサ
イド化される。金属シリサイド膜は金属とシリコンとの
反応によって形成されるので、金属シリサイド膜はシリ
コン領域にのみ自己整合的に形成される。シリサイド化
の後、シリサイド化されなかった金属膜が除去される。
うにして作製することができる。シリコン領域と絶縁膜
の領域とが表面に露出している基板上に、金属膜が堆積
される。金属膜の材料としては、上述のTi、Ta、Pt、C
o、Ｗ、及びMoの金属が用いられる。金属膜が形成され
た基板は加熱処理され、シリコン領域上の金属がシリサ
イド化される。金属シリサイド膜は金属とシリコンとの
反応によって形成されるので、金属シリサイド膜はシリ
コン領域にのみ自己整合的に形成される。シリサイド化
の後、シリサイド化されなかった金属膜が除去される。
シリコン領域上に形成された金属シリサイド膜は、N2
或いはNH3雰囲気中での加熱によって窒化され、全て金
属窒化膜に変えられる。従って、金属シリサイド膜もシ
リコン領域上に自己整合的に形成されることになる。こ
の窒化工程によって金属シリサイド膜は全て窒化される
ことが必要である。金属シリサイド膜が一部でも残って
いると、後のプロセスで高温処理が行われた場合に、コ
ンタクト特性が劣化するので好ましくない。金属窒化膜
は高温でも安定であり、熱劣化することはない。
或いはNH3雰囲気中での加熱によって窒化され、全て金
属窒化膜に変えられる。従って、金属シリサイド膜もシ
リコン領域上に自己整合的に形成されることになる。こ
の窒化工程によって金属シリサイド膜は全て窒化される
ことが必要である。金属シリサイド膜が一部でも残って
いると、後のプロセスで高温処理が行われた場合に、コ
ンタクト特性が劣化するので好ましくない。金属窒化膜
は高温でも安定であり、熱劣化することはない。
本発明のような自己整合的な方法によれば、金属シリ
サイド膜を高い位置精度で形成することができ、従来の
例えばフォトイソグラフィー法のように、マスクアライ
ンメント精度やエッチング精度に制約されることがな
い。
サイド膜を高い位置精度で形成することができ、従来の
例えばフォトイソグラフィー法のように、マスクアライ
ンメント精度やエッチング精度に制約されることがな
い。
金属膜のシリサイド化及び金属シリサイド膜の窒化は
比較的低温、かつ、短時間で行われるので、シリコン領
域にドープされた不純物の拡散は殆ど起こらない。従っ
て、不純物が隣接する領域に拡散して該領域の機能に影
響を与えるということがない。
比較的低温、かつ、短時間で行われるので、シリコン領
域にドープされた不純物の拡散は殆ど起こらない。従っ
て、不純物が隣接する領域に拡散して該領域の機能に影
響を与えるということがない。
本発明の半導体装置の構成は、上記以外の例えば半導
体基板上の配線のコンタクト部分にも用いることができ
る。即ち、半導体基板上の不純物がドープされた領域と
金属配線との接続部分に、上記の金属窒化物から成る不
純物拡散防止層を形成することにより、高温プロセスに
おける不純物の拡散を防止することができる。しかも、
不純物拡散防止層の熱劣化も起こらない。
体基板上の配線のコンタクト部分にも用いることができ
る。即ち、半導体基板上の不純物がドープされた領域と
金属配線との接続部分に、上記の金属窒化物から成る不
純物拡散防止層を形成することにより、高温プロセスに
おける不純物の拡散を防止することができる。しかも、
不純物拡散防止層の熱劣化も起こらない。
（実施例） 本発明を実施例について以下に説明する。第１図に本
発明半導体装置の一実施例を示す。第２図（ａ）〜
（ｃ）に本発明の半導体装置の製造方法の一実施例を示
す。第１図に示す本発明の半導体装置を、第２図の製造
工程に従って以下に説明する。まず、シリコン基板１上
にトレンチ12をドライエッチングにより形成した。トレ
ンチ12は直径１μｍ、深さ３μｍの円柱の形状である。
次に、基板１の上面及びトレンチ12の内面にキャパシタ
絶縁膜２を形成した。キャパシタ絶縁膜２はSiNX、SiO2
等により形成され、その膜厚は、SiNXを用いる場合には
30Å、SiO2を用いる場合には50Åである。
発明半導体装置の一実施例を示す。第２図（ａ）〜
（ｃ）に本発明の半導体装置の製造方法の一実施例を示
す。第１図に示す本発明の半導体装置を、第２図の製造
工程に従って以下に説明する。まず、シリコン基板１上
にトレンチ12をドライエッチングにより形成した。トレ
ンチ12は直径１μｍ、深さ３μｍの円柱の形状である。
次に、基板１の上面及びトレンチ12の内面にキャパシタ
絶縁膜２を形成した。キャパシタ絶縁膜２はSiNX、SiO2
等により形成され、その膜厚は、SiNXを用いる場合には
30Å、SiO2を用いる場合には50Åである。
次に、CVD（Chemical Vapor Deposition）法により基
板１の全面にａ−Si層を堆積し、RIE（Reactive Ion Et
ching）法によりトレンチ12内以外に堆積されたａ−Si
層を除去した。このトレンチ12内のａ−Si層中に固層拡
散法によってヒ素（As）をドーピングし、ａ−Si電極３
を形成した。ａ−Si電極３中のヒ素の濃度は、1019cm-3
以上である。ａ−Si電極３、キャパシタ絶縁膜２、及び
シリコン基板１によってキャパシタ14が形成されてい
る。
板１の全面にａ−Si層を堆積し、RIE（Reactive Ion Et
ching）法によりトレンチ12内以外に堆積されたａ−Si
層を除去した。このトレンチ12内のａ−Si層中に固層拡
散法によってヒ素（As）をドーピングし、ａ−Si電極３
を形成した。ａ−Si電極３中のヒ素の濃度は、1019cm-3
以上である。ａ−Si電極３、キャパシタ絶縁膜２、及び
シリコン基板１によってキャパシタ14が形成されてい
る。
次に、基板１の全面にスパッタリング法によりTi金属
層４を堆積した（第２図（ａ））。この基板１を窒素雰
囲気中でアニールすることにより、ａ−Si電極３上の金
属膜４をシリサイド化した。シリサイド化の温度は500
〜600℃、時間は30秒である。シリサイド化されていな
い金属膜４をウエットエッチング法により除去し、金属
シリサイド膜５を得た（第２図（ｂ））。
層４を堆積した（第２図（ａ））。この基板１を窒素雰
囲気中でアニールすることにより、ａ−Si電極３上の金
属膜４をシリサイド化した。シリサイド化の温度は500
〜600℃、時間は30秒である。シリサイド化されていな
い金属膜４をウエットエッチング法により除去し、金属
シリサイド膜５を得た（第２図（ｂ））。
次に、基板１を窒素雰囲気中でアニールして金属シリ
サイド膜５を全て金属窒化膜に変え、不純物拡散防止層
９とした。窒化の温度は900℃、時間は30秒である。窒
化は金属シリサイド膜５が完全に窒化される条件で行わ
れる必要がある。もし、金属シリサイド膜５が一部でも
残っていると、後のトランジスタを形成する高温プロセ
スで該膜５が劣化し、ａ−Si電極３と不純物拡散防止層
９との間のコンタクト特性が劣化するからである。
サイド膜５を全て金属窒化膜に変え、不純物拡散防止層
９とした。窒化の温度は900℃、時間は30秒である。窒
化は金属シリサイド膜５が完全に窒化される条件で行わ
れる必要がある。もし、金属シリサイド膜５が一部でも
残っていると、後のトランジスタを形成する高温プロセ
スで該膜５が劣化し、ａ−Si電極３と不純物拡散防止層
９との間のコンタクト特性が劣化するからである。
次に、トランジスタ13を形成する。不純物拡散防止層
９を形成した基板１の全面に、減圧CVD法によりａ−Si
層を形成した。このａ−Si層11の全面に、トランジスタ
のチャンネル部を形成する為の不純物イオン注入を行っ
た。用いた不純物イオンはＰ（リン）であり、注入され
るイオンの濃度は約1017cm-3である。次に、ａ−Si層11
の表面を熱酸化し、ゲート酸化膜10を形成した。更に、
ゲート酸化膜10上の全面に減圧CVD法により、ａ−Si膜
を堆積した。このａ−Si膜に熱拡散法を用いてリン
（Ｐ）をドープした。リンをドープしたａ−Si膜をドラ
イエッチング法により所定の形状にパターニングし、ゲ
ート電極８を形成した（第２図（ｃ））。
９を形成した基板１の全面に、減圧CVD法によりａ−Si
層を形成した。このａ−Si層11の全面に、トランジスタ
のチャンネル部を形成する為の不純物イオン注入を行っ
た。用いた不純物イオンはＰ（リン）であり、注入され
るイオンの濃度は約1017cm-3である。次に、ａ−Si層11
の表面を熱酸化し、ゲート酸化膜10を形成した。更に、
ゲート酸化膜10上の全面に減圧CVD法により、ａ−Si膜
を堆積した。このａ−Si膜に熱拡散法を用いてリン
（Ｐ）をドープした。リンをドープしたａ−Si膜をドラ
イエッチング法により所定の形状にパターニングし、ゲ
ート電極８を形成した（第２図（ｃ））。
上述のようにして形成したゲート電極８をマスクとし
て基板１の全面にイオン注入を行い、ソース領域７及び
ドレイン領域15を形成した。用いた不純物イオンはＢ
（ホウ素）であり、注入されるイオンの濃度は1020cm-3
以上である。ゲート電極８によってマスクされ、イオン
注入が行われなかった部分がチャンネル領域６となる
（第１図）。以上のようにしてトランジスタ13が形成さ
れ、第１図の半導体装置が得られた。
て基板１の全面にイオン注入を行い、ソース領域７及び
ドレイン領域15を形成した。用いた不純物イオンはＢ
（ホウ素）であり、注入されるイオンの濃度は1020cm-3
以上である。ゲート電極８によってマスクされ、イオン
注入が行われなかった部分がチャンネル領域６となる
（第１図）。以上のようにしてトランジスタ13が形成さ
れ、第１図の半導体装置が得られた。
本実施例の半導体装置では、ａ−Si電極３の上方にソ
ース領域７が形成され、半導体装置の高集積化が為され
ている。そしてａ−Si電極３とソース領域７との間に不
純物拡散防止層９が形成されているので、後のトランジ
スタを製造する高温のプロセスでも、ａ−Si電極３の不
純物がソース領域７へ拡散することはない。
ース領域７が形成され、半導体装置の高集積化が為され
ている。そしてａ−Si電極３とソース領域７との間に不
純物拡散防止層９が形成されているので、後のトランジ
スタを製造する高温のプロセスでも、ａ−Si電極３の不
純物がソース領域７へ拡散することはない。
本実施例の製造方法によれば、金属窒化膜をキャパシ
タ14のトレンチ12内に自己整合的に形成することができ
る。そのため、高い位置精度で金属窒化膜から成る不純
物拡散防止層９を形成することができる。不純物拡散防
止層９を従来の例えばフォトリソグラフィ法によって形
成すると、アラインメント精度やエッチング精度によっ
ては不純物拡散防止層９の位置がずれることがある。こ
のような位置ずれの問題は、本実施例の製造方法では全
く起こらない。そのため、得られる半導体装置は非常に
高い信頼性を有している。本実施例の製造方法によれ
ば、信頼性の高い半導体装置が得られることが実際に確
かめられた。
タ14のトレンチ12内に自己整合的に形成することができ
る。そのため、高い位置精度で金属窒化膜から成る不純
物拡散防止層９を形成することができる。不純物拡散防
止層９を従来の例えばフォトリソグラフィ法によって形
成すると、アラインメント精度やエッチング精度によっ
ては不純物拡散防止層９の位置がずれることがある。こ
のような位置ずれの問題は、本実施例の製造方法では全
く起こらない。そのため、得られる半導体装置は非常に
高い信頼性を有している。本実施例の製造方法によれ
ば、信頼性の高い半導体装置が得られることが実際に確
かめられた。
（発明の効果） 本発明の半導体装置では、半導体電極とソース領域の
間の全面に不純物拡散防止層を設けたことにより、半導
体電極からソース領域へ不純物は拡散しないため、キャ
パシタとトランジスタとを接近させて設けることができ
て、半導体装置の高集積化が可能となる。しかも、導電
性の膜をバリアとしていることで、その抵抗値が低く、
トランジスタに流れる電流をより大きくすることができ
て、トランジスタの読み出し速度をより速くすることが
できる。また、本発明の製造方法によれば、高い信頼性
を有する上記の高集積半導体装置を得ることができるの
で、半導体装置の品質を向上させることができる。
間の全面に不純物拡散防止層を設けたことにより、半導
体電極からソース領域へ不純物は拡散しないため、キャ
パシタとトランジスタとを接近させて設けることができ
て、半導体装置の高集積化が可能となる。しかも、導電
性の膜をバリアとしていることで、その抵抗値が低く、
トランジスタに流れる電流をより大きくすることができ
て、トランジスタの読み出し速度をより速くすることが
できる。また、本発明の製造方法によれば、高い信頼性
を有する上記の高集積半導体装置を得ることができるの
で、半導体装置の品質を向上させることができる。
第１図は本発明の半導体装置の一実施例を示す断面図、
第２図（ａ）〜（ｃ）は第１図の本発明半導体装置の製
造方法を示す図、第３図は半導体装置の従来例を示す図
である。 １……シリコン基板、２……キャパシタ絶縁膜、３……
ａ−Si電極、４……金属膜、５……金属シリサイド膜、
６……チャンネル領域、７……ソース領域、８……ゲー
ト電極、９……不純物拡散防止層、10……ゲート絶縁
膜、12……トレンチ、13……トランジスタ、14……キャ
パシタ、15……ドレイン領域。
第２図（ａ）〜（ｃ）は第１図の本発明半導体装置の製
造方法を示す図、第３図は半導体装置の従来例を示す図
である。 １……シリコン基板、２……キャパシタ絶縁膜、３……
ａ−Si電極、４……金属膜、５……金属シリサイド膜、
６……チャンネル領域、７……ソース領域、８……ゲー
ト電極、９……不純物拡散防止層、10……ゲート絶縁
膜、12……トレンチ、13……トランジスタ、14……キャ
パシタ、15……ドレイン領域。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04
Claims (2)
- 【請求項１】半導体基板上に形成されたトレンチと、該
トレンチの内面に形成された絶縁膜と、該絶縁膜が形成
された該トレンチ内に配された不純物を含む半導体電極
と、該半導体電極に電気的に接続されたソース領域を有
するトランジスタと、を備えた半導体装置であって、 該トレンチ内の、該半導体電極と該ソース領域の間の全
面に導電性の不純物拡散防止層が設けられ、該不純物拡
散防止層によって該半導体電極と該ソース領域とが分離
されている半導体装置。 - 【請求項２】シリコン領域と絶縁膜領域とが露出してい
る基板上に、金属膜を形成する工程と、 該基板を加熱処理して該シリコン領域上の金属膜をシリ
サイド化する工程と、 シリサイド化されていない該金属膜を除去して該シリコ
ン領域表面に金属シリサイド膜を形成する工程と、 該金属シリサイド膜が形成された基板を、N2及びNH3か
らなる群から選択された気体雰囲気中で加熱し、該金属
シリサイド膜を全て金属窒化膜に変える工程と、 を包含する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1156061A JPH0834298B2 (ja) | 1989-06-19 | 1989-06-19 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1156061A JPH0834298B2 (ja) | 1989-06-19 | 1989-06-19 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0321065A JPH0321065A (ja) | 1991-01-29 |
| JPH0834298B2 true JPH0834298B2 (ja) | 1996-03-29 |
Family
ID=15619452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1156061A Expired - Fee Related JPH0834298B2 (ja) | 1989-06-19 | 1989-06-19 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0834298B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4728623A (en) * | 1986-10-03 | 1988-03-01 | International Business Machines Corporation | Fabrication method for forming a self-aligned contact window and connection in an epitaxial layer and device structures employing the method |
-
1989
- 1989-06-19 JP JP1156061A patent/JPH0834298B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0321065A (ja) | 1991-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0162673B1 (ko) | 반도체 도전층 및 반도체소자의 제조방법 | |
| KR960000177B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH0786579A (ja) | 半導体装置 | |
| JPH0697192A (ja) | 半導体装置及びその製造方法 | |
| JPH08213610A (ja) | 電界効果型半導体装置及びその製造方法 | |
| US7375015B2 (en) | Manufacturing method which prevents abnormal gate oxidation | |
| US6157063A (en) | MOS field effect transistor with an improved lightly doped diffusion layer structure and method of forming the same | |
| JP3190858B2 (ja) | 半導体装置およびその製造方法 | |
| JP2636786B2 (ja) | 半導体装置の製造方法 | |
| JPH0581051B2 (ja) | ||
| JPS6226573B2 (ja) | ||
| JP2685034B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0834298B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6221725B1 (en) | Method of fabricating silicide layer on gate electrode | |
| KR100297325B1 (ko) | 반도체장치의 실리사이드 형성방법 | |
| JPH02288341A (ja) | Ｍｉｓ型半導体装置 | |
| KR100276876B1 (ko) | 콘택 식각후 손실된 실리사이드 보상 방법 | |
| JPH08264482A (ja) | 半導体装置の製造方法 | |
| JPH0758789B2 (ja) | 半導体装置の製造方法 | |
| JPH07273197A (ja) | 半導体装置及びその製造方法 | |
| KR100318273B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| JPH08102505A (ja) | 半導体装置の製造方法 | |
| JP3432307B2 (ja) | 半導体装置の製造方法 | |
| JPH10150154A (ja) | 半導体装置の製造方法 | |
| JPS6068656A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080329 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |