JPH08340226A - Ｒｆスイッチ機能付き増幅器 - Google Patents
Ｒｆスイッチ機能付き増幅器Info
- Publication number
- JPH08340226A JPH08340226A JP14582895A JP14582895A JPH08340226A JP H08340226 A JPH08340226 A JP H08340226A JP 14582895 A JP14582895 A JP 14582895A JP 14582895 A JP14582895 A JP 14582895A JP H08340226 A JPH08340226 A JP H08340226A
- Authority
- JP
- Japan
- Prior art keywords
- input
- amplifier
- matching circuit
- pin diode
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Non-Reversible Transmitting Devices (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 ＲＦ低雑音増幅器へのＲＦ入力のオンオフを
なすＰＩＮダイオード減衰器を独立に設けることなく、
増幅器の小形軽量化を図る。 【構成】 増幅素子であるＦＥＴの入力整合回路の信号
ラインとアースとの間に、ＰＩＮダイオード１７，１８
とλ／４波長線路２４，２５との２組の直列回路を設け
て、制御端子２６よりＰＩＮダイオードのオンオフ制御
信号を供給する。ＰＩＮダイオードがオンのとき、λ／
４波長線路２４，２５はハハインピーダンスとして機能
し、オフのときローインピーダンスとして機能するの
で、効率良くＲＦ入力信号のオンオフが可能となる。
なすＰＩＮダイオード減衰器を独立に設けることなく、
増幅器の小形軽量化を図る。 【構成】 増幅素子であるＦＥＴの入力整合回路の信号
ラインとアースとの間に、ＰＩＮダイオード１７，１８
とλ／４波長線路２４，２５との２組の直列回路を設け
て、制御端子２６よりＰＩＮダイオードのオンオフ制御
信号を供給する。ＰＩＮダイオードがオンのとき、λ／
４波長線路２４，２５はハハインピーダンスとして機能
し、オフのときローインピーダンスとして機能するの
で、効率良くＲＦ入力信号のオンオフが可能となる。
Description
【０００１】
【産業上の利用分野】本発明はＲＦスイッチ機能付き増
幅器に関し、特に入力ＲＦ信号の減衰をＰＩＮダイオー
ドにて行うようにしたＲＦスイッチ機能付き増幅器に関
するものである。
幅器に関し、特に入力ＲＦ信号の減衰をＰＩＮダイオー
ドにて行うようにしたＲＦスイッチ機能付き増幅器に関
するものである。
【０００２】
【従来の技術】従来、ＰＩＮダイオードを減衰素子とし
て使用した低雑音ＲＦ増幅器の例が実開平３−５８０３
０号公報に開示されており、図２にその回路例を示す。
ＰＩＮダイオード減衰器２２において、入力端子１から
のＲＦ信号はハイブリッド回路１５を介してＰＩＮダイ
オード１７，１８の減衰回路へ入力され、更にハイブリ
ッド回路１６を介して出力端子４へ導出される。
て使用した低雑音ＲＦ増幅器の例が実開平３−５８０３
０号公報に開示されており、図２にその回路例を示す。
ＰＩＮダイオード減衰器２２において、入力端子１から
のＲＦ信号はハイブリッド回路１５を介してＰＩＮダイ
オード１７，１８の減衰回路へ入力され、更にハイブリ
ッド回路１６を介して出力端子４へ導出される。
【０００３】これ等ＰＩＮダイオード１７，１８の制御
のために制御端子２，３が設けられており、これ等制御
端子２，３から電流を抵抗１３，１４を夫々介して供給
することにより、ＰＩＮダイオード１７，１８の減衰量
制御がなされるものである。尚、９，１０はカップリン
グコンデンサである。
のために制御端子２，３が設けられており、これ等制御
端子２，３から電流を抵抗１３，１４を夫々介して供給
することにより、ＰＩＮダイオード１７，１８の減衰量
制御がなされるものである。尚、９，１０はカップリン
グコンデンサである。
【０００４】低雑音増幅器２３においては、ＰＩＮダイ
オード減衰器２２の出力端子４からのＲＦ信号が入力端
子５へ供給され、入力整合回路１９を介して増幅素子で
あるＦＥＴ２０のゲートへ印加される。このＦＥＴ２０
による増幅出力はドレインより取出されて出力整合回路
２１を介し出力端子８へ導出されるようになっている。
オード減衰器２２の出力端子４からのＲＦ信号が入力端
子５へ供給され、入力整合回路１９を介して増幅素子で
あるＦＥＴ２０のゲートへ印加される。このＦＥＴ２０
による増幅出力はドレインより取出されて出力整合回路
２１を介し出力端子８へ導出されるようになっている。
【０００５】尚、６はゲートバイアス端子、７はドレイ
ンバイアス端子、１１，１２はカップリングコンデンサ
である。
ンバイアス端子、１１，１２はカップリングコンデンサ
である。
【０００６】かかる構成において、制御端子２，３から
供給される電流値に応じてＰＩＮダイオード１７，１８
のＲＦ信号であるマイクロ波に対する抵抗値がほぼ無限
大からゼロまで連続的に変化する。この抵抗値の変化に
より、マイクロ波電力の減衰量が変化して可変減衰器と
なる。よって、制御端子２，３に電流を供給することに
より、ＰＩＮダイオード減衰器２２の入力端子１へ過大
なマイクロ波信号が印加されたとしても、ＰＩＮダイオ
ード減衰器２２の出力端子４では低レベルの信号とな
り、低雑音増幅用ＦＥＴ２０の破損が防止できるのであ
る。
供給される電流値に応じてＰＩＮダイオード１７，１８
のＲＦ信号であるマイクロ波に対する抵抗値がほぼ無限
大からゼロまで連続的に変化する。この抵抗値の変化に
より、マイクロ波電力の減衰量が変化して可変減衰器と
なる。よって、制御端子２，３に電流を供給することに
より、ＰＩＮダイオード減衰器２２の入力端子１へ過大
なマイクロ波信号が印加されたとしても、ＰＩＮダイオ
ード減衰器２２の出力端子４では低レベルの信号とな
り、低雑音増幅用ＦＥＴ２０の破損が防止できるのであ
る。
【０００７】
【発明が解決しようとする課題】この様な従来の回路で
は、ＰＩＮダイオード減衰器と低雑音増幅器とが個別の
回路として設けられているので、全体の回路規模が大き
くなり、また減衰器と増幅器とを個別に調整する必要が
あり、繁雑であって調整時間も長くなるという問題があ
る。
は、ＰＩＮダイオード減衰器と低雑音増幅器とが個別の
回路として設けられているので、全体の回路規模が大き
くなり、また減衰器と増幅器とを個別に調整する必要が
あり、繁雑であって調整時間も長くなるという問題があ
る。
【０００８】更に、ＰＩＮダイオード減衰器では、ハイ
ブリット回路を２個使用しており、これ等の通過損失と
ＰＩＮダイオードのデッドロスとを合わせると、使用帯
域において１．５〜２ｄＢとなって低雑音増幅器の雑音
指数を大きく劣化させる原因となるという問題もある。
ブリット回路を２個使用しており、これ等の通過損失と
ＰＩＮダイオードのデッドロスとを合わせると、使用帯
域において１．５〜２ｄＢとなって低雑音増幅器の雑音
指数を大きく劣化させる原因となるという問題もある。
【０００９】
【課題を解決するための手段】本発明によれば、入力整
合回路と、この入力整合回路の出力を増幅する増幅素子
と、この増幅出力を入力とする出力整合回路と、前記入
力整合回路の信号ラインと基準電位点との間に設けら
れ、入力ＲＦ信号波長の１／４の長さを有する線路とＰ
ＩＮダイオードとの直列接続回路と、前記ＰＩＮダイオ
ードに対するバイアス電流の供給端子とを含むことを特
徴とするＲＦスイッチ機能付き増幅器。が得られる。
合回路と、この入力整合回路の出力を増幅する増幅素子
と、この増幅出力を入力とする出力整合回路と、前記入
力整合回路の信号ラインと基準電位点との間に設けら
れ、入力ＲＦ信号波長の１／４の長さを有する線路とＰ
ＩＮダイオードとの直列接続回路と、前記ＰＩＮダイオ
ードに対するバイアス電流の供給端子とを含むことを特
徴とするＲＦスイッチ機能付き増幅器。が得られる。
【００１０】更に前記直列接続回路は２個並列に設けら
れており、これ等２個の直列接続回路の間隔が前記入力
ＲＦ信号波長の１／４の長さに設定されていることを特
徴とするＲＦスイッチ機能付き増幅器が得られる。
れており、これ等２個の直列接続回路の間隔が前記入力
ＲＦ信号波長の１／４の長さに設定されていることを特
徴とするＲＦスイッチ機能付き増幅器が得られる。
【００１１】
【作用】低雑音増幅器の入力整合回路の一部にＰＩＮダ
イオードで構成されるＰＩＮダイオード減衰器を付加す
ることで、ＦＥＴの入力整合回路の機能を劣化させるこ
となくＰＩＮダイオード減衰器を組込むことができる。
イオードで構成されるＰＩＮダイオード減衰器を付加す
ることで、ＦＥＴの入力整合回路の機能を劣化させるこ
となくＰＩＮダイオード減衰器を組込むことができる。
【００１２】
【実施例】以下に、図面を参照して本発明の実施例を説
明する。
明する。
【００１３】図１は本発明の実施例の回路図であり、図
２と同等部分は同一符号により示している。入力端子５
からのＲＦ信号は直流素子用コンデンサ１１を介して入
力整合回路１９へ供給され、この入力整合回路１９の出
力は直流阻止用コンデンサ２７介して増幅素子であるＦ
ＥＴ２０のゲートへ供給される。
２と同等部分は同一符号により示している。入力端子５
からのＲＦ信号は直流素子用コンデンサ１１を介して入
力整合回路１９へ供給され、この入力整合回路１９の出
力は直流阻止用コンデンサ２７介して増幅素子であるＦ
ＥＴ２０のゲートへ供給される。
【００１４】このＦＥＴ２０による増幅出力がドレイン
より取出されて出力整合回路２１を介し、更に直流阻止
用コンデンサ１２を介して出力端子８へ導出される。
尚、６及び７はゲート及びドレインの各バイアス端子を
夫々示す。
より取出されて出力整合回路２１を介し、更に直流阻止
用コンデンサ１２を介して出力端子８へ導出される。
尚、６及び７はゲート及びドレインの各バイアス端子を
夫々示す。
【００１５】入力整合回路１９の信号ライン上の２つの
箇所Ａ，Ｂとアースラインとの間には、λ／４波長線路
（λはＲＦ信号の波長を示す）２４，２５とＰＩＮダイ
オード１７，１８の直列回路が夫々設けられている。そ
してこれ等直列回路の入力整合回路１９との接続点Ａ，
Ｂの間の距離はλ／４波長に等しい長さに設定されてい
る。制御端子２６はＰＩＮダイオード１７，１８のオン
オフ制御端子である。
箇所Ａ，Ｂとアースラインとの間には、λ／４波長線路
（λはＲＦ信号の波長を示す）２４，２５とＰＩＮダイ
オード１７，１８の直列回路が夫々設けられている。そ
してこれ等直列回路の入力整合回路１９との接続点Ａ，
Ｂの間の距離はλ／４波長に等しい長さに設定されてい
る。制御端子２６はＰＩＮダイオード１７，１８のオン
オフ制御端子である。
【００１６】ＲＦ入力信号を断としない場合には、バイ
アス端子７に対して所定バイアスを供給し、制御端子２
６から電流を供給することにより、ＦＥＴ２０をオンと
し、またＰＩＮダイオード１７，１８をもオンとする。
ＰＩＮダイオード１７，１８がオンであるから、λ／４
波長線路１７，１８の先端は共にアースとされるので、
点Ａ，ＢからＰＩＮダイオード側をみたインピーダンス
はハイインピーダンスとなる。従って、入力端子１から
のＲＦ信号は減衰を受けることなくＦＥＴ２０のゲート
へ供給される。
アス端子７に対して所定バイアスを供給し、制御端子２
６から電流を供給することにより、ＦＥＴ２０をオンと
し、またＰＩＮダイオード１７，１８をもオンとする。
ＰＩＮダイオード１７，１８がオンであるから、λ／４
波長線路１７，１８の先端は共にアースとされるので、
点Ａ，ＢからＰＩＮダイオード側をみたインピーダンス
はハイインピーダンスとなる。従って、入力端子１から
のＲＦ信号は減衰を受けることなくＦＥＴ２０のゲート
へ供給される。
【００１７】ＲＦ入力信号を断とする場合には、バイア
ス端子７及び制御端子２６に夫々電圧や電流を供給しな
いことにより、ＦＥＴ２０をオフとし、またＰＩＮダイ
オード１７，１８をもオフとする。ＰＩＮダイオード１
７，１８がオフであるから、λ／４波長線路２４，２５
の先端は共に解放となるので、点Ａ，ＢからＰＩＮダイ
オード側をみたインピーダンスはローインピーダンスと
なる。従って、入力端子１からのＲＦ信号は減衰を受け
てＦＥＴ２０のゲートへ供給されなくなる。
ス端子７及び制御端子２６に夫々電圧や電流を供給しな
いことにより、ＦＥＴ２０をオフとし、またＰＩＮダイ
オード１７，１８をもオフとする。ＰＩＮダイオード１
７，１８がオフであるから、λ／４波長線路２４，２５
の先端は共に解放となるので、点Ａ，ＢからＰＩＮダイ
オード側をみたインピーダンスはローインピーダンスと
なる。従って、入力端子１からのＲＦ信号は減衰を受け
てＦＥＴ２０のゲートへ供給されなくなる。
【００１８】特に点Ａ，Ｂの距離をλ／４に設定するこ
とで減衰量を最大とすることが可能となり、よって従来
の図２の例と比較して、２倍の減衰量を得ることが可能
となった。
とで減衰量を最大とすることが可能となり、よって従来
の図２の例と比較して、２倍の減衰量を得ることが可能
となった。
【００１９】尚、上記実施例では、λ／４波長線路とＰ
ＩＮダイオードとの直列回路を２個並列に設けている
が、点Ａとアースライとの間にのみ設けて上記と同様の
制御を行っても同等の効果が得られるものである。
ＩＮダイオードとの直列回路を２個並列に設けている
が、点Ａとアースライとの間にのみ設けて上記と同様の
制御を行っても同等の効果が得られるものである。
【００２０】
【発明の効果】この様に、本発明によれば、入力整合回
路にＰＩＮダイオードとλ／４波長線路とを使用した減
衰器を付加するようにしたので、入力整合回路の機能劣
化無く小形化及び軽量化が可能になると共に、高アイソ
レーションと低損失とが可能になるという効果がある。
路にＰＩＮダイオードとλ／４波長線路とを使用した減
衰器を付加するようにしたので、入力整合回路の機能劣
化無く小形化及び軽量化が可能になると共に、高アイソ
レーションと低損失とが可能になるという効果がある。
【図１】本発明の実施例の回路図である。
【図２】従来のＰＩＮダイオード減衰器と低雑音増幅器
との回路例を示す図である。
との回路例を示す図である。
５ 入力端子 ６ ゲートバイアス端子 ７ ドレインバイアス端子 ８ 出力端子 １７，１８ ＰＩＮダイオード １９ 入力整合回路 ２０ ＦＥＴ ２１ 出力整合回路 ２４，２５ λ／４波長線路 ２６ ＰＩＮダイオード制御端子
Claims (3)
- 【請求項１】 入力整合回路と、この入力整合回路の出
力を増幅する増幅素子と、この増幅出力を入力とする出
力整合回路と、前記入力整合回路の信号ラインと基準電
位点との間に設けられ、入力ＲＦ信号波長の１／４の長
さを有する線路とＰＩＮダイオードとの直列接続回路
と、前記ＰＩＮダイオードに対するバイアス電流の供給
端子とを含むことを特徴とするＲＦスイッチ機能付き増
幅器。 - 【請求項２】 前記直列接続回路は２個並列に設けられ
ており、これ等２個の直列接続回路の間隔が前記入力Ｒ
Ｆ信号波長の１／４の長さに設定されていることを特徴
とする請求項１記載のＲＦスイッチ機能付き増幅器。 - 【請求項３】 前記供給端子からの電流供給を断として
前記ＰＩＮダイオードをオフ制御することにより入力Ｒ
Ｆ信号の減衰を行うことを特徴とする請求項１または２
記載のＲＦスイッチ機能付き増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14582895A JPH08340226A (ja) | 1995-06-13 | 1995-06-13 | Ｒｆスイッチ機能付き増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14582895A JPH08340226A (ja) | 1995-06-13 | 1995-06-13 | Ｒｆスイッチ機能付き増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08340226A true JPH08340226A (ja) | 1996-12-24 |
Family
ID=15394067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14582895A Withdrawn JPH08340226A (ja) | 1995-06-13 | 1995-06-13 | Ｒｆスイッチ機能付き増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08340226A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7054605B1 (en) * | 2001-01-16 | 2006-05-30 | Sequoia Communications Corporation | Variable-gain low noise amplifier to reduce linearity requirements on a radio receiver |
| JP2012004635A (ja) * | 2010-06-14 | 2012-01-05 | New Japan Radio Co Ltd | 温度可変減衰器 |
| JP2024027846A (ja) * | 2022-08-19 | 2024-03-01 | 株式会社フジクラ | 差動型ｒｆスイッチ機能付き増幅器 |
-
1995
- 1995-06-13 JP JP14582895A patent/JPH08340226A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7054605B1 (en) * | 2001-01-16 | 2006-05-30 | Sequoia Communications Corporation | Variable-gain low noise amplifier to reduce linearity requirements on a radio receiver |
| JP2012004635A (ja) * | 2010-06-14 | 2012-01-05 | New Japan Radio Co Ltd | 温度可変減衰器 |
| JP2024027846A (ja) * | 2022-08-19 | 2024-03-01 | 株式会社フジクラ | 差動型ｒｆスイッチ機能付き増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2089981B1 (en) | Lossless transmit path antenna switch circuit | |
| AU648364B2 (en) | Linear gain control amplifier | |
| US6215355B1 (en) | Constant impedance for switchable amplifier with power control | |
| US5109538A (en) | Circuitry for widening the effective range of a transmitter | |
| JP2004166205A (ja) | 可変減衰器 | |
| KR20010021773A (ko) | 반도체 회로 | |
| WO1997030513A1 (en) | High-power ampliflier using parallel transistors | |
| JP2003060456A (ja) | 利得可変増幅回路 | |
| EP0601888B1 (en) | Variable gain RF amplifier with linear gain control | |
| US5243301A (en) | Microwave power amplifiers | |
| JPH08340226A (ja) | Ｒｆスイッチ機能付き増幅器 | |
| US20030159156A1 (en) | High linearity, low noise figure tuner front end circuit | |
| JP2606165B2 (ja) | インピーダンス整合回路 | |
| KR100354166B1 (ko) | 저잡음 증폭 장치 | |
| US5338989A (en) | Microwave integrated circuit | |
| JPH10126215A (ja) | 可変減衰装置 | |
| JPH0983268A (ja) | 高周波増幅器 | |
| JPS646597Y2 (ja) | ||
| JPH06350361A (ja) | 自動利得制御回路 | |
| JP4088991B2 (ja) | ２帯域用高周波電力増幅器およびそれを用いた移動体通信用端末機 | |
| KR200282002Y1 (ko) | 고주파이득보상부스터회로 | |
| JPH0520019Y2 (ja) | ||
| JPH0511802B2 (ja) | ||
| JP2633368B2 (ja) | マイクロ波集積回路 | |
| JPH0737370Y2 (ja) | 信号発生器における広帯域ｒｆスイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020903 |