JPH08330746A - 混成集積回路装置の製造方法 - Google Patents

混成集積回路装置の製造方法

Info

Publication number
JPH08330746A
JPH08330746A JP7134496A JP13449695A JPH08330746A JP H08330746 A JPH08330746 A JP H08330746A JP 7134496 A JP7134496 A JP 7134496A JP 13449695 A JP13449695 A JP 13449695A JP H08330746 A JPH08330746 A JP H08330746A
Authority
JP
Japan
Prior art keywords
case
thick film
film substrate
substrate
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7134496A
Other languages
English (en)
Inventor
Shinichi Toyooka
伸一 豊岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP7134496A priority Critical patent/JPH08330746A/ja
Publication of JPH08330746A publication Critical patent/JPH08330746A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Casings For Electric Apparatus (AREA)

Abstract

(57)【要約】 【目的】 厚膜基板上にケースを装着する型のハイブリ
ッドICの製造方法の改善に関する。 【構成】 所定の素子が搭載された厚膜基板11と、厚膜
基板11と接着する接着面に複数の突起19が形成されてい
るケース12とを接着させて、ケース12の内部に所定の素
子を収納する工程を有すること。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は混成集積回路装置の製造
方法に関し、更に詳しく言えば、厚膜基板上にケースを
装着する型のハイブリッドICの製造方法の改善に関す
る。
【0002】
【従来の技術】以下で、従来例に係るハイブリッドIC
について図面を参照しながら説明する。なお、図6は図
5のX−X線断面図であって、図11は図10のY−Y
線断面図である。また、図7〜図11はケースと厚膜基
板の接着工程を説明する部分拡大図である。
【0003】図5,図6に示すように、一般のハイブリ
ッドICはICやコンデンサなどのような不図示の所定
の素子が搭載された金属製の厚膜基板(1)上に、これ
らを収納する第1の空洞(3)と、外部機器とのコンタ
クトをとるリード端子(5)の引出用の第2の空洞
(4)を備えた樹脂製のケース(2)とが接着されるこ
とにより形成される。
【0004】当該ハイブリッドICと外部機器とのコン
タクトをとるのに必要なリード端子(5)は第2の空洞
(4)の底部で露出する厚膜基板(1)の不図示の端子
と接続されて引出口(9)から引出され、第2の空洞
(4)にはリード端子(5)の物理的強度を補強するた
め、エポキシ樹脂などからなる補強材(6)が充填され
ている。
【0005】上述のハイブリッドICを形成する際に
は、シリコン樹脂などを含む接着剤を用いてケース
(2)と厚膜基板(1)とを接着するわけだが、この際
にケース(2)の接着面が図7に示すように平面である
と、厚膜基板(1)とケース(2)の接着面との間に挟
まれたほとんどの接着剤(8)が圧着によって図8に示
すように厚膜基板(1)とケース(2)との間から外へ
と押し出されてしまい、これらの間に接着剤(8)がほ
とんど残らなくなってしまう。
【0006】この場合、厚膜基板(1)は金属、ケース
(2)はプラスチックというように異なる材質からなる
ため、同じような材質からなるもの同士を接着した場合
に比してそれらの接着性は良くない。従って、接着剤
(8)が両者の間に多く残存していない場合には、何ら
かの衝撃が加わったときに両者が容易にはがれてしま
う。一方、接着剤(8)がこれらの間に多く残っている
場合には、接着剤(8)が衝撃を吸収する緩衝材とな
り、両者がはがれにくくなるので、接着工程において
は、接着剤を厚膜基板(1)とケース(2)との間にな
るべく多く残しておきたいという要求があった。
【0007】このような要求を満たすため、図9に示す
ように、ケース(2)の接着面に溝(9)を形成すると
いう方法が提案されている。この方法によると、図1
0,図11に示すように、圧着後に接着剤(8)は外に
押し出されずに溝(9)の中に充填されるので、ケース
(2)と厚膜基板(1)との間に接着剤(8)を多く残
すことができ、衝撃によって両者がはがれることを抑止
できる。
【0008】
【発明が解決しようとする課題】しかしながら、上記従
来の溝をケースに形成する製造方法によれば、溝(9)
を金型で形成する都合上、また樹脂を溝に完全に充填す
る上で、ケース(2)の接着部における断面の幅は、溝
(9)の幅(Δt)の他に、その両側の幅(Δs1,Δ
s2)を確保しておく必要があるため、その両側の幅を
確保するために、実際必要な幅よりも大きめにケース
(2)の接着面の幅をとっておかなければならないとい
う問題が生じていた。
【0009】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、所定の素子が搭載された厚膜基
板と、図1,図2に示すように前記厚膜基板と接着する
接着面に複数の突起が形成されているケースとを接着さ
せて、前記ケースの内部に前記所定の素子を収納するこ
とにより、溝を形成することなく接着剤を接着面に多く
残存させることが可能となる混成集積回路装置の製造方
法の提供を目的とする。
【0010】
【作 用】本発明に係る混成集積回路装置の製造方法に
よれば、所定の素子が搭載された厚膜基板と、接着面に
複数の突起が形成されたケースとを接着させており、厚
膜基板とケースの接着面の間には、複数の突起がスペー
サとなることにより多数の間隙が形成される。このた
め、図3に示すように接着剤を挟んでケースと厚膜基板
とを圧着する時に、接着剤がこれらの間から外に押し出
されることなく上記の間隙に充填されるので、溝を形成
することなく接着剤をケースの接着面と厚膜基板との間
に多く残存させることができる。また厚膜基板の裏面に
樹脂が回り込むこともない。
【0011】これにより、ケースの接着面に溝を形成し
ていた従来のように、ケースの接着面の幅を本来必要な
幅よりも多くとらなくとも、接着剤を厚膜基板とケース
の接着面との間に多く残存させて形成し、何らかの衝撃
が加わっても厚膜基板からケースが容易にはがれない、
物理的強度の強い混成集積回路装置を製造することが可
能となる。
【0012】またケースの突起は溝を形成するのと違
い、金型に例えばポンチング作業等で極めて容易に形成
でき、任意の位置に任意の大きさで形成できる。
【0013】
【実施例】以下で、本発明の実施例について図面を参照
しながら説明する。なお、図2は図1のA−A線断面図
であって、図4は図3のB−B線断面図である。本実施
例に係る混成集積回路装置の製造方法を説明する前に、
後述の厚膜基板上に形成された所定の素子を収納するた
めに必要なケース(12)について図1,図2を参照し
ながら説明する。
【0014】このケース(12)は、図1に示すように
第1の空洞(13)と、外部機器とのコンタクトをとる
リード端子(15)の引出用の第2の空洞(14)を備
えており、かつのちに厚膜基板と接着される面である接
着面に、図1、図2に示すように、高さ50μm〜10
0μm程度の複数の突起(19)が形成されている。上
述のケース(12)と、不図示の所定の素子が搭載され
た厚膜基板(11)とを接着する。
【0015】この接着工程ではシリコン樹脂などからな
る接着剤(18)を用いて、厚膜基板(11)の、後に
ケース(12)を載せて接着するべき領域に上述の接着
剤(18)を選択的に塗布し、ケース(12)の接着面
と、厚膜基板(11)上の接着剤(18)とを位置合せ
して、ケース(12)と厚膜基板(11)とを圧着す
る。
【0016】すると、複数の突起(19)がケース(1
2)の接着面に形成されているために、ケース(12)
の接着面と厚膜基板(11)とは直接接触せずに、多数
の間隙が突起(19)の間に形成され、ケース(12)
と厚膜基板(11)とが圧着されると、接着剤(18)
はこれらの間から外に押し出されることなく複数の突起
(19)の間隙に図3,図4に示すように充填される。
従って、ケース(12)の接着面と厚膜基板(11)と
の間に接着剤(18)を多く残すことができ、また厚膜
基板の裏面への接着剤の回り込みを防止することができ
る。
【0017】その後接着剤(18)を硬化させてケース
(12)と厚膜基板(11)とを接着させた後に、リー
ド端子(15)を第2の空洞(14)から露出する厚膜
基板(11)の不図示の接続端子に半田付けなどで接続
して取り付け、引出口(17)から引出し、リード端子
(15)の物理的な強度を補強するためにエポキシ系の
樹脂などの補強材(16)を第2の空洞(14)内に充
填し、硬化させることにより、図3に示すような中空構
造のハイブリッドICが完成する。
【0018】ここでリード端子は、前もって接続端子に
接続してからケース付けを行っても良い。以上説明した
ように本実施例に係る混成集積回路装置の製造方法によ
れば、ケース(12)の接着面に図1,図2に示すよう
に複数の突起(19)が形成されることにより、接着時
に接着剤(18)をケース(12)と厚膜基板(11)
との間に多く残すことができるので、従来のように溝を
ケースの接着面に形成しなくともよい。
【0019】これにより、溝の両側の幅を確保するため
に、ケース(12)の接着面の幅を本来必要な幅よりも
多くとらなくとも、接着剤(18)を厚膜基板(11)
とケース(12)の接着面との間に多く残存させて当該
ハイブリッドICを形成することができるので、何らか
の衝撃が加わっても厚膜基板(11)からケース(1
2)がはがれない物理的強度の強いハイブリッドICを
得ることが可能となる。
【0020】なお、本実施例ではケース(12)の接着
面に形成される突起(19)を図2に示すように配置し
ているが、本発明はこれに限らず、突起(19)の間に
接着材が充填されるような配置であればおよそどのよう
な配置であっても同様の効果を奏する。
【0021】
【発明の効果】本発明に係る混成集積回路装置の製造方
法によれば、所定の素子が搭載された厚膜基板と、その
接着面に複数の突起が形成されたケースとを接着させて
いるので、溝を形成することなく接着材をケースの接着
面により多く残存させることが可能になる。
【0022】これにより、溝を形成していた従来のよう
に接着面の幅を余裕をもってとらなくとも、接着剤を接
着面に多く残存させて形成することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施例に係る混成集積回路装置のケー
スの構造を説明する第1の図面である。
【図2】本発明の実施例に係る混成集積回路装置のケー
スの構造を説明する第2の図面である。
【図3】本発明の実施例に係る混成集積回路装置の製造
方法を説明する断面図である。
【図4】本発明の実施例に係る混成集積回路装置のケー
スと厚膜基板との接着状態を説明する図面である。
【図5】一般のハイブリッドICの構造を説明する斜視
図である。
【図6】一般のハイブリッドICの構造を説明する断面
図である。
【図7】従来例に係る混成集積回路装置の製造方法を説
明する第1の断面図である。
【図8】従来例に係る混成集積回路装置の製造方法を説
明する第2の断面図である。
【図9】ケースの接着面に溝を形成する従来の混成集積
回路装置の製造方法を説明する第1の断面図である。
【図10】ケースの接着面に溝を形成する従来の混成集
積回路装置の製造方法を説明する第2の断面図である。
【図11】ケースの接着面に溝を形成する場合の、ケー
スと厚膜基板との接着状態を説明する図面である。
【符号の説明】
(11) 厚膜基板 (12) ケース (13) 第1の空洞 (14) 第2の空洞 (15) リード端子 (16) 補強材 (17) 引出口 (18) 接着剤 (19) 突起

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 所定の素子が搭載された厚膜基板と、前
    記厚膜基板と接着する接着面に複数の突起が形成されて
    いるケースとを接着させて、前記ケースの内部に前記所
    定の素子を収納する工程を有することを特徴とする混成
    集積回路装置の製造方法。
JP7134496A 1995-05-31 1995-05-31 混成集積回路装置の製造方法 Pending JPH08330746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7134496A JPH08330746A (ja) 1995-05-31 1995-05-31 混成集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7134496A JPH08330746A (ja) 1995-05-31 1995-05-31 混成集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPH08330746A true JPH08330746A (ja) 1996-12-13

Family

ID=15129684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7134496A Pending JPH08330746A (ja) 1995-05-31 1995-05-31 混成集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPH08330746A (ja)

Similar Documents

Publication Publication Date Title
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
JP4140983B2 (ja) リード・フレーム・モジュール、リード・フレーム・モジュールを有するデータキャリア、及びリード・フレーム・モジュールの製造方法
US6210993B1 (en) High density semiconductor package and method of fabrication
KR100341104B1 (ko) 반도체장치의 어셈블리방법 및 이 방법에 의해 제조된 반도체 장치
JPH1174420A (ja) 表面実装型チップ部品及びその製造方法
JP3217876B2 (ja) 半導体電子素子構造を製造するためのモールドおよびそれを用いて半導体電子素子構造を製造する方法
US3829604A (en) Encased micro-circuit and the process for manufacturing the same
JPH08330746A (ja) 混成集積回路装置の製造方法
JP2867954B2 (ja) チップ型半導体装置の製造方法
JPH11317478A (ja) 半導体装置用ヒ―トスプレッダと半導体装置用パッケ―ジ
JP2001007256A (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
JP3699271B2 (ja) 半導体パッケージ及びその製造方法
JP4257807B2 (ja) 電子部品の製造方法
JPS62202544A (ja) 半導体装置
JPH0822932A (ja) チップ型固体電解コンデンサ
JP2998462B2 (ja) 圧電共振子の製造方法
JPH0366152A (ja) 半導体集積回路モジュール
JPS63316827A (ja) 液晶表示素子の製造方法
JP3069629B2 (ja) リードフレームの製造方法およびこれを用いた半導体装置
JP2917556B2 (ja) 絶縁物封止型電子部品の製造方法
JPH01234296A (ja) Icカード
JPH06188664A (ja) 弾性表面波装置及びその製造方法
JP4408015B2 (ja) 半導体装置の製造方法
JPH1187563A (ja) ベアチップ実装モジュール、ベアチップ実装モジュールの製造方法および樹脂層形成用枠
JPS63144095A (ja) Icカ−ド

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040615