JPH08330369A - プローバ用インターフェースカード - Google Patents
プローバ用インターフェースカードInfo
- Publication number
- JPH08330369A JPH08330369A JP7157146A JP15714695A JPH08330369A JP H08330369 A JPH08330369 A JP H08330369A JP 7157146 A JP7157146 A JP 7157146A JP 15714695 A JP15714695 A JP 15714695A JP H08330369 A JPH08330369 A JP H08330369A
- Authority
- JP
- Japan
- Prior art keywords
- guard
- needle
- pattern
- conductor
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
(57)【要約】
【目的】ニードル実装部の誘電吸収特性を改善したプロ
ーバ用インターフェースカードを提供する。 【構成】側部ガード導体２３’に高さと深さを設け、ニ
ードル１１とその基部の信号パターン１２から、隣接す
るニードル２１及びその側部ガード導体２３’の間に絶
縁部材が存在しないように配置した。
ーバ用インターフェースカードを提供する。 【構成】側部ガード導体２３’に高さと深さを設け、ニ
ードル１１とその基部の信号パターン１２から、隣接す
るニードル２１及びその側部ガード導体２３’の間に絶
縁部材が存在しないように配置した。
Description
【０００１】
【産業上の利用分野】本発明は半導体ウェハー測定の治
具に関し、より詳細には、測定器とプローバ内のウェハ
ーを接続するプローバ用インターフェースカードにおい
て、微小電流を測定する際に、測定待ち時間（誤差電流
が測定に影響しない程に小さくなるまでの時間）を大幅
に短縮することができるインターフェースカードに関す
る。
具に関し、より詳細には、測定器とプローバ内のウェハ
ーを接続するプローバ用インターフェースカードにおい
て、微小電流を測定する際に、測定待ち時間（誤差電流
が測定に影響しない程に小さくなるまでの時間）を大幅
に短縮することができるインターフェースカードに関す
る。
【０００２】
【従来技術及び解決しようとする課題】近年の半導体製
造技術の進歩はめざましく、高密度集積の要求による微
細加工技術の進歩も例外ではない。高密度実装の実現の
ために、半導体の発熱を抑える目的により、また各素子
の大きさを小さくする目的により、半導体内で動作に必
要とされる電流、電圧は年々小さくなっている。そのた
め、微小電流測定の重要性が増し、より高性能の微小電
流測定精度が測定器及びそこで使われる治具に要求され
ている。
造技術の進歩はめざましく、高密度集積の要求による微
細加工技術の進歩も例外ではない。高密度実装の実現の
ために、半導体の発熱を抑える目的により、また各素子
の大きさを小さくする目的により、半導体内で動作に必
要とされる電流、電圧は年々小さくなっている。そのた
め、微小電流測定の重要性が増し、より高性能の微小電
流測定精度が測定器及びそこで使われる治具に要求され
ている。
【０００３】これは、ウェハーのプロセス管理試験にお
いても例外ではない。従来のプロセス管理の試験方法と
しては、ウェハーにチップを形成する際に、特性測定用
のＴＥＧ(Test Element Group)と呼ばれる測定チップを
同時に形成し、それを測定していた。プローバ用インタ
ーフェースカードは、その際、測定器と、被測定ウェハ
ーを運搬／位置決めするプローバとの間に介在するイン
ターフェースカードであり、ウェハーの測定端子に接触
するためのニードルと呼ばれる接触針をカード内の円形
の穴の周囲に複数本備えている。
いても例外ではない。従来のプロセス管理の試験方法と
しては、ウェハーにチップを形成する際に、特性測定用
のＴＥＧ(Test Element Group)と呼ばれる測定チップを
同時に形成し、それを測定していた。プローバ用インタ
ーフェースカードは、その際、測定器と、被測定ウェハ
ーを運搬／位置決めするプローバとの間に介在するイン
ターフェースカードであり、ウェハーの測定端子に接触
するためのニードルと呼ばれる接触針をカード内の円形
の穴の周囲に複数本備えている。
【０００４】図１に示されるのは、従来技術によるプロ
ーブカード１と呼ばれるプローバ用インターフェースカ
ードの概観図で、図２は、そのニードル実装部の構造を
判りやすく拡大した図である。図２の断面ａ−ａ’から
見た断面図が図３である。図２において、ニードル１１
及び２１はウェハー３１上の端子３２及び３３に接触す
る。ウェハー上の端子３２及び３３からの信号は、それ
ぞれニードル１１及び２１を通り、更にプローブカード
１上の信号パターン１２及び２２を通った後、端子（図
示していない）を介して測定器（図示していない）に接
続される。
ーブカード１と呼ばれるプローバ用インターフェースカ
ードの概観図で、図２は、そのニードル実装部の構造を
判りやすく拡大した図である。図２の断面ａ−ａ’から
見た断面図が図３である。図２において、ニードル１１
及び２１はウェハー３１上の端子３２及び３３に接触す
る。ウェハー上の端子３２及び３３からの信号は、それ
ぞれニードル１１及び２１を通り、更にプローブカード
１上の信号パターン１２及び２２を通った後、端子（図
示していない）を介して測定器（図示していない）に接
続される。
【０００５】プローブカード１上の配線パターン１３及
び２３はガードパターン（側部ガードパターン）であ
り、例えば、側部ガードパターン１３は信号パターン１
２に対してプローブカードの絶縁体５１を通して外側か
ら電流が流れ込まないように機能している。図３の基板
内部のパターン１４及び２４も、それぞれニードル１１
及び２１に対応するガードパターン（下部ガードパター
ン）であり、例えば下部ガードパターン１４は、信号パ
ターン１２に対してプローブカードの絶縁体５１を通し
て裏面から電流が流れ込まないように機能している。こ
の下部ガードパターン１４及び２４は、基板の内層では
なく、裏面に設けることもできる。通常、側部ガードパ
ターン１３はニードル１１と同電位にしてアクティブガ
ードとするが、側部ガードパターン１３をグランド電位
に固定してパッシブガードとして実施することもある。
側部ガードパターン２３もニードル２１に対し同様の機
能をもつ。なお、図２では２つのニードルの接続しか示
していないが、実際には、多数のニードルが配されてい
る。
び２３はガードパターン（側部ガードパターン）であ
り、例えば、側部ガードパターン１３は信号パターン１
２に対してプローブカードの絶縁体５１を通して外側か
ら電流が流れ込まないように機能している。図３の基板
内部のパターン１４及び２４も、それぞれニードル１１
及び２１に対応するガードパターン（下部ガードパター
ン）であり、例えば下部ガードパターン１４は、信号パ
ターン１２に対してプローブカードの絶縁体５１を通し
て裏面から電流が流れ込まないように機能している。こ
の下部ガードパターン１４及び２４は、基板の内層では
なく、裏面に設けることもできる。通常、側部ガードパ
ターン１３はニードル１１と同電位にしてアクティブガ
ードとするが、側部ガードパターン１３をグランド電位
に固定してパッシブガードとして実施することもある。
側部ガードパターン２３もニードル２１に対し同様の機
能をもつ。なお、図２では２つのニードルの接続しか示
していないが、実際には、多数のニードルが配されてい
る。
【０００６】このプローバ用インターフェースカード
に、近年、ｆＡ（フェムトアンペア）オーダーでの測定
精度が必要とされるようになってきたが、要求される性
能のものを開発するのは困難であった。その原因のひと
つに、高密度に配置されたニードル実装部での誘電吸収
の問題がある。
に、近年、ｆＡ（フェムトアンペア）オーダーでの測定
精度が必要とされるようになってきたが、要求される性
能のものを開発するのは困難であった。その原因のひと
つに、高密度に配置されたニードル実装部での誘電吸収
の問題がある。
【０００７】すなわち、ニードル実装部では狭い間隔で
多数のニードルが並ぶため、各ニードルから基板の絶縁
体を通して隣接したニードルの下部ガードパターンに至
る経路の誘電吸収が発生し、しかも、ニードル間の間隔
が狭いために無視できない量となって、測定の待ち時間
に大きな影響を与える。
多数のニードルが並ぶため、各ニードルから基板の絶縁
体を通して隣接したニードルの下部ガードパターンに至
る経路の誘電吸収が発生し、しかも、ニードル間の間隔
が狭いために無視できない量となって、測定の待ち時間
に大きな影響を与える。
【０００８】他方、このようなカードを用いないで、ｆ
Ａオーダーの測定を可能とする単チャンネル同軸プロー
ブを使う方法もあるが、ニードルの位置出し精度が甘
く、装置が大きく多チャンネル化に制約がある上、比較
的高価なために、近年の多端子化したＴＥＧの測定には
適してはいない。
Ａオーダーの測定を可能とする単チャンネル同軸プロー
ブを使う方法もあるが、ニードルの位置出し精度が甘
く、装置が大きく多チャンネル化に制約がある上、比較
的高価なために、近年の多端子化したＴＥＧの測定には
適してはいない。
【０００９】図４を用いて、従来のプローブカードの問
題点をより詳細に説明する。
題点をより詳細に説明する。
【００１０】図３のニードル部の等価回路を図４に示
す。図４において、端子２１１は図３のニードル１１及
び信号パターン１２の電位を示し、同様に端子２２１は
ニードル２１及び信号パターン２２の電位、端子２１３
は側部ガードパターン１３及び下部ガードパターン１４
の電位、端子２２３は側部パターン２３及び下部ガード
パターン２４の電位を示している。Ｃ１２は端子２１
１、２２１間のキャパシタンス、Ｃ１３は端子２１１、
２１３間のキャパシタンス、Ｃ２４は端子２２１、２２
３間のキャパシタンス、Ｃ１４は端子２１１、２２３間
のキャパシタンス、Ｃ２３は端子２２１、２１３間のキ
ャパシタンス、Ｃ３４は端子２１３、２２３間のキャパ
シタンスである。なお、図４の等価回路では端子間に存
在する抵抗成分は省略してある。
す。図４において、端子２１１は図３のニードル１１及
び信号パターン１２の電位を示し、同様に端子２２１は
ニードル２１及び信号パターン２２の電位、端子２１３
は側部ガードパターン１３及び下部ガードパターン１４
の電位、端子２２３は側部パターン２３及び下部ガード
パターン２４の電位を示している。Ｃ１２は端子２１
１、２２１間のキャパシタンス、Ｃ１３は端子２１１、
２１３間のキャパシタンス、Ｃ２４は端子２２１、２２
３間のキャパシタンス、Ｃ１４は端子２１１、２２３間
のキャパシタンス、Ｃ２３は端子２２１、２１３間のキ
ャパシタンス、Ｃ３４は端子２１３、２２３間のキャパ
シタンスである。なお、図４の等価回路では端子間に存
在する抵抗成分は省略してある。
【００１１】図４に示される等価回路では、測定条件が
変わると端子２１１、２２１の電圧が変化する。説明を
簡単にするため、端子２２１の電圧が一定の場合を考え
る。端子２１１の電圧が変化すると、Ｃ１２、Ｃ１４の
キャパシタンスに充電される。端子２１３の電圧は測定
装置により端子２１１と等しく保たれているので、Ｃ１
３については無視できる。またＣ３４は測定端子２１
１、２２１に接続していないので無視する。ここでＣ１
２は、図３のニードル及び信号パターン１２と、ニード
ル２１及び信号パターン２２との間のキャパシタンス
で、この導体間には空気しか存在しないので、瞬時に充
電される。しかし、Ｃ１４は、図３の信号パターン１１
及びニードル１２と、側部ガードパターン２３及び下部
ガードパターン２４との間のキャパシタンスであり、こ
の両端子を電極として形成されるキャパシタンス空間に
は図３の絶縁体５１の斜線部分１０１、１０２、１０３
等が絶縁部材として介在するので、次のような問題が生
じる。
変わると端子２１１、２２１の電圧が変化する。説明を
簡単にするため、端子２２１の電圧が一定の場合を考え
る。端子２１１の電圧が変化すると、Ｃ１２、Ｃ１４の
キャパシタンスに充電される。端子２１３の電圧は測定
装置により端子２１１と等しく保たれているので、Ｃ１
３については無視できる。またＣ３４は測定端子２１
１、２２１に接続していないので無視する。ここでＣ１
２は、図３のニードル及び信号パターン１２と、ニード
ル２１及び信号パターン２２との間のキャパシタンス
で、この導体間には空気しか存在しないので、瞬時に充
電される。しかし、Ｃ１４は、図３の信号パターン１１
及びニードル１２と、側部ガードパターン２３及び下部
ガードパターン２４との間のキャパシタンスであり、こ
の両端子を電極として形成されるキャパシタンス空間に
は図３の絶縁体５１の斜線部分１０１、１０２、１０３
等が絶縁部材として介在するので、次のような問題が生
じる。
【００１２】すなわち、誘電体には多少の誘電吸収特性
（誘電余効）が存在する。絶縁部材１０１、１０２、１
０３は、その両極に印加される電圧が変化したので誘電
分極を起こし、すべての分極が完了するまでじわじわと
電流を吸い込む。このため、ニードル１１及び信号パタ
ーン１２に流れる電流を測定する時には、ニードル１１
に定められた電圧を印加しても、このような電流の流入
が落ち着くまでは、ある一定の時間電流測定ができない
ことになる。すなわち、長い測定待ち時間が必要とな
る。又、逆に電圧を取り去った場合も同様に、じわじわ
と放電電流が流れ出るため、長い測定待ち時間が必要と
なる。
（誘電余効）が存在する。絶縁部材１０１、１０２、１
０３は、その両極に印加される電圧が変化したので誘電
分極を起こし、すべての分極が完了するまでじわじわと
電流を吸い込む。このため、ニードル１１及び信号パタ
ーン１２に流れる電流を測定する時には、ニードル１１
に定められた電圧を印加しても、このような電流の流入
が落ち着くまでは、ある一定の時間電流測定ができない
ことになる。すなわち、長い測定待ち時間が必要とな
る。又、逆に電圧を取り去った場合も同様に、じわじわ
と放電電流が流れ出るため、長い測定待ち時間が必要と
なる。
【００１３】たとえば、図３に示した従来のプローバ用
インターフェースカードでは、端子電圧が１００Ｖ変化
したときに、誘電吸収による電流の値がフェムトアンペ
ア程度まで落ち着くまでに数十秒を要することも稀では
ない。これは、微小電流測定のスピード向上の面から見
ると、非常に大きな問題である。
インターフェースカードでは、端子電圧が１００Ｖ変化
したときに、誘電吸収による電流の値がフェムトアンペ
ア程度まで落ち着くまでに数十秒を要することも稀では
ない。これは、微小電流測定のスピード向上の面から見
ると、非常に大きな問題である。
【００１４】本発明は上記問題を解決するために提案さ
れたもので、プローバ用インターフェースカード上でニ
ードル及び信号パターンと他電位の導体との間の絶縁部
材を介したキャパシタンス結合を防ぎ、誘電吸収特性を
改善することにより、微小電流を測定する際の測定待ち
時間を短縮するプローバ用インターフェースカードの提
供を目的とする。
れたもので、プローバ用インターフェースカード上でニ
ードル及び信号パターンと他電位の導体との間の絶縁部
材を介したキャパシタンス結合を防ぎ、誘電吸収特性を
改善することにより、微小電流を測定する際の測定待ち
時間を短縮するプローバ用インターフェースカードの提
供を目的とする。
【００１５】
【課題を解決するための手段】上述した問題は、プロー
バ用インターフェースカード上で、信号線（ニードル）
と他電位の導体とを電極としてその間の空間に形成され
るコンデンサ（図４のＣ１４参照）の空間（この空間を
以後「キャパシタンス空間」と称する）に誘電吸収特性
を悪化させる絶縁部材が含まれていることに起因する。
バ用インターフェースカード上で、信号線（ニードル）
と他電位の導体とを電極としてその間の空間に形成され
るコンデンサ（図４のＣ１４参照）の空間（この空間を
以後「キャパシタンス空間」と称する）に誘電吸収特性
を悪化させる絶縁部材が含まれていることに起因する。
【００１６】本発明によるプローバ用インターフェース
カードによれば、信号パターン及びニードルと他電位の
導体との間のキャパシタンス空間に空気以外の絶縁部材
をなるべく存在させないように、信号パターンと同電位
のガード導体を壁状に配置することで、電位の異なる導
体間に絶縁部材が存在しないようにし、誘電吸収特性を
著しく改善させることができる。
カードによれば、信号パターン及びニードルと他電位の
導体との間のキャパシタンス空間に空気以外の絶縁部材
をなるべく存在させないように、信号パターンと同電位
のガード導体を壁状に配置することで、電位の異なる導
体間に絶縁部材が存在しないようにし、誘電吸収特性を
著しく改善させることができる。
【００１７】
【実施例】本発明の実施例の基本構成を図５に示す。従
来技術と同じ機能の構成要素には同じ符号を付してい
る。
来技術と同じ機能の構成要素には同じ符号を付してい
る。
【００１８】図５では、従来の側部ガードパターンを高
さと深さを設けた壁状にすることで、ニードル１１とそ
の基部の信号パターン１２から隣接するニードル２１及
びその側部ガード導体２３’及び下部ガードパターン２
４への間のキャパシタンス空間に絶縁部材が含まれない
ようにしたものである。壁状の側部ガード導体２３’
は、好適には基板にセラミック基材を用いることにより
形成できるが、当業者には、他の基材や部品による実施
も可能であろう。
さと深さを設けた壁状にすることで、ニードル１１とそ
の基部の信号パターン１２から隣接するニードル２１及
びその側部ガード導体２３’及び下部ガードパターン２
４への間のキャパシタンス空間に絶縁部材が含まれない
ようにしたものである。壁状の側部ガード導体２３’
は、好適には基板にセラミック基材を用いることにより
形成できるが、当業者には、他の基材や部品による実施
も可能であろう。
【００１９】側部ガード導体１３’の高さと深さが十分
にあれば、ニードル１１から基板の絶縁部材を介して隣
接するニードルの下部ガードパターン２４ヘ至る経路１
１１、１１３を側部ガード導体２３’の基板上に突出し
ている部分で妨げることができるし、ニードル１１の頂
上から隣接するニードルの側部ガードパターンの基板中
に埋めこまれた部分への経路１１２も側部ガード導体１
３’で妨げることができる。よって、ニードルと他電位
の導体間に絶縁部材が入らず、誘電吸収の影響を受けな
い。
にあれば、ニードル１１から基板の絶縁部材を介して隣
接するニードルの下部ガードパターン２４ヘ至る経路１
１１、１１３を側部ガード導体２３’の基板上に突出し
ている部分で妨げることができるし、ニードル１１の頂
上から隣接するニードルの側部ガードパターンの基板中
に埋めこまれた部分への経路１１２も側部ガード導体１
３’で妨げることができる。よって、ニードルと他電位
の導体間に絶縁部材が入らず、誘電吸収の影響を受けな
い。
【００２０】また、当業者には明らかなように、図５の
実施例の側部ガード導体を基板から上の部分だけに省略
しても、ある程度の効果を得ることができるし、逆に側
部ガード導体を基板内の部分だけに省略しても、ある程
度の効果を得ることができる。
実施例の側部ガード導体を基板から上の部分だけに省略
しても、ある程度の効果を得ることができるし、逆に側
部ガード導体を基板内の部分だけに省略しても、ある程
度の効果を得ることができる。
【００２１】本発明の別の実施例を図６に示す。この実
施例において、ニードル１１及び２１と信号パターン１
２及び２２は、それぞれ、基板に設けた溝２０及び３０
の中に配置され、ガード導体１５及び２５は側部ガード
導体と下部ガードパターンをつないだ構造を備えてい
る。溝を設けたことでニードルの取付け部の高さを低く
することができ、ガード導体の基板上に突出する部分を
短くし、強度の向上及び部品の高さが低くなることによ
る実装密度の向上の点で有利となる。
施例において、ニードル１１及び２１と信号パターン１
２及び２２は、それぞれ、基板に設けた溝２０及び３０
の中に配置され、ガード導体１５及び２５は側部ガード
導体と下部ガードパターンをつないだ構造を備えてい
る。溝を設けたことでニードルの取付け部の高さを低く
することができ、ガード導体の基板上に突出する部分を
短くし、強度の向上及び部品の高さが低くなることによ
る実装密度の向上の点で有利となる。
【００２２】図６では、ニードル１１の頂上からから絶
縁部材を横切って隣接するニードル２１に至る経路１１
５はニードル２１のガード導体２５の基板上に突き出て
いる部分で遮られる。ニードル１１の頂上から絶縁部材
を横切ってニードル２１のガード導体２５の側部に至る
経路１１６はニードル１１のガード導体２５によって遮
られる。ニードル１１の頂上からからニードル２１のガ
ード導体２５の下部にいたる経路は、ガード導体の側部
と下部がつながっているため、常に側部に遮られること
に注意されたい。
縁部材を横切って隣接するニードル２１に至る経路１１
５はニードル２１のガード導体２５の基板上に突き出て
いる部分で遮られる。ニードル１１の頂上から絶縁部材
を横切ってニードル２１のガード導体２５の側部に至る
経路１１６はニードル１１のガード導体２５によって遮
られる。ニードル１１の頂上からからニードル２１のガ
ード導体２５の下部にいたる経路は、ガード導体の側部
と下部がつながっているため、常に側部に遮られること
に注意されたい。
【００２３】また、図７に示されるように、ニードルを
配置する溝２０及び３０の両側面に、信号パターン１２
及び２２に接触しないように溝部ガードパターン１６及
び２６を設けることにより、側部ガード導体の基板中の
一部を省略して、高さと深さを設けた側部ガード導体１
３’及び２３’と、端部を上方に曲げた下部ガード導体
１４’及び２４’に分離することができる。これによ
り、ガード導体に囲まれた絶縁部材５３が剥離しにくい
等の強度の点で有利となる。
配置する溝２０及び３０の両側面に、信号パターン１２
及び２２に接触しないように溝部ガードパターン１６及
び２６を設けることにより、側部ガード導体の基板中の
一部を省略して、高さと深さを設けた側部ガード導体１
３’及び２３’と、端部を上方に曲げた下部ガード導体
１４’及び２４’に分離することができる。これによ
り、ガード導体に囲まれた絶縁部材５３が剥離しにくい
等の強度の点で有利となる。
【００２４】図７では、ニードル１１の頂上から絶縁部
材を横切って隣接するニードル２１への経路１２１は隣
接するニードルの側部ガード導体２３’の基板上の突出
部と、溝部ガードパターン２６に遮られる。ニードル１
１の頂上から絶縁部材を横切って隣接するニードルの側
部ガード導体２３’への経路１２２はニードル１１の側
部ガード導体１３’に遮られる。ニードル１１の頂上か
ら絶縁部材を横切って、ニードル２１の下部ガード導体
２４’への経路１２３は、ニードル１１の側部ガード導
体１３’の基板中に埋めこまれた部分によって遮られ
る。信号パターン１２の底部から絶縁部材を横切って、
側部ガード導体１３’と下部ガード導体１４’の曲げ部
分の間を通って、隣接するニードル２１に達する経路１
２４はニードル２１の溝部ガードパターン２６により遮
られる。以上のように、側部ガード導体の高さと深さ、
下部ガード導体の曲げ部分の高さを適切に選ぶことによ
って、隣接するニードルの異なる電位で結合されるキャ
パシタンス空間の中に、絶縁部材を含まないように構成
できる。
材を横切って隣接するニードル２１への経路１２１は隣
接するニードルの側部ガード導体２３’の基板上の突出
部と、溝部ガードパターン２６に遮られる。ニードル１
１の頂上から絶縁部材を横切って隣接するニードルの側
部ガード導体２３’への経路１２２はニードル１１の側
部ガード導体１３’に遮られる。ニードル１１の頂上か
ら絶縁部材を横切って、ニードル２１の下部ガード導体
２４’への経路１２３は、ニードル１１の側部ガード導
体１３’の基板中に埋めこまれた部分によって遮られ
る。信号パターン１２の底部から絶縁部材を横切って、
側部ガード導体１３’と下部ガード導体１４’の曲げ部
分の間を通って、隣接するニードル２１に達する経路１
２４はニードル２１の溝部ガードパターン２６により遮
られる。以上のように、側部ガード導体の高さと深さ、
下部ガード導体の曲げ部分の高さを適切に選ぶことによ
って、隣接するニードルの異なる電位で結合されるキャ
パシタンス空間の中に、絶縁部材を含まないように構成
できる。
【００２５】本発明の更に別の実施例を図８に示す。図
８は、側部ガードに深さとわずかな突出部を設け、ニー
ドルの側部にガード構造を設けたことを特徴としてい
る。即ち、側部ガード導体１３’’、２３’’は基板中
に壁状に形成され、基板上の突出部は短く、更に、ニー
ドル１１の両側には絶縁部材１７、２７を設けている。
これはガード導体１８、２８を支持するものである。こ
のガード導体１８、２８は測定器によりニードル１１と
同電位に保たれる。したがって、ニードル１１は、他電
位の導体との間に絶縁部材を見通すことができる部分が
著しく小さくなる。ニードル１１から他電位の導体を見
通すことができるわずかに残った部分も、経路１３１に
示されるように側部ガード導体１３’’及び２３’’に
遮られる。信号パターン１２の底部から絶縁部材を横切
り、隣接するニードルの下部ガードパターン２４に至る
経路１３２も側部ガード導体１３’’に遮られる。
８は、側部ガードに深さとわずかな突出部を設け、ニー
ドルの側部にガード構造を設けたことを特徴としてい
る。即ち、側部ガード導体１３’’、２３’’は基板中
に壁状に形成され、基板上の突出部は短く、更に、ニー
ドル１１の両側には絶縁部材１７、２７を設けている。
これはガード導体１８、２８を支持するものである。こ
のガード導体１８、２８は測定器によりニードル１１と
同電位に保たれる。したがって、ニードル１１は、他電
位の導体との間に絶縁部材を見通すことができる部分が
著しく小さくなる。ニードル１１から他電位の導体を見
通すことができるわずかに残った部分も、経路１３１に
示されるように側部ガード導体１３’’及び２３’’に
遮られる。信号パターン１２の底部から絶縁部材を横切
り、隣接するニードルの下部ガードパターン２４に至る
経路１３２も側部ガード導体１３’’に遮られる。
【００２６】なお、本発明の実施例をアクティブガード
を有する測定器に関して示してきたが、当業者には容易
にわかるように、本発明のガードをパッシブガードに置
き換えてもある程度の効果を得ることができる。
を有する測定器に関して示してきたが、当業者には容易
にわかるように、本発明のガードをパッシブガードに置
き換えてもある程度の効果を得ることができる。
【００２７】以上に、本発明の実施例を示したが、例示
の様式、配置、その他を限定するものではなく、必要に
応じて本発明の要旨を失うことなく構成の変形も許容さ
れる。
の様式、配置、その他を限定するものではなく、必要に
応じて本発明の要旨を失うことなく構成の変形も許容さ
れる。
【００２８】
【発明の効果】本発明を用いると、ニードル実装部にお
いて、ニードルと隣接する異なる電位の導体との間での
誘電吸収特性を向上させたプローバ用インターフェース
カードを提供することができる。また、本発明によるプ
ローバ用インターフェースカードを用いることで、ウェ
ハー上で微小電流を測定する場合に、待ち時間を短くす
ることができる。
いて、ニードルと隣接する異なる電位の導体との間での
誘電吸収特性を向上させたプローバ用インターフェース
カードを提供することができる。また、本発明によるプ
ローバ用インターフェースカードを用いることで、ウェ
ハー上で微小電流を測定する場合に、待ち時間を短くす
ることができる。
【図面の簡単な説明】
【図１】従来技術によるプローブカードの概観図であ
る。
る。
【図２】図１に示されるプローブカードのニードル実装
部の拡大図である。
部の拡大図である。
【図３】図２に示されるニードル実装部の断面図であ
る。
る。
【図４】図３に示されるニードル実装部の等価回路図で
ある。
ある。
【図５】本発明の実施例を示す断面図である。
【図６】本発明の別の実施例を示す断面図である。
【図７】本発明の別の実施例を示す断面図である。
【図８】本発明の別の実施例を示す断面図である。
１１、２１：ニードル １２、２２：信号パターン １３’、２３’：側部ガード導体 １４、２４：下部ガードパターン ５１：絶縁部材 １１１、１１２、１１３：経路
Claims (5)
- 【請求項１】測定器と、ウェハー上の端子に接続する複
数のニードルを有するプローバ用インターフェースカー
ドにおいて、 前記カード基板上に設けられ、前記各ニードルが配置さ
れる複数の信号パターンと、 前記カード基板上の、前記各信号パターンの両横に配置
され、高さ及び深さの少なくとも一方を有するガード導
体の壁と、 前記各信号パターンの下に配置されたガードパターンを
有することを特徴とするインターフェースカード。 - 【請求項２】測定器と、ウェハー上の端子に接続する複
数のニードルを有するプローバ用インターフェースカー
ドであって、 前記カード基板上に設けられ、前記各ニードルを配置す
る複数の溝と、 前記各溝の底面に配置された信号パターンと、 前記カード基板上の、前記各信号パターンの両横に配置
され、基板中に一部分が埋め込まれたガード導体の壁
と、 前記各溝の下に配置されたガードパターンを有すること
を特徴とするインターフェースカード。 - 【請求項３】前記各溝の側面にガードパターンを配した
ことを特徴とする請求項３記載のインターフェースカー
ド。 - 【請求項４】測定器と、ウェハー上の端子に接続する複
数のニードルを有するプローバ用インターフェースカー
ドであって、 前記各ニードルの両側面に配置された絶縁体と、 前記各ニードルの両側面に配置された絶縁体の両外側に
配置されたガード導体と、 前記カード基板上に設けられ、前記各ニードルが配置さ
れる複数の信号パターンと、 前記カード基板上の、前記各信号パターンの両横に配置
され、前記カード基板中に一部分が埋め込まれたガード
導体の壁と、 前記各信号パターンの下に配置されたガードパターンを
有することを特徴とするインターフェースカード。 - 【請求項５】前記信号パターンの両横のガード導体の壁
の下部は、前記信号パターンの下に配置されたガードパ
ターンとつながっていることを特徴とする、請求項１な
いし４に記載のインターフェースカード。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7157146A JPH08330369A (ja) | 1995-05-31 | 1995-05-31 | プローバ用インターフェースカード |
| US08/657,706 US5933017A (en) | 1995-05-31 | 1996-05-30 | Prober interface card for shortening the settling time |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7157146A JPH08330369A (ja) | 1995-05-31 | 1995-05-31 | プローバ用インターフェースカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08330369A true JPH08330369A (ja) | 1996-12-13 |
Family
ID=15643191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7157146A Pending JPH08330369A (ja) | 1995-05-31 | 1995-05-31 | プローバ用インターフェースカード |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5933017A (ja) |
| JP (1) | JPH08330369A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002520596A (ja) * | 1998-07-08 | 2002-07-09 | カプレス エイピーエス | 多探針プローブ |
| JP2003509695A (ja) * | 1999-09-15 | 2003-03-11 | カプレス アクティーゼルスカブ | 高分解能位置決めおよび多探針プローブの位置決め用ナノドライブ |
| US6558168B2 (en) | 2000-02-15 | 2003-05-06 | Agilent Technologies, Inc. | Probe card |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6034533A (en) * | 1997-06-10 | 2000-03-07 | Tervo; Paul A. | Low-current pogo probe card |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3891924A (en) * | 1973-09-10 | 1975-06-24 | Probe Rite Inc | Adjustable multi-point probe head assembly |
| US4636722A (en) * | 1984-05-21 | 1987-01-13 | Probe-Rite, Inc. | High density probe-head with isolated and shielded transmission lines |
| US4593243A (en) * | 1984-08-29 | 1986-06-03 | Magnavox Government And Industrial Electronics Company | Coplanar and stripline probe card apparatus |
| US5557214A (en) * | 1995-02-06 | 1996-09-17 | Barnett; C. Kenneth | Micro beam probe semiconductor test interface |
-
1995
- 1995-05-31 JP JP7157146A patent/JPH08330369A/ja active Pending
-
1996
- 1996-05-30 US US08/657,706 patent/US5933017A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002520596A (ja) * | 1998-07-08 | 2002-07-09 | カプレス エイピーエス | 多探針プローブ |
| JP2003509695A (ja) * | 1999-09-15 | 2003-03-11 | カプレス アクティーゼルスカブ | 高分解能位置決めおよび多探針プローブの位置決め用ナノドライブ |
| US6558168B2 (en) | 2000-02-15 | 2003-05-06 | Agilent Technologies, Inc. | Probe card |
| US6854980B2 (en) | 2000-02-15 | 2005-02-15 | Agilent Technologies, Inc. | Probe card |
Also Published As
| Publication number | Publication date |
|---|---|
| US5933017A (en) | 1999-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100328408B1 (ko) | 프로브카드 및 반도체 집적회로의 프로빙시험방법 | |
| US6452807B1 (en) | Test interposer for use with ball grid array packages, assemblies and ball grid array packages including same, and methods | |
| US4764723A (en) | Wafer probe | |
| US11112431B2 (en) | Probe card for high-frequency applications | |
| KR100472580B1 (ko) | 포토리소그래피 공정에 의해 형성된 콘택트 구조 | |
| US7443186B2 (en) | On-wafer test structures for differential signals | |
| JPS6369247A (ja) | プローブ装置 | |
| KR20040089244A (ko) | 프로브 카드의 니들 어셈블리 | |
| KR100319130B1 (ko) | 반도체웨이퍼의전기적특성측정용미세캔티레버형탐침 | |
| JP2001228173A (ja) | プローブカード | |
| JPH08330369A (ja) | プローバ用インターフェースカード | |
| JPH11248748A (ja) | プローブカード | |
| JPS63138745A (ja) | プロ−バ用載置台の構造 | |
| JP2657315B2 (ja) | プローブカード | |
| JPS612339A (ja) | プロ−ブカ−ド | |
| US6864676B2 (en) | Substrate-holding device for testing circuit arrangements on substrates | |
| JPH08111438A (ja) | 集積回路素子用プローバ | |
| JPH0334907Y2 (ja) | ||
| JP3093216B2 (ja) | 半導体装置及びその検査方法 | |
| JPH11121553A (ja) | ウェハ一括型測定検査のためプローブカードおよびそのプローブカードを用いた半導体装置の検査方法 | |
| JPS618939A (ja) | 半導体装置 | |
| JP2557685B2 (ja) | プロ−ブカ−ド | |
| JPH03205842A (ja) | プローブカード装置 | |
| JPS61294373A (ja) | 針式プロ−ビング装置 | |
| JP2001358413A (ja) | 電気回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040415 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040714 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050818 |