JP2001228173A

JP2001228173A - プローブカード

Info

Publication number: JP2001228173A
Application number: JP2000036626A
Authority: JP
Inventors: Hiroyuki Iwasaki; 裕行岩▲崎▼
Original assignee: Agilent Technologies Japan Ltd
Current assignee: Agilent Technologies Japan Ltd
Priority date: 2000-02-15
Filing date: 2000-02-15
Publication date: 2001-08-24
Also published as: US20030203683A1; US6854980B2; US20020009904A1; US6558168B2

Abstract

(57)【要約】【課題】半導体ウェハの試験装置における微少電流や
微少な電流変動の測定精度を向上させるため、誘電吸収
のために生じる測定待ち時間を安定に短くし、定常漏れ
電流を安定に減少させる。【解決手段】基板１０と、該基板１０上にある外部接
続端子１とを含んでなり、該外部接触端子１が該基板に
取り付けられた導電体３，４により該基板１０の本体か
ら分離されているプローブカード。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体ウェハ試験
装置において、測定対象のウェハと測定器とを接続する
プローブカードに関する。

【０００２】

【従来の技術】近年の半導体製造技術の進歩はめざまし
く、高密度集積の要求による微細加工技術の進歩も例外
ではない。高密度実装の実現のために、半導体の発熱を
抑え、各素子の大きさを小さくするために、半導体内で
動作に必要とされる電流、電圧は年々小さくなってい
る。そのため、微小電流測定の重要性が増し、より高性
能の微小電流測定精度が測定器及び測定器とウェハを接
続するプローブカードに要求されている。

【０００３】これは、ウェハのプロセス管理試験におい
ても例外ではない。従来からのプロセス管理の試験方法
として、ウェハにチップを形成する際に特性測定用のＴ
ＥＧ(Test Element Group)と呼ばれる測定チップを同時
に形成し、それを測定する。プローブカードは、そのよ
うな測定の際、測定器と、測定対象となるウェハを運搬
位置決めするプローバとの間に介在するインターフェー
スカードであり、ウェハの測定端子に接触するためのニ
ードルあるいはブレードと呼ばれるウェハ接触針をカー
ド内の円形の穴の周囲に複数本備えているものである。

【０００４】図１０に示されているように、一般に、プ
ローブカードは、２０〜３０センチメートル径の円盤１
００であり、その中心には、プローブカードの直下にお
かれる被測定半導体ウェハ上の測定端子に接触するニー
ドルまたはブレード（図示を省略する）が伸びることが
できる開口部１０２があいている。そして、内周部にあ
るニードルまたはブレードから外周部へと向かって電気
配線１０３が伸びており、外周部分において、測定器な
どへの接続が行われる。すなわち、測定対象となる半導
体ウェハ上の端子からピックアップした信号は、ニード
ルまたはブレードを伝わって、プローブカードの外周部
分へと導かれ、プローブカードの外周部分にある外部接
続端子１０４から、測定器へと伝えられる。このとき被
測定半導体ウェハと測定機器をつなぐ電気配線は、数十
に及び、互いに隣接している。さらに、外部接続端子１
０４の周りには導電体からなるガードパターン１０５が
見える。図示の例においては、外部接続端子あるいはピ
ンの数は４８である。このようなプローブカードは、パ
ーソナリティボードあるいはインターフェースカードと
しても知られている（実開昭６４−４７０４２号公報、
特開平８−３３０３６９号公報などを参照）。

【０００５】このようなプローブカードには、一般に
は、外周部に、測定器への接続を行うための外部接触端
子１０４がある。この外部接触端子１０４は、プローブ
カードの基板表面上に設けられた平面導体からなる部分
で、ここに、例えばポゴピン（円形の棒の根元にスプリ
ングを仕込んでその周りを円筒で囲み、力が加わると円
形の棒がある反力をもって引っ込むようになっているも
のであり、この円形の棒の先端を導体表面へ押しつける
ことにより、確実な電気的接触を得るもの）といった確
実に接触を行う機構を設けた導体触針を押しつけるなど
して、測定器などの外部機器への接続を行う。そして、
この外部接触端子１０４の内側には、パターン伸延部１
０６があり、プローブカードの表面上にある平面導体が
内側に向かって伸びている。そして、このパターン伸延
部には、同軸ケーブル１０３の一端が接続されており、
この同軸ケーブルの他端は、上記のニードルまたはブレ
ードの形態の接触針の基端に接続している。すなわち、
この同軸ケーブル１０３は、パターン伸延部と接触針の
基端との間の空中を延びているものである。このニード
ルまたはブレードは、プローブカードの内周に取り付け
られており、そこからさらに内側へと延びており、この
内側へ延びたニードルまたはブレードの先端が、被検体
である半導体ウェハ上の所定の端子に接続する。

【０００６】上述のように、半導体素子の試験の分野に
おいては、より微小な電流の測定が試験機器に求められ
ている。このプローバ用インターフェースカードにも、
フェムトアンペアオーダの測定精度が必要とされるよう
になってきている。このような性能のものを開発する際
の主要な問題としては、測定の対象となる半導体から測
定機器へとつなぐ電気配線のうち隣接するもの間での漏
洩電流の問題と、このような配線とプローブカード基板
の誘電体との間で起こる誘電吸収の問題とがある。

【０００７】例えば、誘電吸収の問題は、プローブカー
ド基板の誘電体に多少とも誘電吸収特性（誘電余効）が
存在することから生じる。絶縁部材は、一般に、その両
極に印加される電圧が変化すると誘電分極を起こし、す
べての分極が完了するまでじわじわと電流を吸い込む。
このため、電流を測定する時に定められた電圧を半導体
ウェハに印加しても、このような電流の流入が落ち着く
までは、ある一定の時間電流測定ができず、待ち時間が
必要となる。また、逆に電圧を取り去った場合も同様
に、じわじわと放電電流が流れ出るため、待ち時間が必
要となる。このような測定待ち時間は、従来のプローバ
用インターフェースカードでは、誘電吸収による電流の
値がフェムトアンペア程度まで落ち着くまでに数十秒を
要することも稀ではない。これは、微小電流測定のスピ
ード向上の面から見ると、非常に大きな問題である。

【０００８】そして、測定精度がフェムトアンペアのオ
ーダになると、誘電体を通って流れる隣接する電気配線
との間の漏洩電流も大きな問題になってくる。

【０００９】プローブカード上の上述の各部分の内、誘
電吸収や漏れ電流の影響を受けやすいのは、外部接触端
子の部分とパターン伸延部である。パターン伸延部から
延びる同軸ケーブルは、空中を通っており、誘電吸収や
漏れ電流は極めて少ない。また、ニードル部分には、例
えば、同軸状の高絶縁性のニードルを用い、このニード
ルの心線の周りのシールド線は、ガードに接続させるこ
とができる。また、ニードル用の線のシールド線に覆わ
れていない部分でのあるニードルとそれに隣接するニー
ドルとの間の絶縁は、真空とほぼ同じ誘電率を有する空
気によって達成されているので、極めてよく、誘電分極
の応答時間も問題とはならない。

【００１０】このような外部接触端子の部分に起因する
問題に対応するため、従来技術としては、表面の電極部
分からプローブカード基板を通るスルーホールを、電極
部分の周囲を画定するように、複数設けることが現在行
われている。そのような技術の一例が、特開平８−３３
５７５４号公報に示されている。

【００１１】このような方式の問題は、スルーホールの
数を多くするとプローブカードに歪みが生じやすくなる
ことと、強度がこのスルーホールの部分で弱くなること
である。また、製造の困難さとコスト上昇などを無視し
て、スルーホールの数を増やしても、スルーホールの間
の誘電体を通って漏洩する電流が残り、求められる測定
精度が高まるにつれて、誘電損失も必要な程度まで低減
できなくなってきている問題があった。

【００１２】さらに、プローブカード毎に、各配線にお
ける誘電特性と漏洩電流の特性にばらつきがあるという
問題も注目されるようになっている。製造工程の管理を
如何に改善しても、プローブカード毎に一つ一つの配線
における誘電特性や漏洩電流の特性がばらつくため、測
定電流の精度の向上がそれによって制限されてしまう。
たとえば、現在現実に使用されている４８ピンのプロー
ブカードにおいて、１０ボルト程度の電圧印加後、１０
秒後の漏洩電流が多くのピンにおいて０．３×１０^-13
アンペア程度であっても、特定のピンにおいて１〜２×
１０^-13アンペアであるといった現象が見られる。

【００１３】

【発明が解決しようとする課題】本発明は、微少電流や
微少な電流の変動の測定精度を向上させるため、誘電吸
収のために生じる測定待ち時間を短くし、定常漏れ電流
をさらに減少させることを目的とする。また、本発明
は、ピンごとあるいはプローブカードごとの特性のばら
つきを減らすことを目的とする。

【００１４】

【課題を解決するための手段】以上のような従来技術の
もつ課題に鑑み、本発明は、プローブカードの外部接続
端子を導電体で取り囲んだ構造とする。

【００１５】すなわち、本発明は、基板と、該基板上に
ある外部接続端子とを含んでなり、該外部接触端子が該
基板に取り付けられた導電体により該基板の本体から分
離されているプローブカードを提供する。

【００１６】ここで、本発明における外部接続端子を取
り囲む導電体は、ガード端子に接続されることが好まし
く、さらには、アクティブガード端子に接続されること
が好ましい。

【００１７】さらに、基板に取り付けられる導電体は、
基板内で外部接続端子を取り囲んでいる。すなわち、こ
の導電体の形状が箱状のものである場合を考えると、導
電体の底面は基板中の外部端子の下にあって、それに接
続する四つの側面は、基板中にあって、外部接続端子を
四方から取り囲んでいる。ここで、基板中にあるという
ことは、必ずしも導電体のすべてが基板に埋め込まれた
状態をいうものではない。導電体の一部は表面に出てい
るべきものであるし、また、表面から突出していてもよ
い。さらに基板の表面が掘り下げられたり、また基板に
切り込みが入るような態様の場合には、掘り下げられた
部分や切り込みが入った部分においてこの導電体が外部
に露出していたり、気体に接している状態をも本発明は
含むものである。

【００１８】このような本発明の構成により、フェムト
アンペアオーダの微少電流特性が向上して、試験の精度
を向上させることができる。また、誘電吸収によって電
流が安定しないために起きる測定待ちの時間を減らすこ
とも可能となる。そのほか、従来、微少電流特性の悪化
を危惧して導入できなかったような、他の回路網を同一
基板内に実現することができる。また、本発明のプロー
ブカードは基本的に平面内に作り込む構造であるため
（本発明に基づく立体的な変形例を排除する意味ではな
い）、取り扱いが容易であり、管理や、輸送のコストも
低減できる。また、現行のプローブカードとの互換性も
維持することができる。

【００１９】基板は単層のものであってもよいが、一般
に複層構造を有しているのが好ましい。この基板におい
ては、一般的な多層基板の製造技術を用いて、層間に平
面状の導電線を設けたり、基板中にバイアホールやスル
ーホールを設けることができる。

【００２０】本発明のプローブカードは、製造方法によ
り限定されるものではないが、次のようにして製造する
ことが可能である。このような導電体で囲まれた外部接
続端子は、例えば、基板を彫り込んで、表面に外部接続
端子を形成し、側面に導電体をメッキ等により設けた箱
状の外部接続端子部分を埋め込むことによって製造する
ことができる。また、基板を彫り込んで、彫り込んだ部
分にメッキ等により導電体をおき、そこに、箱状の誘電
体の表面に外部接続端子を設けたものを嵌め込んだり接
着することにより製造することができる。また、複層基
板において、外部接続端子の下部に当たる内層の表面に
導体のパターンを置いておき、積層後に、側面のパター
ンを彫り込んで、そこに導体を施すことにより、外部接
続端子を囲む導電体を形成することもできる。

【００２１】

【発明の実施の形態】本発明のいくつかの実施の形態を
図１から図９に鑑みて説明する。図１に本発明の基本的
な実施の形態を示す。これは、周りの基板を取り払った
状態で、外部接続端子１とそれを取り囲む導電体２，
３，４を示すものである。ここで、導電体２，３，４は
電気的に接続されており同電位である。まず、基板の表
面には、いずれも導電体からなる外部接続端子１とその
周りを取り囲む上部ガードパターン２が見える。この外
部接続端子１と上部ガードパターン２には、上から例え
ば半導体測定装置のテストヘッドに突出して設けられた
３本のポゴピン（接続触子）２０，２１，２２が接する
ことができるようになっている。この例では、接続触子
２０は電圧を印加し、電流を測定するためのいわゆるフ
ォース端子であり、接続触子２１は、被測定電圧をピッ
クアップするためのセンス端子であり、これらのフォー
ス端子とセンス端子でケルビン接続を構成する。接続触
子２２は上部ガードパターン２に電圧を供給するための
ガード端子である。この接続触子２２は、フォース端子
及びセンス端子と同電位に保たれて外部接続端子におけ
る外部からの影響を遮断しようとするアクティブガード
技術、あるいは、単に固定電位に接続するだけのパッシ
ブガード技術におけるガード端子として機能する。本発
明は、アクティブガードにも、パッシブガードにも対応
するものである。そして、図１では、フォース端子とセ
ンス端子を同一の外部接続端子１に置くようになってい
るが、センス用とフォース用の２個の個別の外部接続端
子を設けて、それぞれ別々の同軸ケーブルを用いて、プ
ローブ用ニードルなどに接続することも可能である。

【００２２】図１においては、外部接続端子１が側部導
電体３と下部導電体４により囲まれていることが看取さ
れる。これらの側部導電体３と下部導電体４とは互いに
電気的に接続しており、さらに上部ガードパターン２に
も接続している。理想的には、側部導電体３と下部導電
体４とにより、外部接続端子１はその外側の基板を構成
する誘電体から電磁気的に分離されていることが望まし
いが、以下にも説明するように実施の形態によっては、
完全な電磁気的分離は必要としないこともある。そし
て、外部接続端子１には、プローブ用ニードルへと接続
する同軸ケーブル８の真線が接続しており、導電体２に
は、この同軸ケーブル８の外部導体が接続されている。

【００２３】図２には、図１の矢印Ａ−Ａによる断面を
示す。ここでは、基板１０の断面が示されている。図２
に示されるように、ここでは、基板は２層からなってお
り、第１層５の表面が基板１０の表面となっており、第
１層５と第２層６との間に下部導電体４が設けられてい
る。これは、例えば、第１層５の下面あるいは第２層６
の上面に導電体４をメッキ等によりおくことで実現する
ことができる。また、側部導電体３は、第１層５を切り
抜いた面にメッキを施したりして作成することができ
る。あるいは、切り抜いた部分に埋め込む誘電体７の側
面及び底面にメッキを施すことなどにより作製すること
もできる。

【００２４】なお、基板１０は、電気回路用の基板とし
て通常用いられる合成樹脂、例えば、グラスファイバー
で強化したポリカーボネートや、ポリイミド、ガラスエ
ポキシ等や、そのほかにはセラミックなどの素材を用い
ることができる。この基板１０に埋め込む外部接続端子
１を乗せた誘電体の素材としては、基板１０と同様な合
成樹脂の外、ＰＴＦＥなどの絶縁性と誘電特性に優れて
いる材料を用いることができる。また、集積回路の製造
技術やマイクロマシニング技術を応用して、その他の素
材に微細構造を作り込むことも可能である。

【００２５】図３には、図２の断面図に対応して示す別
の実施の形態が示されている。この実施の形態において
は、基板１０の第１層５と外部接続端子１を乗せた誘電
体７との間に空気のギャップ９がある。このようなギャ
ップがあると外部接続端子１と導電体３、４との間のキ
ャパシタンスを大幅に減らすことができる。より具体的
に考えてみると、例えば、図４（Ａ）示すように図２に
示した形態での外部接続端子１と左右の側部導電体３と
の間のキャパシタンスがＣ１，Ｃ３で１０ｐＦであり、
下部導電体４とのキャパシタンスがＣ２で１０ｐＦであ
ったとすると、総キャパシタンスは、単純な和となっ
て、３０ｐＦとなる。空気のギャップ９を設けた場合に
は、図４（Ｂ）に示すように、ギャップ９におけるキャ
パシタンスＣ１２とＣ３２は、１ｐＦ程度になると考え
ることができ、ギャップ９を含めた側部導電体３と外部
接続端子１との間のキャパシタンスは、左側についてみ
ると、Ｃ１’＝Ｃ１２・Ｃ１／（Ｃ１２＋Ｃ１）＝０．
９ｐＦとなる。したがって、総キャパシタンスは、Ｃ
１’＋Ｃ２＋Ｃ３’となって、１１．８ｐＦ程度とな
り、キャパシタンスを相当に減らすことができる利点が
ある。

【００２６】さらに、特に図示はしないが、図１から図
３の構造において、側部導電体３を基板の表面から突出
した構造にすることも可能である。このような構造によ
り、ポゴピン２０，２１，２２が基板表面に接触したと
き、隣接するポゴピンが見えないように隠すことがで
き、ポゴピン間での電磁気的なシールドが可能となる。

【００２７】図５には、外部測定装置への接続用のポゴ
ピン２０，２１が接する部分にのみ外部接続端子３１，
３２が出ており、これらの端子間の接続は、基板内部に
おいて導電路３５により行われている形態を示す。端子
３３からはプローブ用ニードルへの同軸ケーブルによる
接続を行うことができる。このとき、外部接続端子３
１，３２，３３の周りのすぐ近くにまで上部ガードにな
る導電体のパターン３４を設けることにより、より高い
シールド性を得ることができる。この上部シールド３４
にガード電位用のポゴピン２２が接することになる。ま
た、プローブ用ニードルへの同軸ケーブル８による接続
も、基板内部に作り込んだシールドされた導電路により
置換することも可能である。

【００２８】図６の（Ａ）〜（Ｃ）には、側部導電体３
の一部または全部をメッシュ４０にしたり、側部導電体
３に切れ目４１、あるいは切り欠き４２を設けた場合が
示されている。切れ目４１または切り欠き４２を通し
て、図５に示した導電路３５を、外部接続端子１の支持
構造から外へと基板内において導き出すことができる。
さらに、外部接続端子１を乗せた誘電体の側面と下面の
すべてを導電体で囲わず、側部導電体３の一面を解放す
ることも場合によっては可能である。これらの形態も本
発明の範囲内に含まれるものである。これらの構造は、
製造の容易性やデザインの自由度の観点から望ましい場
合がある。

【００２９】さらに、図１〜図３においては、２層構造
の基板１０の場合を示したが、これは３以上の層からな
る基板においても同様であり、より多くの層を利用して
より複雑な構造を実現することも可能である。そのよう
な例として、図７に示すように外部接続端子１のある面
をそれ以外の基板１０の表面から下げた構造にすること
も可能である。図７には、基板１０を、上部ガードパタ
ーン２を残して取り去った様子を示してある。外部接続
端子１の表面が落ち込んでおり、その周りの基板１０の
壁面には側部導電体３が露出しているようにすることに
より、ポゴピン２０，２１の接続時に、ポゴピン２０，
２１に対する電磁気シールドの働きをすることができ、
隣接するポゴピンとの電位差の影響による誘電吸収など
を防ぐことができる。

【００３０】図３と図４に関連して説明したように、外
部接続端子を乗せる誘電体の周りに空気ギャップを設け
ることにより、外部接続端子とそれを取り囲む導電体と
の間のキャパシタンスを大きく減少させることができ
る。このようなギャップ表面に汚れが付着したり、また
湿度などの影響により誘電体露出面の絶縁抵抗及び誘電
吸収特性が劣化することが考えられる。これを防止する
ため、このようなギャップを封止する構造が考えられ
る。そのような構造の２例を、図８と図９の断面図に示
す。図８と図９の構造においては、外部接続端子５１は
基板１０の内部にまで延びている。外部接続端子５１は
基板１０内に埋め込まれた支持誘電体５２により支持さ
れている。上部の誘電体層５３により空隙５４が封止さ
れており、空隙５４には、乾燥空気または不活性ガスが
充填されている。基板表面においては、外部接続端子５
１が露出しているが、その露出部分を取り囲むようにし
て、上部ガードパターン５５が導電体により形成されて
いる。図８においては、支持誘電体５２は、側部及び下
部の導電体５６，５７に接している。図９においては、
支持誘電体５２は、下部導電体５７には接しているが、
側部導電体５６には接していない。この図８及び図９に
示すような構造は、基本的にシールド線の構造や原理に
類似するものであり、このような構造を利用して、同軸
ケーブルなどのシールドケーブルによる接続に代えて、
外部接続端子５１からプローブ用ニードルへの接続を行
うことも可能である。

【００３１】以上、本発明の実施態様を説明してきた
が、実施の態様によっては、同軸ケーブルの代わりに、
ＰＴＦＥ（テフロン）等で代表される良好な高絶縁被覆
を備えた単心ケーブルで置き換えて、プローブ用ニード
ルへの接続をすることも可能である。

【００３２】

【発明の効果】上述のような本発明のプローブカードに
より、近隣の他電位との間で起こる誘電吸収に起因した
測定待ち時間を減らすことができ、定常漏れ電流を無視
し得るレベルにまで低減することができる。また、他電
位間の絶縁体を導電体でシールドするので、絶縁体の性
質や製造工程の不均一性により、プローブカードの微少
電流特性がプローブカードごとあるいはピンごとのばら
つきを防ぐことができる。

【図面の簡単な説明】

【図１】本発明の基本的な実施形態を示す斜視図であ
り、側部及び下部導電体の周りの基板を取り除いて示し
てある。

【図２】図１の矢印Ａ−Ａに沿った断面図である。

【図３】本発明の別の実施形態を示す、図２に対応する
断面図である。

【図４】本発明の例における外部接続端子と側部及び下
部導電体の間のキャパシタンスを概算するための模式図
である。

【図５】本発明の別の実施の形態を示す斜視図であり、
図１と同様に側部及び下部の導電体の周りの基板は取り
除いて示すものである。

【図６】本発明の更なる実施の形態を示す図５に対応す
る斜視図である。

【図７】本発明のさらに別の実施の形態を示す斜視図で
ある。

【図８】本発明の基板内に空隙を設けた実施の形態を示
す斜視図である。

【図９】本発明の基板内に空隙を設けたもう一つの実施
の形態を示す斜視図である。

【図１０】プローブカードの全体的な構成を示す斜視図
である。

【符号の説明】

１外部接続端子２上部ガードパターン３側部導電体４下部導電体５基板第１層６基板第２層７誘電体８同軸ケーブル１０基板２０，２１，２２ポゴピン

Claims

【特許請求の範囲】

【請求項１】基板と、該基板上にある外部接続端子と
を含んでなり、該外部接触端子が該基板内に取り付けら
れた導電体により取り囲まれており、基板本体の誘電体
と外部接続端子を支持している支持誘電体とが前記導電
体により分離されているプローブカード。
【請求項２】前記支持誘電体と前記導電体のうちの側
部にある導電体との間に空隙が設けられていることを特
徴とする請求項２記載のプローブカード。
【請求項３】前記空隙が誘電体により基板外部に対し
て封止されていることを特徴とする請求項２記載のプロ
ーブカード。
【請求項４】２以上の外部接続端子を有し、外部接続
端子間の電気接続が基板内部にある電気的接続によりな
されていることを特徴とする請求項１から３のいずれか
に記載のプローブカード。
【請求項５】前記導電体がメッシュ状であるかあるい
は切れ込みを有していることを特徴とする請求項１から
４のいずれか記載のプローブカード。
【請求項６】外部接触端子が基板本体の表面から所定
の距離だけ下がった位置に設けられていることを特徴と
する請求項１から５のいずれか記載のプローブカード。
【請求項７】前記導電体がガード端子に接続されてい
ることを特徴とする請求項６記載のプローブカード。
【請求項８】前記ガード端子がアクティブガードを施
されていることを特徴とする請求項７記載のプローブカ
ード。