JPH0831848B2 - Ｃｍｉ信号のタイミング抽出回路 - Google Patents
Ｃｍｉ信号のタイミング抽出回路Info
- Publication number
- JPH0831848B2 JPH0831848B2 JP5059672A JP5967293A JPH0831848B2 JP H0831848 B2 JPH0831848 B2 JP H0831848B2 JP 5059672 A JP5059672 A JP 5059672A JP 5967293 A JP5967293 A JP 5967293A JP H0831848 B2 JPH0831848 B2 JP H0831848B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- cmi
- delay
- gate
- detection pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0066—Detection of the synchronisation error by features other than the received signal transition detection of error based on transmission code rule
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＣＭＩ（Ｃｏｄｅｄ Ｍ
ａｒｋ Ｉｎｖｅｒｔｉｏｎ）信号のタイミング抽出回
路に関し、特にＣＭＩ符号列にバイオレーションを含む
様なＣＭＩ信号のタイミング抽出回路に関するものであ
る。
ａｒｋ Ｉｎｖｅｒｔｉｏｎ）信号のタイミング抽出回
路に関し、特にＣＭＩ符号列にバイオレーションを含む
様なＣＭＩ信号のタイミング抽出回路に関するものであ
る。
【０００２】
【従来の技術】近年、情報処理装置の発達により情報処
理速度が増大するに伴って情報処理装置間のデータ通信
の効率化，高速化に対する要求が高まっている。このた
めに、高速データを光ファイバを用いて伝送する光通信
が利用されている。一般に、データを伝送するには、光
ファイバ等の伝送路に適する様に、当該伝送データを伝
送符号列に変換して伝送する。
理速度が増大するに伴って情報処理装置間のデータ通信
の効率化，高速化に対する要求が高まっている。このた
めに、高速データを光ファイバを用いて伝送する光通信
が利用されている。一般に、データを伝送するには、光
ファイバ等の伝送路に適する様に、当該伝送データを伝
送符号列に変換して伝送する。
【０００３】その伝送符号列の一つとしてＣＭＩ部号が
あり、この符号則は以下のとおりである。すなわち、伝
送すべき入力データ“０”を“０１”に変換し、入力デ
ータ“１”を“００”と“１１”とに交互に変換する。
そして、復号側では、“０１”をデータ“０”に、“０
１”を除いた符号で“００”と“１１”とが交互に続く
場合はデータ“１”に復号し、それ以外はバイオレーシ
ョンとしている。
あり、この符号則は以下のとおりである。すなわち、伝
送すべき入力データ“０”を“０１”に変換し、入力デ
ータ“１”を“００”と“１１”とに交互に変換する。
そして、復号側では、“０１”をデータ“０”に、“０
１”を除いた符号で“００”と“１１”とが交互に続く
場合はデータ“１”に復号し、それ以外はバイオレーシ
ョンとしている。
【０００４】このバイオレーションの例としては、伝送
すべきデータの区切りを示すための区切り情報や、その
他の重畳すべき情報等が含まれるものである。
すべきデータの区切りを示すための区切り情報や、その
他の重畳すべき情報等が含まれるものである。
【０００５】この様なバイオレーションを含むＣＭＩ符
号列のクロックタイミング抽出回路の例として、特開平
３−１４５８３４号公報に開示のものがあり、図３にそ
のブロック図を示し図４にその動作例のタイムチャート
を示している。図４（ａ）〜（ｈ）は図３の各部信号ａ
〜ｈを夫々対応して示す波形図である。
号列のクロックタイミング抽出回路の例として、特開平
３−１４５８３４号公報に開示のものがあり、図３にそ
のブロック図を示し図４にその動作例のタイムチャート
を示している。図４（ａ）〜（ｈ）は図３の各部信号ａ
〜ｈを夫々対応して示す波形図である。
【０００６】両図において、ＣＭＩ信号ａは立下り検出
回路１１へ入力されてその符号列の各立下り遷移タイミ
ングが検出され、立下りに対応する検出パルスｂが生成
される。この検出パルスｂはアンドゲート１４の一入力
となると共に、インバータ１２を介して（３／２）Ｔ遅
延回路１３へも入力されている。尚、ＴはＣＭＩ符号列
ａに含まれるクロック成分（抽出すべきタイミング成
分）の周期を示す。この遅延出力ｃが先のアンドゲート
１４の他入力となる。
回路１１へ入力されてその符号列の各立下り遷移タイミ
ングが検出され、立下りに対応する検出パルスｂが生成
される。この検出パルスｂはアンドゲート１４の一入力
となると共に、インバータ１２を介して（３／２）Ｔ遅
延回路１３へも入力されている。尚、ＴはＣＭＩ符号列
ａに含まれるクロック成分（抽出すべきタイミング成
分）の周期を示す。この遅延出力ｃが先のアンドゲート
１４の他入力となる。
【０００７】このアンドゲート１４の出力ｄは４入力オ
アゲート１８の一入力となると共に、３Ｔ遅延回路１７
へも入力されている。この３Ｔ遅延回路１７はＴ，２Ｔ
及び３Ｔの遅延出力ｅ，ｆ及びｇを生成するものであ
り、これ等各遅延出力ｅ〜ｇは先のオアゲート１８の残
余の各入力となっている。そして、このオアゲート１８
の出力ｈが目的とする抽出クロックとされるのである。
アゲート１８の一入力となると共に、３Ｔ遅延回路１７
へも入力されている。この３Ｔ遅延回路１７はＴ，２Ｔ
及び３Ｔの遅延出力ｅ，ｆ及びｇを生成するものであ
り、これ等各遅延出力ｅ〜ｇは先のオアゲート１８の残
余の各入力となっている。そして、このオアゲート１８
の出力ｈが目的とする抽出クロックとされるのである。
【０００８】図４（ａ）に示す如きＣＭＩ符号列ａが立
下り検出回路１１へ入力されると、立下り検出パルスｂ
は図４（ｂ）の如き波形となる。尚、ＣＭＩ符号列ａに
はＶＩＯとして示されるバイオレーションが“０１”と
して重畳されているものとする。この検出パルスｂはイ
ンバータ１２により反転されて（３／２）Ｔ遅延されて
アンドゲート１４の一入力ｃとなっており、その他入力
には立下り検出パルスｂが直接印加されているので、ア
ンドゲート１４においては、ＣＭＩ符号列ａに含まれる
バイオレーションＶＩＯによる立下り信号が除去される
ようになっている。
下り検出回路１１へ入力されると、立下り検出パルスｂ
は図４（ｂ）の如き波形となる。尚、ＣＭＩ符号列ａに
はＶＩＯとして示されるバイオレーションが“０１”と
して重畳されているものとする。この検出パルスｂはイ
ンバータ１２により反転されて（３／２）Ｔ遅延されて
アンドゲート１４の一入力ｃとなっており、その他入力
には立下り検出パルスｂが直接印加されているので、ア
ンドゲート１４においては、ＣＭＩ符号列ａに含まれる
バイオレーションＶＩＯによる立下り信号が除去される
ようになっている。
【０００９】このアンドゲート１４の出力ｄは図４
（ｄ）に示す様な波形となり、この出力ｄがＴ，２Ｔ及
び３Ｔづつ遅延されて、当該出力ｄと共にオアゲート１
８へ入力されるので、オアゲート１８の出力ｈには図４
（ｈ）に示す様に、ＣＭＩ符号列のクロック成分が抽出
再生されることになるのである。
（ｄ）に示す様な波形となり、この出力ｄがＴ，２Ｔ及
び３Ｔづつ遅延されて、当該出力ｄと共にオアゲート１
８へ入力されるので、オアゲート１８の出力ｈには図４
（ｈ）に示す様に、ＣＭＩ符号列のクロック成分が抽出
再生されることになるのである。
【００１０】
【発明が解決しようとする課題】この様な従来のＣＭＩ
符号のタイミング抽出回路では、ＣＭＩ符号ａのバイオ
レーションＶＩＯに先行して、ＣＭＩ符号に変換された
信号“０”，“１”が２度以上連続することを前提とし
て回路が構成されているので、例えば図５に示す如き波
形のＣＭＩ符号列の場合には正確にタイミング抽出がで
きない。
符号のタイミング抽出回路では、ＣＭＩ符号ａのバイオ
レーションＶＩＯに先行して、ＣＭＩ符号に変換された
信号“０”，“１”が２度以上連続することを前提とし
て回路が構成されているので、例えば図５に示す如き波
形のＣＭＩ符号列の場合には正確にタイミング抽出がで
きない。
【００１１】図５の場合には、ＣＭＩ符号に変換されて
伝送される主信号に対してクロック同期がとられかつ主
信号の伝送速度よりも十分低い速度のサービスデータ信
号を、ＣＭＩ符号列のバイオレーションによって伝送し
た場合の例である。
伝送される主信号に対してクロック同期がとられかつ主
信号の伝送速度よりも十分低い速度のサービスデータ信
号を、ＣＭＩ符号列のバイオレーションによって伝送し
た場合の例である。
【００１２】この例では、図５（ａ）に示す様に、ＣＭ
Ｉ符号のバイオレーションＶＩＯがＣＭＩ符号に変換さ
れた信号“０１”，“１１”の後に発生したときには、
図５（ｈ）に示す如く正確にタイミング信号を抽出する
ことができないという欠点がある。これは、前述した如
く、図３の回路構成が、バイオレーションＶＩＯに先行
してＣＭＩ符号に変換された信号“０”，“１”が２度
以上連続することを条件として得られたものであるから
である。
Ｉ符号のバイオレーションＶＩＯがＣＭＩ符号に変換さ
れた信号“０１”，“１１”の後に発生したときには、
図５（ｈ）に示す如く正確にタイミング信号を抽出する
ことができないという欠点がある。これは、前述した如
く、図３の回路構成が、バイオレーションＶＩＯに先行
してＣＭＩ符号に変換された信号“０”，“１”が２度
以上連続することを条件として得られたものであるから
である。
【００１３】そこで、本発明はこの様な従来技術の欠点
を解消すべくなされたものであって、その目的とすると
ころは、ＣＭＩ符号とバイオレーションとの関係が如何
なるものであっても、正確にタイミング抽出を行うこと
が可能なＣＭＩ符号のタイミング抽出回路を提供するこ
とにある。
を解消すべくなされたものであって、その目的とすると
ころは、ＣＭＩ符号とバイオレーションとの関係が如何
なるものであっても、正確にタイミング抽出を行うこと
が可能なＣＭＩ符号のタイミング抽出回路を提供するこ
とにある。
【００１４】
【課題を解決するための手段】本発明によるＣＭＩ信号
のタイミング抽出回路は、ＣＭＩ符号列からクロック成
分を抽出するタイミング抽出回路であって、前記ＣＭＩ
符号列の一方のレベル遷移タイミングを検出して検出パ
ルスを生成する検出パルス生成手段と、この検出パルス
の反転パルスを３／２Ｔ（Ｔは前記クロック信号の周
期）遅延させる３／２Ｔ遅延手段と、この遅延出力を更
に遅延せさてＴ及び２Ｔの遅延出力を発生する２Ｔ遅延
手段と、これ等３／２Ｔ，Ｔ，２Ｔ遅延出力及び前記検
出パルスを４入力とする論理積手段と、この論理積手段
の出力を遅延させてＴ〜９Ｔの遅延出力を夫々発生する
９Ｔ遅延手段と、これ等Ｔ〜９Ｔの遅延出力及び前記論
理積手段の出力の少なくとも一つが生成されたときにそ
れを前記抽出クロックとして導出する出力手段とを含む
ことを特徴とする。
のタイミング抽出回路は、ＣＭＩ符号列からクロック成
分を抽出するタイミング抽出回路であって、前記ＣＭＩ
符号列の一方のレベル遷移タイミングを検出して検出パ
ルスを生成する検出パルス生成手段と、この検出パルス
の反転パルスを３／２Ｔ（Ｔは前記クロック信号の周
期）遅延させる３／２Ｔ遅延手段と、この遅延出力を更
に遅延せさてＴ及び２Ｔの遅延出力を発生する２Ｔ遅延
手段と、これ等３／２Ｔ，Ｔ，２Ｔ遅延出力及び前記検
出パルスを４入力とする論理積手段と、この論理積手段
の出力を遅延させてＴ〜９Ｔの遅延出力を夫々発生する
９Ｔ遅延手段と、これ等Ｔ〜９Ｔの遅延出力及び前記論
理積手段の出力の少なくとも一つが生成されたときにそ
れを前記抽出クロックとして導出する出力手段とを含む
ことを特徴とする。
【００１５】
【実施例】以下、図面を参照しつつ本発明の実施例につ
いて詳細に説明する。
いて詳細に説明する。
【００１６】図１は本発明の実施例の構成を示すブロッ
ク図であり、図２はその動作タイムチャートを示す図で
ある。尚、図２（ａ）〜（ｐ）は図１の各部信号ａ〜ｐ
の波形を夫々対応して示しているものとし、ＣＭＩ符号
列ａは伝送すべきＮＲＺデータを符号化した信号であ
り、図２（ａ）に示す様にその中にＶＩＯで示すバイオ
レーションが含まれている。
ク図であり、図２はその動作タイムチャートを示す図で
ある。尚、図２（ａ）〜（ｐ）は図１の各部信号ａ〜ｐ
の波形を夫々対応して示しているものとし、ＣＭＩ符号
列ａは伝送すべきＮＲＺデータを符号化した信号であ
り、図２（ａ）に示す様にその中にＶＩＯで示すバイオ
レーションが含まれている。
【００１７】ＣＭＩ信号ａは立下り検出回路１へ入力さ
れ、その検出パルスｂはアンド（論理積）ゲート４の一
入力となると共に、インバータ２を介して（３／２）Ｔ
遅延回路３へも入力される。この（３／２）Ｔ遅延回路
３の出力ｃはアンドゲート４の入力となると共に、２Ｔ
遅延回路５の入力ともなる。この２Ｔ遅延回路５は入力
ｃをＴ及び２Ｔだけ遅延するもので、Ｔ及び２Ｔ遅延出
力ｄ及びｅはアンドゲート４の各入力となっている。
れ、その検出パルスｂはアンド（論理積）ゲート４の一
入力となると共に、インバータ２を介して（３／２）Ｔ
遅延回路３へも入力される。この（３／２）Ｔ遅延回路
３の出力ｃはアンドゲート４の入力となると共に、２Ｔ
遅延回路５の入力ともなる。この２Ｔ遅延回路５は入力
ｃをＴ及び２Ｔだけ遅延するもので、Ｔ及び２Ｔ遅延出
力ｄ及びｅはアンドゲート４の各入力となっている。
【００１８】アンドゲート４の出力ｆはオアゲート８の
一入力となると共に、６Ｔ遅延回路６への入力となる。
この６Ｔ遅延回路６は入力ｆをＴ，２Ｔ，３Ｔ，４Ｔ，
５Ｔ及び６Ｔだけ夫々遅延した遅延出力ｇ〜ｌを生成
し、オアゲート８の各入力とする。
一入力となると共に、６Ｔ遅延回路６への入力となる。
この６Ｔ遅延回路６は入力ｆをＴ，２Ｔ，３Ｔ，４Ｔ，
５Ｔ及び６Ｔだけ夫々遅延した遅延出力ｇ〜ｌを生成
し、オアゲート８の各入力とする。
【００１９】また６Ｔ遅延出力ｌは３Ｔ遅延回路７の入
力となり、更にＴ，２Ｔ及び３Ｔだけ夫々遅延されて出
力ｍ，ｎ，ｏが生成される。これ等出力ｍ，ｎ，ｏもオ
アゲート８へ夫々入力され、このオアゲート８の出力ｐ
がＣＭＩ信号のタイミング抽出クロックとして用いられ
るものである。
力となり、更にＴ，２Ｔ及び３Ｔだけ夫々遅延されて出
力ｍ，ｎ，ｏが生成される。これ等出力ｍ，ｎ，ｏもオ
アゲート８へ夫々入力され、このオアゲート８の出力ｐ
がＣＭＩ信号のタイミング抽出クロックとして用いられ
るものである。
【００２０】インバータ２と、（３／２）Ｔ遅延回路３
と、２Ｔ遅延回路５と、アンドゲート４とにより、バイ
オレーションＶＩＯの“１０”によって発生した立下り
検出回路１の検出パルスを取除いており、ＣＭＩ信号の
正規立下りとバイオレーション“１０”による立下りと
の間は、最大で（７／２）Ｔ存在するために、（３／
２）Ｔ遅延回路３に更に２Ｔ遅延回路５を設け、最大
（７／２）Ｔの遅延を得ているのである。
と、２Ｔ遅延回路５と、アンドゲート４とにより、バイ
オレーションＶＩＯの“１０”によって発生した立下り
検出回路１の検出パルスを取除いており、ＣＭＩ信号の
正規立下りとバイオレーション“１０”による立下りと
の間は、最大で（７／２）Ｔ存在するために、（３／
２）Ｔ遅延回路３に更に２Ｔ遅延回路５を設け、最大
（７／２）Ｔの遅延を得ているのである。
【００２１】しかしながら、アンドゲート４の出力ｆに
は上記構成（アンドゲート４等）により、バイオレーシ
ョン“１０”の立下り検出パルス以外に、同時に正規の
立下り検出パルスも取除かれて最大９Ｔ分立下り検出パ
ルスが存在しない場合も存在することがある。そこで、
アンドゲート４の出力ｆを更に６Ｔ遅延回路６及び３Ｔ
遅延回路７を用いて最大９Ｔ遅延させ、Ｔ〜９Ｔの各遅
延出力ｇ〜ｏをアンドゲート４の出力ｆと共にオアゲー
ト８へ入力しているのである。
は上記構成（アンドゲート４等）により、バイオレーシ
ョン“１０”の立下り検出パルス以外に、同時に正規の
立下り検出パルスも取除かれて最大９Ｔ分立下り検出パ
ルスが存在しない場合も存在することがある。そこで、
アンドゲート４の出力ｆを更に６Ｔ遅延回路６及び３Ｔ
遅延回路７を用いて最大９Ｔ遅延させ、Ｔ〜９Ｔの各遅
延出力ｇ〜ｏをアンドゲート４の出力ｆと共にオアゲー
ト８へ入力しているのである。
【００２２】
【発明の効果】以上述べた様に、本発明によれば、ＣＭ
Ｉ符号とバイオレーションとの間の関係が如何なる場合
でもバイオレーションに影響されることなく正確にクロ
ック抽出が可能になり、またバイオレーション符号の有
無にも関係なくクロック抽出が可能になるという効果が
ある。
Ｉ符号とバイオレーションとの間の関係が如何なる場合
でもバイオレーションに影響されることなく正確にクロ
ック抽出が可能になり、またバイオレーション符号の有
無にも関係なくクロック抽出が可能になるという効果が
ある。
【図１】本発明の実施例のブロック図である。
【図２】図１のブロックの動作を示す各部信号のタイム
チャートである。
チャートである。
【図３】従来のＣＭＩ信号のタイミング抽出回路のブロ
ック図である。
ック図である。
【図４】図３のブロックの一動作例を示す各部信号のタ
イミングチャートである。
イミングチャートである。
【図５】図３のブロックの他の動作例を示す各部信号の
タイミングチャートである。
タイミングチャートである。
１ 立下り検出回路 ２ インバータ ３ ３／２Ｔ遅延回路 ４ アンドゲート ５ ２Ｔ遅延回路 ６ ６Ｔ遅延回路 ７ ３Ｔ遅延回路 ８ オアゲート
Claims (2)
- 【請求項１】 ＣＭＩ符号列からクロック成分を抽出す
るタイミング抽出回路であって、前記ＣＭＩ符号列の一
方のレベル遷移タイミングを検出して検出パルスを生成
する検出パルス生成手段と、この検出パルスの反転パル
スを３／２Ｔ（Ｔは前記クロック信号の周期）遅延させ
る３／２Ｔ遅延手段と、この遅延出力を更に遅延せさて
Ｔ及び２Ｔの遅延出力を発生する２Ｔ遅延手段と、これ
等３／２Ｔ，Ｔ，２Ｔ遅延出力及び前記検出パルスを４
入力とする論理積手段と、この論理積手段の出力を遅延
させてＴ〜９Ｔの遅延出力を夫々発生する９Ｔ遅延手段
と、これ等Ｔ〜９Ｔの遅延出力及び前記論理積手段の出
力の少なくとも一つが生成されたときにそれを前記抽出
クロックとして導出する出力手段とを含むことを特徴と
するＣＭＩ信号のタイミング抽出回路。 - 【請求項２】 前記検出パルス生成手段は前記ＣＭＩ符
号列の立下り遷移タイミングを検出する立下り検出器で
あることを特徴とする請求項１記載のＣＭＩ信号のタイ
ミング抽出回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5059672A JPH0831848B2 (ja) | 1993-02-24 | 1993-02-24 | Ｃｍｉ信号のタイミング抽出回路 |
| US08/200,768 US5515389A (en) | 1993-02-24 | 1994-02-23 | Timing signal extracting circuit suitable for CMI signals |
| EP94102745A EP0616446A3 (en) | 1993-02-24 | 1994-02-23 | Timing signal extracting circuit suitable for CMI signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5059672A JPH0831848B2 (ja) | 1993-02-24 | 1993-02-24 | Ｃｍｉ信号のタイミング抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06252911A JPH06252911A (ja) | 1994-09-09 |
| JPH0831848B2 true JPH0831848B2 (ja) | 1996-03-27 |
Family
ID=13119922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5059672A Expired - Lifetime JPH0831848B2 (ja) | 1993-02-24 | 1993-02-24 | Ｃｍｉ信号のタイミング抽出回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5515389A (ja) |
| EP (1) | EP0616446A3 (ja) |
| JP (1) | JPH0831848B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2734969A1 (fr) * | 1995-06-02 | 1996-12-06 | Cit Alcatel | Dispositif de recuperation d'horloge |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4873524A (en) * | 1987-03-27 | 1989-10-10 | At&T And Philips At&T Philips Telecommunications B.V. | Decoding unit for CMI-encoded signals |
| JP2550985B2 (ja) * | 1987-04-21 | 1996-11-06 | 日本電気株式会社 | Ｃｍｉ符号復号器 |
| JPH03145834A (ja) * | 1989-11-01 | 1991-06-21 | Fujitsu Ltd | タイミング抽出回路 |
| EP0476968A3 (en) * | 1990-09-21 | 1992-11-25 | Ncr Corporation | Clock recovery circuit |
| US5195110A (en) * | 1991-04-01 | 1993-03-16 | Nec America, Inc. | Clock recovery and decoder circuit for a CMI-encoded signal |
-
1993
- 1993-02-24 JP JP5059672A patent/JPH0831848B2/ja not_active Expired - Lifetime
-
1994
- 1994-02-23 EP EP94102745A patent/EP0616446A3/en not_active Withdrawn
- 1994-02-23 US US08/200,768 patent/US5515389A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0616446A2 (en) | 1994-09-21 |
| US5515389A (en) | 1996-05-07 |
| JPH06252911A (ja) | 1994-09-09 |
| EP0616446A3 (en) | 1997-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60149247A (ja) | ２進デ−タ伝送方法 | |
| KR840004282A (ko) | 동기회로 | |
| EP0464457B1 (en) | Optical bus transmission method and transmitting-side encoder and receiving-side decoder therefor | |
| JPH0831848B2 (ja) | Ｃｍｉ信号のタイミング抽出回路 | |
| JPH02501526A (ja) | 光フアイバシステムのためのデータビツト検知器 | |
| US5113187A (en) | CMI encoder circuit | |
| JPH0357664B2 (ja) | ||
| JP3156273B2 (ja) | ポインタ処理回路 | |
| JPH01292927A (ja) | データ伝送方式 | |
| JP2627890B2 (ja) | デコード回路 | |
| JPH0710047B2 (ja) | 零連誤り検出回路 | |
| JP2779047B2 (ja) | スペクトル拡散通信方式及びその通信システム | |
| JPS6340384B2 (ja) | ||
| KR100219596B1 (ko) | 전송 라인의 상태 판별장치 | |
| JP4155665B2 (ja) | 信号再生回路 | |
| JPS6016147B2 (ja) | パルス伝送方式 | |
| JPH0787380B2 (ja) | ＣＭｉ復号回路 | |
| JPH0376608B2 (ja) | ||
| JPH05110443A (ja) | デイジタル伝送用復号器 | |
| JPS60144043A (ja) | Ｃｍｉ符号列の同期信号検出回路 | |
| JPH0787379B2 (ja) | Ｃｍｉ符号変換回路 | |
| KR970017445A (ko) | 브이시알(vcr) 테이프의 콘트롤 신호 듀티 판정 회로 | |
| JPH02206945A (ja) | ライン状態検出装置 | |
| JPH05110444A (ja) | デイジタル伝送用復号器 | |
| JP2007049477A (ja) | デコード装置 |