JPH08316754A - Agcアンプ制御回路 - Google Patents
Agcアンプ制御回路Info
- Publication number
- JPH08316754A JPH08316754A JP12214295A JP12214295A JPH08316754A JP H08316754 A JPH08316754 A JP H08316754A JP 12214295 A JP12214295 A JP 12214295A JP 12214295 A JP12214295 A JP 12214295A JP H08316754 A JPH08316754 A JP H08316754A
- Authority
- JP
- Japan
- Prior art keywords
- pull
- agc amplifier
- agc
- control
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】引込み開始の際に、予め設定しておいたゲイン
をAGCアンプ101,102に初期値として与える手
段、引込み誤差をデジタルAGCループを用いて制御す
る手段107を設けた。 【効果】アナログによる一次引込みを削除することがで
きるため、高速に振幅引込み制御を行なうことができ
る。
をAGCアンプ101,102に初期値として与える手
段、引込み誤差をデジタルAGCループを用いて制御す
る手段107を設けた。 【効果】アナログによる一次引込みを削除することがで
きるため、高速に振幅引込み制御を行なうことができ
る。
Description
【0001】
【産業上の利用分野】本発明はハードディスクに使用さ
れるPRMLリードチャネルLSI内のAGCアンプの
制御回路に関する。
れるPRMLリードチャネルLSI内のAGCアンプの
制御回路に関する。
【0002】
【従来の技術】従来、ハードディスクに使用されるリー
ドチャネルLSI内のAGCアンプの制御を行なう制御
回路は、HD153061TF(80Mbps Sin
gleChip Data Channel Proc
essor)ユーザーズマニュアルに記載のLSIのよ
うに、振幅引込みの際の一次引込みをアクティブフィル
タの出力を用いたアナログAGCループを用いて制御を
行なう。
ドチャネルLSI内のAGCアンプの制御を行なう制御
回路は、HD153061TF(80Mbps Sin
gleChip Data Channel Proc
essor)ユーザーズマニュアルに記載のLSIのよ
うに、振幅引込みの際の一次引込みをアクティブフィル
タの出力を用いたアナログAGCループを用いて制御を
行なう。
【0003】
【発明が解決しようとする課題】上記従来技術は、振幅
引込みの際の一次引込みをアクティブフィルタの出力を
用いたアナログAGCループを用いて制御を行ってい
た。PRML信号処理方式では、デジタルの出力をML
の期待値に合わせることが重要であるため、アナログに
よる一次引込みの後、デジタルAGCループによる引込
みと、引込みを2度行わなければならなかったため、引
込み時間が長いという問題があった。
引込みの際の一次引込みをアクティブフィルタの出力を
用いたアナログAGCループを用いて制御を行ってい
た。PRML信号処理方式では、デジタルの出力をML
の期待値に合わせることが重要であるため、アナログに
よる一次引込みの後、デジタルAGCループによる引込
みと、引込みを2度行わなければならなかったため、引
込み時間が長いという問題があった。
【0004】本発明の目的は、アナログAGCループに
よる一次引込みを無くし、高速に引込みを行なうAGC
アンプ制御回路を提供することにある。
よる一次引込みを無くし、高速に引込みを行なうAGC
アンプ制御回路を提供することにある。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、本発明はAGCアンプ制御装置に以下の機能を持た
せる。すなわち、引込み開始の際に、予め設定しておい
たゲインをAGCアンプに初期値として与えて、引込み
誤差をデジタルAGCループを用いて制御するAGCア
ンプ制御機能を持たせる。
に、本発明はAGCアンプ制御装置に以下の機能を持た
せる。すなわち、引込み開始の際に、予め設定しておい
たゲインをAGCアンプに初期値として与えて、引込み
誤差をデジタルAGCループを用いて制御するAGCア
ンプ制御機能を持たせる。
【0006】そのため、AGCアンプを2段構成にし
て、1段目のアンプに直接ゲインを与える手段を設け
た。
て、1段目のアンプに直接ゲインを与える手段を設け
た。
【0007】
【作用】本発明によれば、アナログAGCループによる
一次引込みを無くし、高速に引込みを行なうことが可能
となる。
一次引込みを無くし、高速に引込みを行なうことが可能
となる。
【0008】
【実施例】以下、本発明の一実施例を図1,図2および
図3により説明する。図1は本発明のAGCアンプ制御
回路を用いたAGCループ制御のブロック図である。図
中、101は、制御電圧VC1により固定ゲインを与え
ることが可能なAGCアンプである。102は、制御電
圧VC2によりGAIN可変なAGCアンプである。1
03は、AGCアンプの出力をフィルタリングするアク
ティブフィルタである。104は、アクティブフィルタ
103の出力をイコライジングするアナログイコライザ
(AEQ)である。105は、アナログイコライザ(A
EQ)104の出力をA/D変換するアナログ/ディジ
タルコンバータ(ADC)である。106はビタビ復号
を行なうビタビ復号器である。107はAGCアンプ1
01,102の制御を行うAGCコントロールである。
108は振幅引込みの際、AGCアンプ101に与える
ゲインの初期値を指示するマイクロプロセッサユニット
(MPU)である。図2は、AGCコントロール107
の回路である。201はADC105の出力であるAD
OUTと目標振幅値VTHの誤差分を電流に変換するI
DACである。202は、IDAC201からの出力電
流によりチャージ/ディスチャージされるコンデンサで
ある。203はMPUからのSGAIN信号により指示
された値を保持するレジスタである。204はレジスタ
203に保持されている値に応じてVC1電圧を生成す
るVDACである。
図3により説明する。図1は本発明のAGCアンプ制御
回路を用いたAGCループ制御のブロック図である。図
中、101は、制御電圧VC1により固定ゲインを与え
ることが可能なAGCアンプである。102は、制御電
圧VC2によりGAIN可変なAGCアンプである。1
03は、AGCアンプの出力をフィルタリングするアク
ティブフィルタである。104は、アクティブフィルタ
103の出力をイコライジングするアナログイコライザ
(AEQ)である。105は、アナログイコライザ(A
EQ)104の出力をA/D変換するアナログ/ディジ
タルコンバータ(ADC)である。106はビタビ復号
を行なうビタビ復号器である。107はAGCアンプ1
01,102の制御を行うAGCコントロールである。
108は振幅引込みの際、AGCアンプ101に与える
ゲインの初期値を指示するマイクロプロセッサユニット
(MPU)である。図2は、AGCコントロール107
の回路である。201はADC105の出力であるAD
OUTと目標振幅値VTHの誤差分を電流に変換するI
DACである。202は、IDAC201からの出力電
流によりチャージ/ディスチャージされるコンデンサで
ある。203はMPUからのSGAIN信号により指示
された値を保持するレジスタである。204はレジスタ
203に保持されている値に応じてVC1電圧を生成す
るVDACである。
【0009】まず、引込みが開始されるとMPU108
からのSGAIN信号によりレジスタ203に設定され
ている値に応じてVDAC204はAGCアンプ101
の制御電圧であるVC1を出力し、AGCアンプ101
は、VC1に対応したゲインをAGCループ期間中保持
する。
からのSGAIN信号によりレジスタ203に設定され
ている値に応じてVDAC204はAGCアンプ101
の制御電圧であるVC1を出力し、AGCアンプ101
は、VC1に対応したゲインをAGCループ期間中保持
する。
【0010】つぎに、IDACは201、AGCアンプ
101に設定された固定ゲインによるADC105の出
力ADOUTと目標振幅値VTHの誤差を電流に変換し
て、コンデンサ202に対してチャージ/ディスチャー
ジを行い、AGCアンプ102の制御電圧VC2を制御
し、振幅の引込み制御を行う。
101に設定された固定ゲインによるADC105の出
力ADOUTと目標振幅値VTHの誤差を電流に変換し
て、コンデンサ202に対してチャージ/ディスチャー
ジを行い、AGCアンプ102の制御電圧VC2を制御
し、振幅の引込み制御を行う。
【0011】
【発明の効果】本発明によれば、アナログによる一次引
込みを削除することが可能となるため、高速に振幅引込
み制御を行なうことが可能となる。
込みを削除することが可能となるため、高速に振幅引込
み制御を行なうことが可能となる。
【図1】AGCループのブロック図。
【図2】107AGCコントロールの説明図。
【図3】AGC制御波形図。
【図4】従来のAGCループのブロック図。
101…AGCアンプ、102…AGCアンプ、103
…アクティブフィルタ、104…アナログイコライザ、
105…ADC、106…ビタビ復号回路、107…A
GCコントロール回路、108…MPU。
…アクティブフィルタ、104…アナログイコライザ、
105…ADC、106…ビタビ復号回路、107…A
GCコントロール回路、108…MPU。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 奈良 孝 東京都小平市上水本町五丁目20番1号株式 会社日立製作所半導体事業部内
Claims (2)
- 【請求項1】ハードディスクに使用される、PRMLリ
ードチャネルLSI内のAGCアンプの制御回路におい
て、振幅引込みの一次引込みを固定ゲインを直接与えて
行い、引込み残差をデジタルAGCループを用いて行う
機能を設けたことを特徴とするAGCアンプ制御回路。 - 【請求項2】請求項1において、前記AGCアンプの前
記固定ゲインを直接与える手段を設けたAGCアンプ制
御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12214295A JPH08316754A (ja) | 1995-05-22 | 1995-05-22 | Agcアンプ制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12214295A JPH08316754A (ja) | 1995-05-22 | 1995-05-22 | Agcアンプ制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08316754A true JPH08316754A (ja) | 1996-11-29 |
Family
ID=14828659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12214295A Pending JPH08316754A (ja) | 1995-05-22 | 1995-05-22 | Agcアンプ制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08316754A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6014058A (en) * | 1997-09-02 | 2000-01-11 | Nec Corporation | High-speed AGC circuit |
EP1126599A2 (en) * | 2000-02-18 | 2001-08-22 | Matsushita Electric Industrial Co., Ltd. | Automatic gain control method and apparatus, and radio communications apparatus having automatic gain control function |
KR100382733B1 (ko) * | 2001-02-08 | 2003-05-09 | 삼성전자주식회사 | 광디스크 재생 시스템에 이용되는 피킹 방지 자동 이득조절기 및 피킹 방지방법 |
US6963459B2 (en) | 2001-07-30 | 2005-11-08 | Kabushiki Kaisha Toshiba | Method and apparatus for optimizing auto gain control of read channel in a disk drive |
JP2008103060A (ja) * | 2006-09-20 | 2008-05-01 | Fujitsu Ltd | ヘッドic、リード回路及び媒体記憶装置 |
JP2008135128A (ja) * | 2006-11-29 | 2008-06-12 | Fujitsu Ltd | ヘッドic、リード回路及び媒体記憶装置 |
JP2009117002A (ja) * | 2007-11-09 | 2009-05-28 | Fujitsu Ltd | ヘッドic、リード回路及び媒体記憶装置 |
JP2009134806A (ja) * | 2007-11-30 | 2009-06-18 | Fujitsu Ltd | ヘッドic、リード回路及び媒体記憶装置 |
JP2009140585A (ja) * | 2007-12-07 | 2009-06-25 | Fujitsu Ltd | ヘッドic、リード回路、媒体記憶装置及びヘッドicのアンプゲイン調整方法 |
-
1995
- 1995-05-22 JP JP12214295A patent/JPH08316754A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6014058A (en) * | 1997-09-02 | 2000-01-11 | Nec Corporation | High-speed AGC circuit |
EP1126599A2 (en) * | 2000-02-18 | 2001-08-22 | Matsushita Electric Industrial Co., Ltd. | Automatic gain control method and apparatus, and radio communications apparatus having automatic gain control function |
EP1126599A3 (en) * | 2000-02-18 | 2007-01-24 | Matsushita Electric Industrial Co., Ltd. | Automatic gain control method and apparatus, and radio communications apparatus having automatic gain control function |
KR100382733B1 (ko) * | 2001-02-08 | 2003-05-09 | 삼성전자주식회사 | 광디스크 재생 시스템에 이용되는 피킹 방지 자동 이득조절기 및 피킹 방지방법 |
US6963459B2 (en) | 2001-07-30 | 2005-11-08 | Kabushiki Kaisha Toshiba | Method and apparatus for optimizing auto gain control of read channel in a disk drive |
JP2008103060A (ja) * | 2006-09-20 | 2008-05-01 | Fujitsu Ltd | ヘッドic、リード回路及び媒体記憶装置 |
JP2008135128A (ja) * | 2006-11-29 | 2008-06-12 | Fujitsu Ltd | ヘッドic、リード回路及び媒体記憶装置 |
JP2009117002A (ja) * | 2007-11-09 | 2009-05-28 | Fujitsu Ltd | ヘッドic、リード回路及び媒体記憶装置 |
JP2009134806A (ja) * | 2007-11-30 | 2009-06-18 | Fujitsu Ltd | ヘッドic、リード回路及び媒体記憶装置 |
JP2009140585A (ja) * | 2007-12-07 | 2009-06-25 | Fujitsu Ltd | ヘッドic、リード回路、媒体記憶装置及びヘッドicのアンプゲイン調整方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070022223A1 (en) | Electronic apparatus and method for implementing an intelligent sleep mode | |
US6927628B2 (en) | Gain-control method and device for cascaded amplifiers | |
JPH08316754A (ja) | Agcアンプ制御回路 | |
JPH04189032A (ja) | ディジタル・アナログ変換回路 | |
JP4306428B2 (ja) | ポップノイズ低減回路 | |
JPH0818457A (ja) | Agc機能付きデルタシグマ型a/d変換器 | |
JP2003338758A (ja) | サーモメータコードのデジタル・オーディオ変換器 | |
JP2002025202A (ja) | クロック抽出回路 | |
JP3009597B2 (ja) | 多ビットδςディジタル/アナログ変換器 | |
JPH0983276A (ja) | Agcアンプ制御回路 | |
JPS5941934A (ja) | 選択呼出受信機 | |
JP3088234B2 (ja) | 映像信号受信装置における適応形クランプ回路 | |
JP6172580B2 (ja) | 差動信号を利用したアナログ信号生成装置および方法 | |
JPS6313520A (ja) | Ad変換回路 | |
JPH0923123A (ja) | デジタルオーディオ信号の減衰装置 | |
US6212155B1 (en) | Apparatus for reproducing information recorded on optical disc | |
KR100447235B1 (ko) | 아날로그-디지털 변환장치 | |
JPH0831122A (ja) | サーボ信号処理デバイス | |
US20230353937A1 (en) | Circuitry for and Methods of Gain Control | |
JPH11220394A (ja) | サンプルホールド回路を備えたアナログディジタル変換装置 | |
JP2001257548A (ja) | 音量制御方法 | |
JPS5931136B2 (ja) | 反訳用再生装置 | |
JPS62163419A (ja) | 逐次比較型a/d変換器 | |
JPH05122082A (ja) | A/d変換回路 | |
JPH07106883A (ja) | デジタル音量調整装置およびデジタルミキシング装置 |