JPH0831589B2 - ゲ−ト誘導トンネルトランジスタ - Google Patents
ゲ−ト誘導トンネルトランジスタInfo
- Publication number
- JPH0831589B2 JPH0831589B2 JP61177545A JP17754586A JPH0831589B2 JP H0831589 B2 JPH0831589 B2 JP H0831589B2 JP 61177545 A JP61177545 A JP 61177545A JP 17754586 A JP17754586 A JP 17754586A JP H0831589 B2 JPH0831589 B2 JP H0831589B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate
- induction tunnel
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000006698 induction Effects 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims 1
- 238000009751 slip forming Methods 0.000 claims 1
- 229910001936 tantalum oxide Inorganic materials 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- NQKXFODBPINZFK-UHFFFAOYSA-N dioxotantalum Chemical compound O=[Ta]=O NQKXFODBPINZFK-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0895—Tunnel injectors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、詳しくは、サブミクロン
以下のVLSIやパワーMOSなどに好適な、新規な動作原理
にもとづくゲート誘導トンネルトランジスタに関する。
以下のVLSIやパワーMOSなどに好適な、新規な動作原理
にもとづくゲート誘導トンネルトランジスタに関する。
従来のVLSIに用いられたトランジスタは、すべてSiや
GaAsの電気伝導を利用して作成されたMOS型およびバイ
ポーラ型のトランジスタであり、SiO2膜若しくは絶縁膜
のトンネル現象を利用したトランジスタは用いられてい
ない。
GaAsの電気伝導を利用して作成されたMOS型およびバイ
ポーラ型のトランジスタであり、SiO2膜若しくは絶縁膜
のトンネル現象を利用したトランジスタは用いられてい
ない。
上記Siを用いた従来のMOSまたはバイポーラトランジ
スタはＰ−Ｎ接合を利用して作られており、空乏層の拡
がりを考慮すると0.1μｍ以下のデバイス寸法領域でデ
バイスを動作させることは電源電圧を下げても困難であ
る。本発明の目的は0.1μｍ以下の領域でも動作可能な
トランジスタを提案することにある。
スタはＰ−Ｎ接合を利用して作られており、空乏層の拡
がりを考慮すると0.1μｍ以下のデバイス寸法領域でデ
バイスを動作させることは電源電圧を下げても困難であ
る。本発明の目的は0.1μｍ以下の領域でも動作可能な
トランジスタを提案することにある。
上記目的は空乏層の拡がりは心配する必要のない絶縁
膜のトンネル効果を利用することにより達成される。
膜のトンネル効果を利用することにより達成される。
第１図に本発明のゲート誘導トンネルトランジスタの
断面図および平面配置図を示した。トンネル電流が流れ
る領域６は絶縁膜で形成され、その絶縁膜のポテンシャ
ル高さを変化させトンネル電流を制御するのはゲート電
極4,8である。動作領域が半導体基板中でないので0.1μ
ｍ以下のデバイス寸法を用いても誤動作する箇所がな
い。
断面図および平面配置図を示した。トンネル電流が流れ
る領域６は絶縁膜で形成され、その絶縁膜のポテンシャ
ル高さを変化させトンネル電流を制御するのはゲート電
極4,8である。動作領域が半導体基板中でないので0.1μ
ｍ以下のデバイス寸法を用いても誤動作する箇所がな
い。
実施例1. 以下、本発明の実施例を第１図以下の図面により説明
する。
する。
第１図（ａ），（ｂ）に本発明デバイスであるゲート
誘導トンネルトランジスターの実施例１の断面図、及び
平面図を示す。半導体基板（Si）１にフィールド酸化膜
２（〜4000Å）を形成する。次に、フィールド酸化膜以
外のアクティブ領域にn+（ないしはp+）のイオン打込み
を行ない、ソース・ドレイン電極３を形成する。その
後、トンネル絶縁膜６を形成する（ここでは厚さ50Åの
SiO2膜を用いた）。このトンネル絶縁膜としてシリコン
酸化膜（SiO2）だけでなくシリコンナイトライド（Si3N
4）、オキシナイトライド、二酸化タンタル（Ta2O5）及
びこれらの絶縁膜の多層構造の膜でもよい。このトンネ
ル絶縁膜６の上にソース・ドレイン電極５を堆積し、所
定の大きさに加工する。この大きさは0.1μｍ以下でよ
い。次にこのソース・ドレイン電極５を絶縁膜（ここで
はSiO2）７で覆う。このカバレージプロセスはLDDデバ
イス形成に用いるサイドウォールプロセスを用いてもよ
い。次にゲート電極4,8をソース・ドレイン電極５に対
して自己整合的に形成する。以上がゲート誘導トンネル
トランジスタの主な製造プロセスである。次に図2,3を
用いてこのデバイスの動作原理について説明する。
誘導トンネルトランジスターの実施例１の断面図、及び
平面図を示す。半導体基板（Si）１にフィールド酸化膜
２（〜4000Å）を形成する。次に、フィールド酸化膜以
外のアクティブ領域にn+（ないしはp+）のイオン打込み
を行ない、ソース・ドレイン電極３を形成する。その
後、トンネル絶縁膜６を形成する（ここでは厚さ50Åの
SiO2膜を用いた）。このトンネル絶縁膜としてシリコン
酸化膜（SiO2）だけでなくシリコンナイトライド（Si3N
4）、オキシナイトライド、二酸化タンタル（Ta2O5）及
びこれらの絶縁膜の多層構造の膜でもよい。このトンネ
ル絶縁膜６の上にソース・ドレイン電極５を堆積し、所
定の大きさに加工する。この大きさは0.1μｍ以下でよ
い。次にこのソース・ドレイン電極５を絶縁膜（ここで
はSiO2）７で覆う。このカバレージプロセスはLDDデバ
イス形成に用いるサイドウォールプロセスを用いてもよ
い。次にゲート電極4,8をソース・ドレイン電極５に対
して自己整合的に形成する。以上がゲート誘導トンネル
トランジスタの主な製造プロセスである。次に図2,3を
用いてこのデバイスの動作原理について説明する。
上記ソース・ドレイン電極３、５にそれぞれ電圧VSお
よびVDを印加して、絶縁膜６に電圧を印加すると、第２
図に示したように、ある電界以下になるとFowler−Nord
heim（ファウラーノルドハイム）トンネル電流が流れは
じめる。この電流は、 と表わされる。Ｅ＝電界，φＢ＝絶縁膜のバリア，電界
Ｅは ｌは第２図に示す様に絶縁膜中を流れる距離である。こ
のｌをゲート4,8によって変化することにより、トンネ
ル電流を制御する。この場合のバンド構造を第３図に示
す。
よびVDを印加して、絶縁膜６に電圧を印加すると、第２
図に示したように、ある電界以下になるとFowler−Nord
heim（ファウラーノルドハイム）トンネル電流が流れは
じめる。この電流は、 と表わされる。Ｅ＝電界，φＢ＝絶縁膜のバリア，電界
Ｅは ｌは第２図に示す様に絶縁膜中を流れる距離である。こ
のｌをゲート4,8によって変化することにより、トンネ
ル電流を制御する。この場合のバンド構造を第３図に示
す。
実施例2. 上記実施例ではゲート電極4,8とソース・ドレイン電
極５が別々の工程で作られていたが、第４図に示す様に
同プロセスで作ることもできる。つまり、ゲート電極4,
8のいわば斜め電界が薄い絶縁膜６に影響を及ぼし、充
分前記動作が可能となるからである。
極５が別々の工程で作られていたが、第４図に示す様に
同プロセスで作ることもできる。つまり、ゲート電極4,
8のいわば斜め電界が薄い絶縁膜６に影響を及ぼし、充
分前記動作が可能となるからである。
実施例3. 上記実施例１、２においては、ゲート電極4,8は分れ
ていたが第５図に示したように、形状を適宜変えること
により、一つのゲート電極４によって同じ効果が得られ
る。技術レベルによって面積が小さくなる方を選べばよ
い。
ていたが第５図に示したように、形状を適宜変えること
により、一つのゲート電極４によって同じ効果が得られ
る。技術レベルによって面積が小さくなる方を選べばよ
い。
今までの議論は主にｎチャンネル（電子）を中心に述
べてきたが、まったく同様にｐチャンネル（正孔）にも
適用される。
べてきたが、まったく同様にｐチャンネル（正孔）にも
適用される。
本発明によって得られるデバイス特性Ｉ−Ｖカーブを
第６図に示す。デバイスの動作領域が0.1μｍ以下でも
絶縁膜のトンネル効果を利用しているため、従来デバイ
スの問題点である １）短チャネル効果や ２）ホットキャリア効果が現わ
れない。図から明らかな様に0.1μｍ以下でもトランジ
スタとして機能していることが分かる。将来のVLSIの基
本デバイスとして有望である。
第６図に示す。デバイスの動作領域が0.1μｍ以下でも
絶縁膜のトンネル効果を利用しているため、従来デバイ
スの問題点である １）短チャネル効果や ２）ホットキャリア効果が現わ
れない。図から明らかな様に0.1μｍ以下でもトランジ
スタとして機能していることが分かる。将来のVLSIの基
本デバイスとして有望である。
第１図（ａ）は本発明の実施例１の断面図 第１図（ｂ）は本発明の実施例１の平面図 第２図はトンネル電流の構成図 第３図は本発明の動作構成図 第４図は本発明の実施例２の断面図 第５図は本発明の実施例３の平面図 第６図は本発明デバイスのＩ−Ｖカーブ １……半導体基板 ２……絶縁膜 ３……n+又はp+拡散層 ４……ゲート電極１ ５……ドレイン電極 ６……トンネル絶縁膜 ７……絶縁膜 ８……ゲート電極２ ９……コンタクト孔
Claims (7)
- 【請求項１】支持基板上に形成されたチャネルとなる絶
縁膜と、当該チャネルとなる絶縁膜の上面上に形成され
たソース若しくはドレインと、上記チャネルとなる絶縁
膜の下面に接して形成されたドレイン若しくはソース
と、上記ソース若しくはドレインの側部上に第２の絶縁
膜を介して形成されたゲート電極を具備することを特徴
とするゲート誘導トンネルトランジスタ。 - 【請求項２】上記ドレイン若しくはソースは、上記支持
基板の表面領域内に形成された低抵抗の不純物ドープ領
域であることを特徴とする特許請求の範囲第１項記載の
ゲート誘導トンネルトランジスタ。 - 【請求項３】上記ドレイン若しくはソースは、上記支持
基板の表面に形成された厚い絶縁膜の有する開口部内に
形成されていることを特徴とする特許請求の範囲第２項
記載のゲート誘導トンネルトランジスタ。 - 【請求項４】上記ゲート電極は、上記厚い絶縁膜上に形
成されていることを特徴とする特許請求の範囲第３項記
載のゲート誘導トンネルトランジスタ。 - 【請求項５】上記チャネルとなる絶縁膜は、上記厚い絶
縁膜および上記支持基板の表面上に連続して形成され、
上記ソース若しくはドレインおよび上記ゲート電極は、
上記チャネルとなる絶縁膜上に形成されていることを特
徴とする特許請求の範囲第３項記載のゲート誘導トンネ
ルトランジスタ。 - 【請求項６】上記チャネルとなる絶縁膜は、酸化シリコ
ン膜、窒化シリコン膜、酸化タンタル膜若しくはこれら
の膜の積層膜であることを特徴とする特許請求の範囲第
３項記載のゲート誘導トンネルトランジスタ。 - 【請求項７】上記支持基板は半導体基板若しくは金属基
板であることを特徴とする特許請求の範囲第１項から第
６項のいずれかに記載のゲート誘導トンネルトランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61177545A JPH0831589B2 (ja) | 1986-07-30 | 1986-07-30 | ゲ−ト誘導トンネルトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61177545A JPH0831589B2 (ja) | 1986-07-30 | 1986-07-30 | ゲ−ト誘導トンネルトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6334975A JPS6334975A (ja) | 1988-02-15 |
| JPH0831589B2 true JPH0831589B2 (ja) | 1996-03-27 |
Family
ID=16032821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61177545A Expired - Lifetime JPH0831589B2 (ja) | 1986-07-30 | 1986-07-30 | ゲ−ト誘導トンネルトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831589B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6642574B2 (en) | 1997-10-07 | 2003-11-04 | Hitachi, Ltd. | Semiconductor memory device and manufacturing method thereof |
| EP0892440A1 (en) * | 1997-07-18 | 1999-01-20 | Hitachi Europe Limited | Controllable conduction device |
| US6060723A (en) | 1997-07-18 | 2000-05-09 | Hitachi, Ltd. | Controllable conduction device |
| US6169308B1 (en) | 1996-11-15 | 2001-01-02 | Hitachi, Ltd. | Semiconductor memory device and manufacturing method thereof |
| JP2021006441A (ja) | 2019-06-28 | 2021-01-21 | トヨタ自動車株式会社 | 車載空調装置 |
-
1986
- 1986-07-30 JP JP61177545A patent/JPH0831589B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6334975A (ja) | 1988-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5444282A (en) | Semiconductor device and a method of manufacturing thereof | |
| US6713794B2 (en) | Lateral semiconductor device | |
| US6372557B1 (en) | Method of manufacturing a lateral fet having source contact to substrate with low resistance | |
| US7768078B2 (en) | Power semiconductor device having improved performance and method | |
| JPH1022398A (ja) | トランジスタ製造用の絶縁体上シリコン型の基体および該基体の製造方法 | |
| JPH06268215A (ja) | Ｍｉｓ型半導体装置 | |
| JPH0831589B2 (ja) | ゲ−ト誘導トンネルトランジスタ | |
| JPH0494576A (ja) | 縦型パワーｍｏｓ ｆｅｔ | |
| JP2635096B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6262069B2 (ja) | ||
| JP3008480B2 (ja) | 半導体装置 | |
| JPH0460352B2 (ja) | ||
| JP2727590B2 (ja) | Ｍｉｓ型半導体装置 | |
| JPS6046547B2 (ja) | 相補型ｍｏｓ半導体装置 | |
| JPH11145457A (ja) | 縦型電界効果トランジスタ | |
| JPH0414262A (ja) | 半導体装置及びその製造方法 | |
| JP2765132B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JP3162745B2 (ja) | 絶縁ゲート形電界効果トランジスタの製造方法 | |
| JP2776891B2 (ja) | 半導体集積回路装置 | |
| JP2001508938A (ja) | 分割フローティングゲートを有する半導体構成素子 | |
| JPH0465132A (ja) | 二重拡散型ｍｏｓ ｆｅｔの製造方法 | |
| JP2004022555A (ja) | 絶縁ゲート型電界効果トランジスタおよびその製造方法 | |
| JPS62293767A (ja) | 半導体集積回路 | |
| JP3963462B2 (ja) | 半導体装置の製造方法 | |
| JPS5864064A (ja) | 半導体装置の製造方法 |