JPH08306014A

JPH08306014A - メモリー素子

Info

Publication number: JPH08306014A
Application number: JP7106270A
Authority: JP
Inventors: Yasusuke Irie; 庸介入江; Hiroshi Sakakima; 博榊間; Yasuhiro Kawawake; 康博川分; Mitsuo Satomi; 三男里見
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1995-04-28
Filing date: 1995-04-28
Publication date: 1996-11-22
Anticipated expiration: 2017-05-20
Also published as: JP3282943B2

Abstract

(57)【要約】【目的】巨大磁気抵抗効果を用いたメモリー素子にお
いて素子部とワードラインより誘導される合成磁界を用
いて記録・読みだし効率を向上させる。【構成】ガラス、またはＳｉ基板上に半硬質磁性膜２
１、非磁性金属膜２２、軟磁性膜２３保磁力の異なる人
工格子膜をスパッタ、もしくは蒸着し、リソグラフィー
を用いて素子部、センスライン、絶縁層２５、ワードラ
イン２４を形成し、これを１ビットセルとする。情報記
録時には素子部（センスライン）とワードライン２４か
ら誘導される磁界の合成磁界で半硬質磁性膜２１の磁化
を一方向に磁化させ記録し、読みだし時には素子部にセ
ンス電流を流し、素子部から誘導される磁界ととワード
ライン２４から誘導される磁界の合成磁界（軟磁性膜２
３だけが磁化回転するような合成磁界）を用い磁気抵抗
効果が増減することにより読みだしを行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、磁気抵抗効果を利用し
たメモリー素子に関するものである。

【０００２】

【従来の技術】従来より磁気抵抗効果を用いたメモリー
素子としては、図１１に示すような従来のＭＲ（磁気抵
抗効果）材料であるNi-FeやNi-Fe-CoをTaNを介して積層
したNi-Fe(-Co)/TaN/Ni-Fe(-Co)よりなる導体部（セン
スライン）を用いたメモリー素子が提案されている(USP
4,754,431 及びIEEE Trans. Magn. Vol.27,No.6,1991,
pp5520-5522)。これらはＭＲ材料として従来材料を用い
ているためＭＲ変化率は２〜３％で、情報読みだし時の
出力が小さい点と本質的に非破壊読みだしが困難であっ
た。また、記録・読みだし時にはワードラインだけを用
いて行うため、大きな電流が必要であった。

【０００３】

【発明が解決しようとする課題】ＭＲ材料として従来材
料を用いているためＭＲ変化率は２〜３％で、情報読み
出し時の出力が小さく本質的に非破壊読み出しが困難で
あった。また、記録時にもワードラインをだけを用いて
磁界を発生させ素子に記録を行うため、非常に大きな電
流が必要であった。

【０００４】この発明の目的は、上記の問題点を解決
し、実用性のある低磁界でより大きな抵抗変化率 ΔＲ
／Ｒを示す磁気抵抗効果素子を用い、非破壊読みだし可
能で記録・再生効率の良い高密度なメモリー素子を提供
することにある。

【０００５】

【課題を解決するための手段】本発明のメモリー素子
は、第１磁性膜と、第２磁性膜と、該第１磁性膜と該第
２磁性膜とを分離する非磁性金属膜と、センスラインと
を含む素子部と、記録・読みだしを行うための磁界を該
素子部に発生するワードラインと、を有するメモリー素
子であって、該センスラインと該ワードラインが主に平
行に位置し、そのことによって上記目的が達成される。
前記第１磁性膜及び第２磁性膜のうち大きな保磁力を有
する磁性膜の磁化容易軸は、主にセンスラインとワード
ラインとに直交してもよい。

【０００６】本発明のメモリー素子は、第１磁性膜と、
第２磁性膜と、該第１磁性膜と該第２磁性膜とを分離す
る非磁性金属膜と、センスラインとを含む素子部と、記
録・読みだしを行うための磁界を該素子部に発生するワ
ードラインと、を有するメモリー素子であって、該セン
スラインは該ワードラインに主に直交し、そのことによ
って上記目的が達成される。

【０００７】前記第１磁性膜及び第２磁性膜のうち大き
な保磁力を有する磁性膜の磁化容易軸は、主にセンスラ
インとワードラインを流れる電流から生じる磁界の合成
磁界方向であってもよい。

【０００８】前記ワードラインを流れる電流から発生す
る磁界を前記素子部に誘導すべく設けられた軟磁性膜を
さらに有してもよい。

【０００９】

【作用】本発明のメモリー素子は、素子部に保磁力の異
なる人工格子膜を用い、素子部と素子部に付随するセン
スラインとその上に絶縁層を介してワードラインを有す
る。人工格子膜を用いた素子部に電流を流した場合、素
子部には自己バイアスが生じる。従って、素子部とワー
ドラインを流れる電流から発生する磁界の合成磁界を利
用し、記録・読みだ効率をあげる。その上、人工格子膜
の磁化容易軸を素子部とワードラインの合成磁界方向に
するとともに、合成磁界が有効に素子部に誘導されるよ
うに軟磁性膜のヨークを設けることにより素子部に効率
よく磁界を掛け、小さな電流で記録・読みだし可能な効
率の良いメモリー素子を実現する。人工格子膜である素
子部に電流を流すと素子部には電流が流れる方向とほぼ
直交する方向に自己バイアスが誘導される。従って、素
子部がワードラインと直交する場合には、素子部に誘導
される磁界は素子部から生じる自己バイアスとワードラ
インから発生される磁界の合成磁界方向が最も強い。従
って、このメモリー素子に”１”を記録する場合には合
成磁界が最大になるように素子部とワードラインに電流
を流し、”０”を記録する場合には、合成磁界が”１”
を記録した場合と反対方向に合成磁界が最大となるよう
に電流を流す。また、素子部がワードラインと平行な位
置にある場合にも、素子部に誘導される磁界は素子部か
ら生じる自己バイアスとワードラインから発生される磁
界の合成磁界方向が最も強い。一方、素子部は形状が小
さくなると反磁界の影響が大きくなり、その影響は微小
パターンになればなるほど大きい。そのため素子に記録
・読みだしを行う場合、反磁界の影響で素子を飽和させ
ることが困難となる。すなわち、記録・読みだしするの
が困難となる。従って、少しでも記録・読みだしの効率
を良くするために素子部である人工格子膜の磁化容易軸
方向を記録・読みだしをするために素子部に対して発生
させる磁界方向（合成磁界方向）にする。また、記録・
読みだしを効率良く行う手段としてワードラインから発
生する磁界を誘導する軟磁性膜を用い素子部のヨークと
する。

【００１０】また、ワードラインから発生させる磁界を
より効率良く発生させるために積層膜、または軟磁性膜
と非磁性膜を用いた人工格子膜を用いる。これら作用に
より効率の良いメモリー素子を実現する。

【００１１】

【実施例】本発明のメモリー素子は、素子部と記録・読
みだしを行うための磁界を素子部に発生するワードライ
ンとを有する。素子部は、第１磁性膜、第２磁性膜、及
び第１磁性膜と第２磁性膜とを分離する非磁性金属膜
と、センスラインとを有する。第１磁性膜と第２磁性膜
は、互いに異なる保磁力を有する。すなわち、一方は、
硬質磁性膜であり、他方は軟磁性膜である。素子部のう
ち、センスラインを除いた、磁性体多層膜（人工格子
膜）を磁気抵抗変化部と呼ぶ。

【００１２】なお、本明細書では、20 Oe以上の保磁力
を有する磁性膜を「硬質磁性膜」といい、20 Oe未満の
保磁力を有する磁性膜を「軟磁性膜」という。100 Oe未
満の保磁力を有する硬質磁性膜を、特に「半硬質磁性
膜」という。また、本明細書で用いられる保磁力の値
は、低周波数の交流（典型的には60Hz）での測定値であ
る。素子部とそれに付随するセンスラインがワードライ
ンと平行の場合には、素子部に掛かる自己バイアスとワ
ードラインから発生する磁界方向が同一となり、すなわ
ちその合成磁界も同一方向となる。従って、最大の磁界
を素子部に加えることができる。自己バイアスの大きさ
は素子形状と素子の厚さ、そして素子部分に流す電流の
電流密度に依存する。それは素子形状が微小になればな
るほど反磁界の影響が大きくなるためで、反磁界の影響
をできるだけ少なくするためには自己バイアスの掛かる
方向（電流方向と直交する方向）を長くするような形状
にすることが望ましい。また素子の厚さは少ない電流で
感度を得るために積層回数はできるだけ少ないことが望
ましい。図１（ａ）に示すようなサンドイッチタイプの
ものでも磁気抵抗効果の抵抗変化率は従来のものよりも
大きく５％程度得られるが、図１（ｂ）に示すような非
磁性金属膜１４を介して数周期積層した場合、サンドイ
ッチタイプのものより磁気抵抗効果の抵抗変化率は約３
％程度大きくなる。従って、感度、抵抗変化率の両方を
考慮すると層積層回数の膜厚が０．１μｍ以下にするこ
とが望ましい。

【００１３】また、記録・読みだしを効率良くするため
に人工格子膜の磁化容易軸方向を自己バイアス方向にす
ることが望ましい。

【００１４】素子部とワードラインが直交する場合（自
己バイアスとワードラインから発生する磁界が直交する
場合）には、合成磁界方向が素子部に加える磁界が最大
となる。従って、素子形状も反磁界の影響を少なくする
ために、合成磁界がほぼ最大になる方向を長くするよう
な形状にすることが望ましい。また素子の厚さは感度を
得るために積層回数はできるだけ少ないことが望まし
い。図１（ａ）に示すようなサンドイッチタイプのもの
でも磁気抵抗効果の抵抗変化率は従来のものよりも大き
く５％程度得られるが、図１（ｂ）に示すような非磁性
金属膜１４を介して数周期積層した場合、サンドイッチ
タイプのものより磁気抵抗効果の抵抗変化率は約３％程
度大きくなる。従って、感度、抵抗変化率の両方を考慮
すると層積層回数の膜厚が０．１μｍ以下にすることが
望ましい。

【００１５】また、記録・読みだしを効率良くするため
に人工格子膜の磁化容易軸方向を合成磁界方向にするこ
とが望ましい。

【００１６】ワードラインは、軟磁性膜と非磁性膜の積
層膜にすることにでワードライン自身も自己バイアスが
掛かることにより、ワードラインの自己バイアスとワー
ドラインが発生する磁界を同一方向にすれば、大きな磁
界を発生することが可能である。

【００１７】ワードラインが発生する磁界を効率よく素
子部に誘導するヨークとして用いる軟磁性膜は透磁率が
高く、飽和磁束密度が大きなものが良くＣｏＴａＺｒ、
ＣｏＮｂＺｒ、ＦｅＴａＮ等が望ましい。

【００１８】以下に具体的な実施例により本発明の効果
の説明を行う。

【００１９】（実施例１）ターゲットにＣｏ（半硬質磁
性膜１１）、Ｎｉ₈₀Ｆｅ₁₀Ｃｏ₁₀（軟磁性膜１３）、Ｃ
ｕ（非磁性金属膜１２）を用いて半硬質磁性膜１１、非
磁性金属膜１２、軟磁性膜１３を順次積層し、に示され
るようなサンドイッチタイプの [Co(30)/Cu(20)/NiFeCo(30)] （（）内の数値は膜厚
ｎｍを示す）なる磁気抵抗変化部を作製し、素子の形状をエッチング
した後、Ａｕ／Ｃｒを蒸着しセンスライン２６を形成し
た。絶縁膜ＳｉＯ₂２５をこの上に約１μｍスパッタ
し、更にワードライン２４のＡｕ／Ｃｒを成膜し、図２
に示すような素子部とワードラインが平行に位置するメ
モリー素子を作製した。この素子部の形状を変えて自己
バイアスの大きさを調べた。その結果を表１に示す。

【００２０】

【表１】

【００２１】この結果は素子の電流密度が１２ｍＡ／μ
ｍ²の場合の自己バイアスである。上記の表２から、こ
の実施例の磁気抵抗効果素子部は素子の幅が狭くなるに
従い、自己バイアスが大きくなることが確認された。従
って、素子部の形状は電流の流れる方向に対して直交す
る方向（自己バイアス方向）の幅を狭くすることで自己
バイアスを大きくできることは明きらかである。

【００２２】（実施例２）実施例１と同様に、ターゲッ
トにＣｏ（半硬質磁性膜１１）、Ｎｉ₈₀Ｆｅ₁₀Ｃｏ
₁₀（軟磁性膜１３）、Ｃｕ（非磁性金属膜１２）を用い
て半硬質磁性膜１１、非磁性金属膜１２、軟磁性膜１３
を順次積層し、図１（ａ）に示されるようなサンドイッ
チタイプの [Co(30)/Cu(20)/NiFeCo(30)] なる磁気抵抗変化部を作製し、素子の形状をエッチング
した後、Ａｕ／Ｃｒを蒸着しセンスライン２６を形成し
た。絶縁膜ＳｉＯ₂２５をこの上に約１μｍスパッタ
し、更にワードライン２４のＡｕ／Ｃｒを成膜し、図２
に示すようなメモリー素子を作製した。この素子部の形
状を変えて自己バイアスとワードラインから発生する磁
界の合成磁界を調べた。その結果を表２に示す。

【００２３】

【表２】

【００２４】この結果は、素子の電流密度が１２ｍＡ／
μｍ²の場合の自己バイアスとワードラインの断面積が
一定で、電流密度が８．３ｍＡ／μｍ²の場合の合成磁
界である。表２の結果よりワードラインが一定の場合、
ワードラインが素子に及ぼす磁界は一定であり、素子形
状の自己バイアスとの合成磁界が素子に加わっているこ
とがわかった。従って、素子の自己バイアス方向とワー
ド線が発生する磁界方向が平行に位置するようにお互い
を配置することで効率良く素子部に磁界を掛けることが
できるのは明きらかである。（実施例３）ターゲットにＣｏ（半硬質磁性膜１１）、
Ｎｉ₈₀Ｆｅ₁₅Ｃｏ₅（軟磁性膜１３）、Ｃｕ（非磁性金
属膜１２）を用いて半硬質磁性膜１１、非磁性金属膜１
２、軟磁性膜１３を順次積層し、図１（ａ）に示される
ようなサンドイッチタイプの [Co(30)/Cu(20)/NiFeCo(30)] なる磁気抵抗変化部を作製し、素子の形状をエッチング
した後、Ａｕ／Ｃｒを蒸着しセンスライン３６を形成し
た。絶縁膜ＳｉＯ₂３５をこの上に約１μｍスパッタ
し、更にワードライン３４のＡｕ／Ｃｒを成膜し、図３
に示すような素子部とワードラインが直交するようなメ
モリー素子を作製した。この時、素子部に流す電流は電
流密度１２ｍＡ／μｍ²一定とし、ワードラインに流す
電流を２０、４０、６０、８０、１００ｍＡと変化さ
せ、それらの合成磁界方向と合成磁界の大きさを図４に
示す。これより、図３のように、素子部とワードライン
が直交する場合（自己バイアスとワードラインから発生
する磁界が直交する場合）には、合成磁界方向が素子部
に加える磁界が最大となる。従って、合成磁界方向が素
子に与える磁界が最大となり、その方向に素子の磁化容
易軸方向（特に保磁力の大きな膜の磁化容易軸方向）を
向けることで効率の良い記録・読みだしを行えることは
明きらかである。

【００２５】（実施例４）実施例１と同様に、ターゲッ
トにＣｏ（半硬質磁性膜１１）、Ｎｉ₆₈Ｆｅ₂₀Ｃｏ
₁₂（軟磁性膜１３）、Ｃｕ（非磁性金属膜１２）を用い
て半硬質磁性膜１１、非磁性金属膜１２、軟磁性膜１３
を順次積層し、図１（ａ）に示されるようなサンドイッ
チタイプの [Co(30)/Cu(20)/NiFeCo(30)] なる磁気抵抗変化部を作製し、素子の形状をエッチング
した後、Ａｕ／Ｃｒを蒸着しセンスライン５６を形成し
た。絶縁膜ＳｉＯ₂５５をこの上に約１μｍスパッタ
し、更にワードライ５４を形成するためにＡｕ／Ｃｒを
蒸着し、エッチングした。その脇にワードラインから発
生する磁界を素子部に誘導するためのヨーク５７を形成
するために、軟磁性膜であるＣｏＴａＺｒをスパッタ
し、エッチングして図５に示すようにヨーク５７を形成
した。また、これと同時に、ヨークがないメモリー素子
も作成し、素子に加えられる磁界の大きさを比較した。
この時の素子形状は４０μｍ×２０、１０、５μｍ、ワ
ードラインは幅４０μｍ一定とし、層膜厚は０．１２μ
ｍであった。表３に結果を示す。ただし、素子部に流す
電流は電流密度１２ｍＡ／μｍ²で、ワードラインに流
す電流密度は８．３ｍＡ／μｍ²一定である。

【００２６】

【表３】

【００２７】表３の結果より、ヨーク無しの場合よりも
ヨーク有りの場合の方が素子部に及ぼす磁界は大きくな
ることが確認された。従って、ヨークを設ける事により
効率よく磁界を素子部に加えられる事ができ、効率の良
いメモリー素子を実現できる事は明かである。

【００２８】（実施例５）高真空蒸着装置を用いてＳｉ
（１００）基板上に下記に示されるような構成の Si/Cu(50)[Co(10)/NiFe(100)/Cu(24)/Ag(2)/Cu(24)/Co
(50)/Cu(24)/Ag(2)/Cu(24)/Co(10)/NiFe(100)] なる磁気抵抗変化部を作製し、素子の形状をエッチング
した後、Ａｕ／Ｃｒを蒸着しセンスライン５６を形成し
た。絶縁膜ＳｉＯ₂５５をこの上に約１μｍスパッタ
し、更にワードライ５４を形成するためにＡｕ／Ｃｒを
蒸着し、エッチングした。その脇にワードラインから発
生する磁界を素子部に誘導するためのヨーク５７を形成
するために、軟磁性膜であるＣｏＴａＺｒをスパッタ
し、エッチングして図５に示すようにヨーク５７を形成
した。この時の素子形状は４０μｍ×５μｍ、膜厚は
０．０４３μｍワードラインは幅４０μｍ一定とし、膜
厚は０．２μｍであった。また、この時用いた素子部の
ＭＲ曲線を図６に示す。これより、保磁力の小さな軟磁
性膜（ＮｉＦｅ）は３Ｏｅで磁化方向が反転し、保磁力
の大きな半硬質磁性膜（Ｃｏ）は３９Ｏｅで磁化方向が
反転していることがわかった。このメモリー素子の動作
を確認すべく記録時はセンスラインに１２ｍＡ／μ
ｍ²、ワードラインに８．３ｍＡ／μｍ²の電流を流し”
１”の記録を行い、読みだし時はセンスラインに６ｍＡ
／μｍ²、ワードラインに±４ｍＡ／μｍ²の電流を流し
た時の読みだし出力波形を図７（ａ）に示す。次に図７
（ａ）とは反対方向に記録時はセンスラインに１２ｍＡ
／μｍ²、ワードラインに８．３ｍＡ／μｍ²の電流を流
し”０”の記録を行い、読みだし時はセンスラインに６
ｍＡ／μｍ²、ワードラインに±４ｍＡ／μｍ²の電流を
流した時の読みだし出力波形を図７（ｂ）に示す。これ
らより”１”、”０”の記録・読みだしが確認された。
以上より、メモリーの１ビットを示す１ビットメモリー
セルの動作が確認された。

【００２９】（実施例６）実施例５のメモリーセルを用
いて、図８（ａ）、（ｂ）に示すようなマトリックスを
構成して３ビットのメモリー動作を確認するために
（ａ）、（ｂ）それぞれ記録・読みだしを行った。この
時、素子部の磁化容易軸方向はセンスライン及びワード
ラインから生じる合成磁界方向になるように構成した。
（ａ）の場合、３ビットの記録・読みだしを行うために
センスライン８１に３０ｍＡ、ワードライン８ａに１０
０ｍＡの電流を流して”１”を記録した。次にセンスラ
イン８１に−３０ｍＡ、ワードライン８ｂに−１００ｍ
Ａの電流を流し”０”を記録した。そして、センスライ
ン８１に３０ｍＡ、ワードライン８ｃに１００ｍＡの電
流を流し”１”を記録した。読みだしを行うために、セ
ンスライン８１に１５ｍＡ、ワードライン８ａに±５０
ｍＡの電流を流しセンスラインの両端に出てくる電圧変
化を測定すると図９に示すような出力波形が得られ”
１”、”０”、”１”が確認できた。また、センスライ
ン８２、８３についても同様な記録・読みだし動作が確
認された。（ｂ）の場合、（ａ）と同様に３ビットの記
録・読みだしを行うためにセンスライン８１に３０ｍ
Ａ、ワードライン８ａに１００ｍＡの電流を流して”
１”を記録した。次にセンスライン８１に−３０ｍＡ、
ワードライン８ｂに−１００ｍＡの電流を流し”０”を
記録した。そして、センスライン８１に３０ｍＡ、ワー
ドライン８ｃに１００ｍＡの電流を流し”１”を記録し
た。読みだしを行うために、センスライン８１に１５ｍ
Ａ、ワードライン８ａに±５０ｍＡの電流を流しセンス
ラインの両端に出てくる電圧変化を測定すると図９に示
すような出力波形が得られ”１”、”０”、”１”が確
認できた。センスライン８２の場合にはワードラインの
電流方向が反対方向になるのでセンスライン８２に−３
０ｍＡ、ワードライン８ａに１００ｍＡの電流を流し
て”１”を記録した。次にセンスライン８２に３０ｍ
Ａ、ワードライン８ｂに−１００ｍＡの電流を流し”
０”を記録した。そして、センスライン８２に−３０ｍ
Ａ、ワードライン８ｃに１００ｍＡの電流を流し”１”
を記録した。読みだしを行うために、センスライン８２
に−１５ｍＡ、ワードライン８ａに±５０ｍＡの電流を
流しセンスラインの両端に出てくる電圧変化を測定する
と図９に示すような出力波形が得られ”１”、”
０”、”１”が確認できた。センスライン８３の場合に
は、センスライン８１の場合と同様な記録・読みだし方
式で動作確認できた。以上より、図８（ａ）、（ｂ）の
マトリックスどちらを用いても、メモリーとしての記録
・読みだし可能であることは明らかである。しかし、面
積的には（ｂ）のほうがより小さくできることがわかっ
た。（実施例７）実施例５の素子部を用いて、図１０に示す
ようなマトリックスを構成して３ビットのメモリー動作
を確認するために記録・読みだしを行った。この時、素
子部の磁化容易軸方向はセンスライン及びワードライン
から生じる合成磁界方向になるように構成した。３ビッ
トの記録・読みだしを行うためにセンスライン１０１に
４０ｍＡ、ワードライン１０ａに１５０ｍＡの電流を流
して”１”を記録した。次にセンスライン１０１に−４
０ｍＡ、ワードライン１０ｂに−１５０ｍＡの電流を流
し”０”を記録した。そして、センスライン１０１に４
０ｍＡ、ワードライン１０ｃに１５０ｍＡの電流を流
し”１”を記録した。読みだしを行うために、センスラ
イン１０１に２０ｍＡ、ワードライン１０ａに±７５ｍ
Ａの電流を流しセンスラインの両端に出てくる電圧変化
を測定すると図９に示すような出力波形が得られ”
１”、”０”、”１”が確認できた。また、センスライ
ン１０２、１０３についても同様な記録・読みだし動作
が確認された。

【００３０】以上より、このタイプのマトリックスを用
いてもメモリーとしての記録読みだしが可能であること
は明らかである。

【００３１】

【発明の効果】この発明によれば、素子部に電流を流す
ことによって掛かる自己バイアスとワードラインから発
生する磁界の合成磁界を利用することにより、素子部に
対して効率よく磁界を加えることができ、その合成磁界
方向に素子の磁化容易軸を向けることで更に記録・読み
だし効率の良いメモリー素子を可能とする。また、ワー
ドラインから発生する磁界を素子部に誘導するヨークを
設けることでワードラインに流す電流を低減できる。

【図面の簡単な説明】

【図１】（ａ）本発明の実施例１を示すサンドイッチタ
イプ磁気抵抗効果素子の斜視図（ｂ）積層タイプの磁気抵抗効果素子の構成図

【図２】本発明の実施例２を示すメモリー素子の斜視図

【図３】本発明の実施例３を示すメモリー素子の斜視図

【図４】本発明の実施例３を示すメモリー素子の素子部
（センスライン）とワードラインから発生する磁界の合
成磁界方向とその大きさを示す図

【図５】本発明の実施例４を示すメモリー素子の斜視図

【図６】本発明の実施例５を示すメモリー素子の素子部
のＭＲ曲線図

【図７】本発明の実施例５を示すメモリー素子の入力波
形と出力波形

【図８】（ａ）本発明の実施例６を示すメモリー素子の
平行タイプのマトリックス図（ｂ）本発明の実施例６を示すメモリー素子の直交タイ
プのマトリックス図

【図９】本発明の実施例６、７を示すメモリー素子の３
ビット出力を表す波形図

【図１０】本発明の実施例７を示すメモリー素子のマト
リックス図

【図１１】従来のメモリー素子の斜視図

【符号の説明】

１１半硬質磁性膜１２非磁性金属膜１３軟磁性膜１４非磁性金属膜２４ワードライン２５絶縁層２６センスライン３４ワードライン３５絶縁層３６センスライン５４ワードライン５５絶縁層５６センスライン５７ヨーク（軟磁性膜）８１、８２、８３センスライン８ａ、８ｂ、８ｃワードライン１０１、１０２、１０３センスライン１０ａ、１０ｂ、１０ｃワードライン１１ａ NiFeCo 人工格子膜１１ｂセンスライン１１ｃＳｉＯ₂ １１ｄワードライン

フロントページの続き (72)発明者里見三男大阪府門真市大字門真1006番地松下電器産業株式会社内

Claims

【特許請求の範囲】

【請求項１】第１磁性膜と、第２磁性膜と、該第１磁
性膜と該第２磁性膜とを分離する非磁性金属膜と、セン
スラインとを含む素子部と、記録・読みだしを行うための磁界を該素子部に発生する
ワードラインと、を有するメモリー素子であって、該センスラインと該ワードラインが主に平行に位置する
メモリー素子。
【請求項２】前記第１磁性膜及び第２磁性膜のうち大
きな保磁力を有する磁性膜の磁化容易軸は、主にセンス
ラインとワードラインとに直交する請求項１記載のメモ
リー素子。
【請求項３】第１磁性膜と、第２磁性膜と、該第１磁
性膜と該第２磁性膜とを分離する非磁性金属膜と、セン
スラインとを含む素子部と、記録・読みだしを行うための磁界を該素子部に発生する
ワードラインと、を有するメモリー素子であって、該センスラインは該ワードラインに主に直交するメモリ
ー素子。
【請求項４】前記第１磁性膜及び第２磁性膜のうち大
きな保磁力を有する磁性膜の磁化容易軸は、主にセンス
ラインとワードラインを流れる電流から生じる磁界の合
成磁界方向である請求項３記載のメモリー素子。
【請求項５】前記ワードラインを流れる電流から発生
する磁界を前記素子部に誘導すべく設けられた軟磁性膜
をさらに有する請求項１、２、３及び４のいずれかに記
載のメモリー素子。