JPH08305402A - ディジタル信号出力回路 - Google Patents
ディジタル信号出力回路Info
- Publication number
- JPH08305402A JPH08305402A JP10401795A JP10401795A JPH08305402A JP H08305402 A JPH08305402 A JP H08305402A JP 10401795 A JP10401795 A JP 10401795A JP 10401795 A JP10401795 A JP 10401795A JP H08305402 A JPH08305402 A JP H08305402A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- hold
- plant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Feedback Control In General (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】
【目的】本発明は、計算機からのディジタル信号をプラ
ントに出力するＤＯカードに於いて、上記回路を構成す
るホールド回路、及びバッファ回路を１組追加して２組
設けるとともに、比較器を設けて、比較器により追加し
たホールド回路の出力信号とバッファ回路の出力信号と
をディジタル比較し、ＤＯカードの異常を検出するとと
もに、ホールド動作を規制制御することを特徴とする。 【構成】ディジタル信号を一時ホールドする第１、第２
のホールド回路１１-1，１１-2と、第１のホールド回路
１１-1の出力信号をプラントとの間で電気的に絶縁して
プラント６に伝達する第１のバッファ回路１２と、第１
のバッファ回路１２の出力を受ける第２のバッファ回路
１７と、比較器１８とを設け、比較器１８にて第２のホ
ールド回路１１-2の出力信号と第２のバッファ回路１７
の出力信号とをディジタル比較する構成としたことを特
徴とする。
ントに出力するＤＯカードに於いて、上記回路を構成す
るホールド回路、及びバッファ回路を１組追加して２組
設けるとともに、比較器を設けて、比較器により追加し
たホールド回路の出力信号とバッファ回路の出力信号と
をディジタル比較し、ＤＯカードの異常を検出するとと
もに、ホールド動作を規制制御することを特徴とする。 【構成】ディジタル信号を一時ホールドする第１、第２
のホールド回路１１-1，１１-2と、第１のホールド回路
１１-1の出力信号をプラントとの間で電気的に絶縁して
プラント６に伝達する第１のバッファ回路１２と、第１
のバッファ回路１２の出力を受ける第２のバッファ回路
１７と、比較器１８とを設け、比較器１８にて第２のホ
ールド回路１１-2の出力信号と第２のバッファ回路１７
の出力信号とをディジタル比較する構成としたことを特
徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、例えば原動機プラント
のディジタル制御装置等、アナログ及びディジタル信号
を読み込み処理するプラントのディジタル制御装置に適
用して好適なディジタル信号出力回路に関する。
のディジタル制御装置等、アナログ及びディジタル信号
を読み込み処理するプラントのディジタル制御装置に適
用して好適なディジタル信号出力回路に関する。
【０００２】
【従来の技術】従来、アナログ及びディジタル信号を読
み込み処理する原動機プラントのディジタル制御装置に
於いては、図２に示すように、プラント６からアナログ
信号を受けるアナログ信号入力回路（ＡＩ）１、プラン
ト６からディジタル信号を受けるディジタル信号入力回
路（ＤＩ）２、プラント６へアナログ信号を送出するア
ナログ信号出力回路（ＡＯ）３、及びプラント６へディ
ジタル信号を送出するディジタル信号出力回路（ＤＯ）
４（４´）と、計算機５とを備えて構成される。
み込み処理する原動機プラントのディジタル制御装置に
於いては、図２に示すように、プラント６からアナログ
信号を受けるアナログ信号入力回路（ＡＩ）１、プラン
ト６からディジタル信号を受けるディジタル信号入力回
路（ＤＩ）２、プラント６へアナログ信号を送出するア
ナログ信号出力回路（ＡＯ）３、及びプラント６へディ
ジタル信号を送出するディジタル信号出力回路（ＤＯ）
４（４´）と、計算機５とを備えて構成される。
【０００３】上記構成によるディジタル制御装置に於い
ては、プラント６からの各種信号をアナログ信号入力回
路１及びディジタル信号入力回路２を介して計算機５に
読込み、計算機５にて制御演算を行なった後、その演算
結果をアナログ信号出力回路３、及びディジタル信号出
力回路４を介してプラント６に送出しプラント６を制御
する。
ては、プラント６からの各種信号をアナログ信号入力回
路１及びディジタル信号入力回路２を介して計算機５に
読込み、計算機５にて制御演算を行なった後、その演算
結果をアナログ信号出力回路３、及びディジタル信号出
力回路４を介してプラント６に送出しプラント６を制御
する。
【０００４】上記したようなディジタル制御装置に使用
される従来のディジタル信号出力回路（以下ＤＯカード
という）４´は、図３に示すように、計算機からのディ
ジタル信号を受けるホールド回路１１、このホールド回
路１１の出力信号を受けるバッファ回路１２-1〜１２-n
とゲート制御回路１３とにより構成されている。
される従来のディジタル信号出力回路（以下ＤＯカード
という）４´は、図３に示すように、計算機からのディ
ジタル信号を受けるホールド回路１１、このホールド回
路１１の出力信号を受けるバッファ回路１２-1〜１２-n
とゲート制御回路１３とにより構成されている。
【０００５】このＤＯカード４´の動作は、計算機５か
らのディジタル信号をデータバス１４を介してホールド
回路１１に伝達する。ホールド回路１１はデータバス１
４を介して計算機５より伝達されたディジタル信号を一
時ホールドし、その出力信号をバッファ回路１２-1〜１
２-nに伝達する。
らのディジタル信号をデータバス１４を介してホールド
回路１１に伝達する。ホールド回路１１はデータバス１
４を介して計算機５より伝達されたディジタル信号を一
時ホールドし、その出力信号をバッファ回路１２-1〜１
２-nに伝達する。
【０００６】バッファ回路１２-1〜１２-nは、ホールド
回路１１を介して伝達されたディジタル信号をプラント
６に送出する。尚、ここでバッファ回路１２-1〜１２-n
は計算機５とプラント６とを電気的に絶縁するためのも
のである。
回路１１を介して伝達されたディジタル信号をプラント
６に送出する。尚、ここでバッファ回路１２-1〜１２-n
は計算機５とプラント６とを電気的に絶縁するためのも
のである。
【０００７】ゲート制御回路１３は計算機５からの制御
線１５から伝達される制御信号をもとにして、ホールド
回路切替信号１６を出力して、ホールド回路１１を制御
する。
線１５から伝達される制御信号をもとにして、ホールド
回路切替信号１６を出力して、ホールド回路１１を制御
する。
【０００８】ホールド回路１１は、上記ゲート制御回路
１３よりホールド回路切替信号１６が伝達されたとき、
計算機５がデータバス１４上に出力したディジタル信号
を読込み、一時ホールドする。
１３よりホールド回路切替信号１６が伝達されたとき、
計算機５がデータバス１４上に出力したディジタル信号
を読込み、一時ホールドする。
【０００９】このホールド回路１１がデータバス１４上
のディジタル信号を一時ホールドするのは、計算機５か
らのデータバス１４を介して出力されるディジタル信号
が不連続なためである。
のディジタル信号を一時ホールドするのは、計算機５か
らのデータバス１４を介して出力されるディジタル信号
が不連続なためである。
【００１０】上記した図３に示すような構成をなす従来
のディジタル信号出力回路に於いては、ホールド回路１
１やバッファ回路１２-1〜１２-nが故障した場合、計算
機５からプラント６へ伝達されたディジタル信号が正常
データであるか異常データであるかを計算機５側で認識
できないという問題があった。
のディジタル信号出力回路に於いては、ホールド回路１
１やバッファ回路１２-1〜１２-nが故障した場合、計算
機５からプラント６へ伝達されたディジタル信号が正常
データであるか異常データであるかを計算機５側で認識
できないという問題があった。
【００１１】
【発明が解決しようとする課題】上記したように、従来
のディジタル信号出力回路に於いては、ホールド回路１
１やバッファ回路１２-1〜１２-nが故障した場合、計算
機５からプラント６へ伝達されたディジタル信号が正常
データであるか異常データであるかを計算機５側で認識
できないという問題があった。
のディジタル信号出力回路に於いては、ホールド回路１
１やバッファ回路１２-1〜１２-nが故障した場合、計算
機５からプラント６へ伝達されたディジタル信号が正常
データであるか異常データであるかを計算機５側で認識
できないという問題があった。
【００１２】本発明は、これらホールド回路１１とバッ
ファ回路１２-1〜１２-nの異常を検出し、ＤＯカード４
の故障に伴うディジタル入力信号異常を早期に計算機５
に伝達することにより、プラント６への影響を最小限に
抑えたディジタル制御装置のディジタル信号出力回路を
提供することにある。
ファ回路１２-1〜１２-nの異常を検出し、ＤＯカード４
の故障に伴うディジタル入力信号異常を早期に計算機５
に伝達することにより、プラント６への影響を最小限に
抑えたディジタル制御装置のディジタル信号出力回路を
提供することにある。
【００１３】本発明は上記実情に鑑みなされたもので、
ディジタル制御を行なう計算機システムのディジタル出
力信号回路に於いて、ホールド回路及びバッファ回路を
二重化して、その出力の比較により回路動作異常を検出
するとともに、この検出信号によりホールド回路の更新
を規制制御するようにして、ディジタル出力信号回路を
構成する回路要素の動作異常を早期に計算機に伝達し、
プラントへの影響を最小限に抑えることのできるように
したディジタル制御装置のディジタル信号出力回路を提
供することを目的とする。
ディジタル制御を行なう計算機システムのディジタル出
力信号回路に於いて、ホールド回路及びバッファ回路を
二重化して、その出力の比較により回路動作異常を検出
するとともに、この検出信号によりホールド回路の更新
を規制制御するようにして、ディジタル出力信号回路を
構成する回路要素の動作異常を早期に計算機に伝達し、
プラントへの影響を最小限に抑えることのできるように
したディジタル制御装置のディジタル信号出力回路を提
供することを目的とする。
【００１４】
【課題を解決するための手段】本発明は、ディジタル制
御を行なう計算機システムのディジタル出力信号回路に
おいて、ディジタル信号を受ける２組のホールド回路
と、２組のバッフ回路と、比較器及びゲート制御回路を
設け、上記第１のホールド回路の出力信号を上記第１の
バッファ回路を介してプラントに送出するとともに、上
記第１のバッファ回路の出力を上記第２のバッファ回路
に伝達し、上記比較器にて上記第２のホールド回路と上
記第２のバッファ回路のディジタル比較を行なって上記
回路要素の故障検出を行ない、かつ上記比較器の信号に
より上記ゲート制御回路のデータ更新を規制するように
したことを特徴とする。
御を行なう計算機システムのディジタル出力信号回路に
おいて、ディジタル信号を受ける２組のホールド回路
と、２組のバッフ回路と、比較器及びゲート制御回路を
設け、上記第１のホールド回路の出力信号を上記第１の
バッファ回路を介してプラントに送出するとともに、上
記第１のバッファ回路の出力を上記第２のバッファ回路
に伝達し、上記比較器にて上記第２のホールド回路と上
記第２のバッファ回路のディジタル比較を行なって上記
回路要素の故障検出を行ない、かつ上記比較器の信号に
より上記ゲート制御回路のデータ更新を規制するように
したことを特徴とする。
【００１５】本発明の具体例は図１に示されるように、
ディジタル信号出力回路（ＤＯカード）４に、２組のホ
ールド回路（１１-1，１１-2）、及びバッファ回路（１
２-1〜１２-n，１７-1〜１７-n）を設けるとともに、比
較器１８、及びゲート制御回路１３を設けて、計算機５
からのディジタル信号を受ける、第１及び第２のホール
ド回路１１-1，１１-2の出力信号のうち、第１のホール
ド回路１１-1の出力信号を第１のバッファ回路１２-1〜
１２-nを介してプラント６に出力するとともに、第１の
バッファ回路１２-1〜１２-nの出力信号を第２のバッフ
ァ回路１７-1〜１７-nに伝達し、第２のホールド回路１
１-2の出力信号と第２のバッファ回路１７-1〜１７-nの
出力信号とを比較器１８にて比較し、その比較結果によ
ってゲート制御回路１３の動作を規制する。
ディジタル信号出力回路（ＤＯカード）４に、２組のホ
ールド回路（１１-1，１１-2）、及びバッファ回路（１
２-1〜１２-n，１７-1〜１７-n）を設けるとともに、比
較器１８、及びゲート制御回路１３を設けて、計算機５
からのディジタル信号を受ける、第１及び第２のホール
ド回路１１-1，１１-2の出力信号のうち、第１のホール
ド回路１１-1の出力信号を第１のバッファ回路１２-1〜
１２-nを介してプラント６に出力するとともに、第１の
バッファ回路１２-1〜１２-nの出力信号を第２のバッフ
ァ回路１７-1〜１７-nに伝達し、第２のホールド回路１
１-2の出力信号と第２のバッファ回路１７-1〜１７-nの
出力信号とを比較器１８にて比較し、その比較結果によ
ってゲート制御回路１３の動作を規制する。
【００１６】即ち、比較器１８にて、計算機５からプラ
ント６へ出力される信号（ＤＯカード４）の故障検出を
行ない、ホールド回路１１や、バッファ回路１２（１２
-1〜１２-n），１７（１７-1〜１７-n）の故障によっ
て、比較器１８の出力信号が異常を検知すれば、ゲート
制御回路１３の動作を規制して、ＤＯカード４の出力の
の更新を禁止する。この更新禁止により、ＤＯカード４
の故障に伴うプラント６への誤出力を防止する。
ント６へ出力される信号（ＤＯカード４）の故障検出を
行ない、ホールド回路１１や、バッファ回路１２（１２
-1〜１２-n），１７（１７-1〜１７-n）の故障によっ
て、比較器１８の出力信号が異常を検知すれば、ゲート
制御回路１３の動作を規制して、ＤＯカード４の出力の
の更新を禁止する。この更新禁止により、ＤＯカード４
の故障に伴うプラント６への誤出力を防止する。
【００１７】
【作用】計算機５からのディジタル信号は、データバス
１４を介して第１、第２のホールド回路１１-1，１１-2
に伝達される。この第１、第２のホールド回路１１-1，
１１-2の動作は、計算機５から伝達される制御線１５の
信号に従いゲート制御回路１３によって規制制御（切替
制御）されている。
１４を介して第１、第２のホールド回路１１-1，１１-2
に伝達される。この第１、第２のホールド回路１１-1，
１１-2の動作は、計算機５から伝達される制御線１５の
信号に従いゲート制御回路１３によって規制制御（切替
制御）されている。
【００１８】第１のホールド回路１１-1の出力信号は、
第１のバッファ回路１２-1〜１２-nを介してプラント６
にディジタル出力信号として伝達されるとともに、第２
のバッファ回路１７-1〜１７-nに伝達される。
第１のバッファ回路１２-1〜１２-nを介してプラント６
にディジタル出力信号として伝達されるとともに、第２
のバッファ回路１７-1〜１７-nに伝達される。
【００１９】第２のホールド回路１１-2と第２のバッフ
ァ回路１７-1〜１７-nの出力信号は、それぞれ比較器１
８に伝達され、比較器１８にてディジタル比較される。
この比較器１８の比較結果（例えばホールド回路１１-2
と第２のバッファ回路１７-1〜１７-nの出力信号が一致
しているか不一致か）を比較信号線１９を介して、計算
機５とゲート制御回路１３に伝達する。
ァ回路１７-1〜１７-nの出力信号は、それぞれ比較器１
８に伝達され、比較器１８にてディジタル比較される。
この比較器１８の比較結果（例えばホールド回路１１-2
と第２のバッファ回路１７-1〜１７-nの出力信号が一致
しているか不一致か）を比較信号線１９を介して、計算
機５とゲート制御回路１３に伝達する。
【００２０】計算機５は、この比較信号線１９を介して
比較器１８の比較結果を受け、ＤＯカード４の故障を認
識するとともに、図示しない外部の表示装置にＤＯカー
ド故障を表示する。
比較器１８の比較結果を受け、ＤＯカード４の故障を認
識するとともに、図示しない外部の表示装置にＤＯカー
ド故障を表示する。
【００２１】またゲート制御回路１３は、比較器１８か
らの信号不一致結果により、第１のホールド回路１１-1
の動作を規制し、プラント６へのディジタル信号出力の
更新を禁止する。
らの信号不一致結果により、第１のホールド回路１１-1
の動作を規制し、プラント６へのディジタル信号出力の
更新を禁止する。
【００２２】
【実施例】以下図面を参照して本発明の一実施例を説明
する。図１は本発明の実施例によるＤＯカード（ディジ
タル信号出力回路）の回路構成を示すブロック図であ
る。
する。図１は本発明の実施例によるＤＯカード（ディジ
タル信号出力回路）の回路構成を示すブロック図であ
る。
【００２３】図１に本発明によるＤＯカード４の実施例
を示す。図１において、４は本発明の実施例によるＤＯ
カードである。計算機５からのディジタル信号は、デー
タバス１４を介して、第１、第２のホールド回路１１-
1，１１-2に伝達される。これら第１、第２のホールド
回路１１-1，１１-2を制御する信号は、制御線１５を介
してゲート制御回路１３に伝達される。
を示す。図１において、４は本発明の実施例によるＤＯ
カードである。計算機５からのディジタル信号は、デー
タバス１４を介して、第１、第２のホールド回路１１-
1，１１-2に伝達される。これら第１、第２のホールド
回路１１-1，１１-2を制御する信号は、制御線１５を介
してゲート制御回路１３に伝達される。
【００２４】ゲート制御回路１３は、制御線１５より伝
達された信号をもとにして、ホールド回路切替信号１６
を送出し、第１、第２のホールド回路１１-1，１１-2を
切替制御する。
達された信号をもとにして、ホールド回路切替信号１６
を送出し、第１、第２のホールド回路１１-1，１１-2を
切替制御する。
【００２５】ホールド回路切替信号１６によって、切替
制御された第１のホールド回路１１-1の出力信号は、第
１のバッファ回路１２-1〜１２-nを介し、プラント６に
ディジタル出力信号として伝達される。
制御された第１のホールド回路１１-1の出力信号は、第
１のバッファ回路１２-1〜１２-nを介し、プラント６に
ディジタル出力信号として伝達される。
【００２６】また、第１のバッファ回路１２-1〜１２-n
の出力信号は、第２のバッファ回路１７-1〜１７-nにも
伝達される。第２のホールド回路１１-2の出力信号と第
２のバッファ回路１７-1〜１７-nの出力信号は、それぞ
れ比較器１８に伝達され、比較器１８にてディジタル信
号比較される。
の出力信号は、第２のバッファ回路１７-1〜１７-nにも
伝達される。第２のホールド回路１１-2の出力信号と第
２のバッファ回路１７-1〜１７-nの出力信号は、それぞ
れ比較器１８に伝達され、比較器１８にてディジタル信
号比較される。
【００２７】比較器１８は、この比較結果を比較信号線
１９を介して、ゲート制御回路１３と計算機５に伝達す
る。ゲート制御回路１３は、比較器１８から伝達された
信号が異常（信号不一致）の場合、第１、第２のホール
ド回路１１-1，１１-2、或いは、第１、第２のバッファ
回路１２-1〜１２-n，１７-1〜１７-nが故障したと判断
して、第１のホールド回路１１-1の動作を禁止し、第１
のバッファ回路１２-1〜１２-nを介してプラント６へ伝
達されるディジタル出力信号の更新を禁止する。
１９を介して、ゲート制御回路１３と計算機５に伝達す
る。ゲート制御回路１３は、比較器１８から伝達された
信号が異常（信号不一致）の場合、第１、第２のホール
ド回路１１-1，１１-2、或いは、第１、第２のバッファ
回路１２-1〜１２-n，１７-1〜１７-nが故障したと判断
して、第１のホールド回路１１-1の動作を禁止し、第１
のバッファ回路１２-1〜１２-nを介してプラント６へ伝
達されるディジタル出力信号の更新を禁止する。
【００２８】また、計算機５は、比較器１８からの信号
不一致を示す比較結果の信号を比較信号線１９を介して
受けて、ＤＯカード４の故障（異常）発生を、図示しな
い監視表示装置に警報として表示する。
不一致を示す比較結果の信号を比較信号線１９を介して
受けて、ＤＯカード４の故障（異常）発生を、図示しな
い監視表示装置に警報として表示する。
【００２９】これにより、プラント６の運転員は、ディ
ジタル制御装置のＤＯカード４の異常を早期に知ること
ができ、プラント６を安定に運転するための情報を得る
ことができる。
ジタル制御装置のＤＯカード４の異常を早期に知ること
ができ、プラント６を安定に運転するための情報を得る
ことができる。
【００３０】上記したように、計算機５からのディジタ
ル信号をプラント６に出力するＤＯカードにおいて、デ
ィジタル信号を一時ホールドする第１、第２のホールド
回路１１-1，１１-2と、第１のホールド回路１１-1の出
力信号をプラントとの間で電気的に絶縁してプラント６
に伝達する第１のバッファ回路１２と、第１のバッファ
回路１２の出力を入力とする第２のバッファ回路１７
と、第１、第２のホールド回路１１-1，１１-2を切替制
御するゲート制御回路１３、及び比較器１８とを設け、
比較器１８にて第２のホールド回路１１-2の出力信号と
第２のバッファ回路１７の出力信号とをディジタル比較
する構成としたことにより、ＤＯカードの異常を検出す
るとともに、ゲート制御回路１３の動作を規制してプラ
ント６への誤ったディジタル出力信号の送出を回避でき
る。
ル信号をプラント６に出力するＤＯカードにおいて、デ
ィジタル信号を一時ホールドする第１、第２のホールド
回路１１-1，１１-2と、第１のホールド回路１１-1の出
力信号をプラントとの間で電気的に絶縁してプラント６
に伝達する第１のバッファ回路１２と、第１のバッファ
回路１２の出力を入力とする第２のバッファ回路１７
と、第１、第２のホールド回路１１-1，１１-2を切替制
御するゲート制御回路１３、及び比較器１８とを設け、
比較器１８にて第２のホールド回路１１-2の出力信号と
第２のバッファ回路１７の出力信号とをディジタル比較
する構成としたことにより、ＤＯカードの異常を検出す
るとともに、ゲート制御回路１３の動作を規制してプラ
ント６への誤ったディジタル出力信号の送出を回避でき
る。
【００３１】
【発明の効果】以上詳記したように本発明によれば、計
算機からのディジタル信号をプラントに出力するＤＯカ
ードに於いて、ディジタル信号を一時ホールドする第
１、第２のホールド回路と、第１のホールド回路の出力
信号をプラントとの間で電気的に絶縁しプラントに伝達
する第１のバッファ回路と、第１のバッファ回路の出力
を入力とする第２のバッファ回路と、第１、第２ホール
ド回路を切替制御するゲート制御回路、及び比較器とを
設け、比較器にて第２のホールド回路の出力信号と第２
のバッファ回路の出力信号とをディジタル比較してＤＯ
カードの異常を検出するとともに、第１のホールド回路
の動作を規制制御してプラントへのディジタル出力信号
の更新を禁止制御する構成としたことにより、ＤＯカー
ドの異常を早期に検出するとともに、ゲート制御回路１
３の動作を規制制御してプラントへの誤ったディジタル
出力信号の送出を回避できる。
算機からのディジタル信号をプラントに出力するＤＯカ
ードに於いて、ディジタル信号を一時ホールドする第
１、第２のホールド回路と、第１のホールド回路の出力
信号をプラントとの間で電気的に絶縁しプラントに伝達
する第１のバッファ回路と、第１のバッファ回路の出力
を入力とする第２のバッファ回路と、第１、第２ホール
ド回路を切替制御するゲート制御回路、及び比較器とを
設け、比較器にて第２のホールド回路の出力信号と第２
のバッファ回路の出力信号とをディジタル比較してＤＯ
カードの異常を検出するとともに、第１のホールド回路
の動作を規制制御してプラントへのディジタル出力信号
の更新を禁止制御する構成としたことにより、ＤＯカー
ドの異常を早期に検出するとともに、ゲート制御回路１
３の動作を規制制御してプラントへの誤ったディジタル
出力信号の送出を回避できる。
【図１】本発明の一実施例に係るディジタル出力信号回
路の構成を示すブロック図。
路の構成を示すブロック図。
【図２】ディジタル制御装置の構成を示すブロック図。
【図３】従来のＤＯカードの構成を示すブロック図。
４…ＤＯカード、５…計算機、６…プラント、１１-1，
１１-2…ホールド回路、１２（１２-1〜１２-n）、１７
（１７-1〜１７-n）…バッファ回路、１３…ゲート制御
回路、１４…データバス、１５…制御線、１６…ホール
ド回路切替信号、１８…比較器、１９…比較信号線。
１１-2…ホールド回路、１２（１２-1〜１２-n）、１７
（１７-1〜１７-n）…バッファ回路、１３…ゲート制御
回路、１４…データバス、１５…制御線、１６…ホール
ド回路切替信号、１８…比較器、１９…比較信号線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０５Ｂ 23/02 ３０２ 7531−3Ｈ Ｇ０５Ｂ 23/02 ３０２Ｓ (72)発明者 所 考昭 兵庫県高砂市荒井町新浜二丁目１番１号 三菱重工業株式会社高砂製作所内
Claims (1)
- 【請求項１】 ディジタル制御を行なう計算機システム
のディジタル出力信号回路に於いて、 計算機より共通のディジタル信号を受ける第１，第２の
ホールド回路と、 上記第１のホールド回路の出力信号をディジタル出力点
に出力する第１のバッファ回路と、 この第１のバッファ回路の出力信号を受ける第２のバッ
ファ回路と、 上記第２のホールド回路の出力信号と上記第２のバッフ
ァ回路の出力信号とを比較する比較器とを具備し、上記
比較器の出力信号により上記ホールド回路のデータ更新
を規制制御することを特徴とするディジタル信号出力回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10401795A JPH08305402A (ja) | 1995-04-27 | 1995-04-27 | ディジタル信号出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10401795A JPH08305402A (ja) | 1995-04-27 | 1995-04-27 | ディジタル信号出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08305402A true JPH08305402A (ja) | 1996-11-22 |
Family
ID=14369498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10401795A Withdrawn JPH08305402A (ja) | 1995-04-27 | 1995-04-27 | ディジタル信号出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08305402A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015099412A (ja) * | 2013-11-18 | 2015-05-28 | 三菱電機株式会社 | デジタル出力装置 |
-
1995
- 1995-04-27 JP JP10401795A patent/JPH08305402A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015099412A (ja) * | 2013-11-18 | 2015-05-28 | 三菱電機株式会社 | デジタル出力装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5742851A (en) | Information processing system having function to detect fault in external bus | |
| JP2728066B2 (ja) | ユニット切替装置 | |
| JPH08305402A (ja) | ディジタル信号出力回路 | |
| US7373487B2 (en) | Controller with fail-safe function | |
| US6850826B1 (en) | Vehicle network system and a method of controlling states of vehicle apparatuses | |
| JPH05183673A (ja) | 画像処理装置 | |
| JPH1039920A (ja) | 監視通報制御装置 | |
| JP2891962B2 (ja) | 電源制御装置 | |
| JPH05204692A (ja) | 情報処理装置の故障検出・切離方式 | |
| KR100422144B1 (ko) | 전자교환기의 통신포트 이중화 제어장치 | |
| JPS63168757A (ja) | バスエラ−検出方式 | |
| JPH08305403A (ja) | アナログ信号出力回路 | |
| JP2022146404A (ja) | 火災報知システム、端末及び制御装置 | |
| JPH04250533A (ja) | 情報処理装置の障害処理方式 | |
| JPH0662114A (ja) | プロセッサ間診断処理方式 | |
| JPS6041845A (ja) | 回線接続方式 | |
| JPH0830521A (ja) | インタフェースチェック回路 | |
| JPH02193240A (ja) | 共通バス接続形障害検出方式 | |
| JPH02206856A (ja) | アドレス転送エラーの検出方法及び装置 | |
| JPH06202889A (ja) | 多重入出力回路系の故障検出装置 | |
| JPH04281543A (ja) | 障害処理装置 | |
| JPH03202943A (ja) | 記憶装置の誤り検出方式 | |
| JPH05207569A (ja) | 表示装置 | |
| JPH05181680A (ja) | ファームウェア転送方法 | |
| JPH04333162A (ja) | 系切替方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020702 |