JPH08288875A - 電子チューナの入力回路 - Google Patents
電子チューナの入力回路Info
- Publication number
- JPH08288875A JPH08288875A JP8388195A JP8388195A JPH08288875A JP H08288875 A JPH08288875 A JP H08288875A JP 8388195 A JP8388195 A JP 8388195A JP 8388195 A JP8388195 A JP 8388195A JP H08288875 A JPH08288875 A JP H08288875A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- input
- frequency
- variable capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【目的】 テレビ信号の受信装置において、回路を簡略
化し小型化を図ると共に性能の良好な電子チューナの入
力回路を提供することを目的とする。 【構成】 同調周波数の下側にコイル９と可変容量素子
１０とコンデンサ１３による下側可変周波数トラップを
設けるとともに、同調周波数の上側にコイル１１と可変
容量ダイオード１２とコンデンサ８による上側可変周波
数トラップを設けて、インピーダンス回路６とインピー
ダンス回路７の並列接続で入力周波数に同調しているの
で、入力同調回路を構成する回路素子を下側および上側
可変周波数トラップを構成する回路素子と共用し、部品
点数を削減したため、回路を簡略化し小型化を図ること
ができる。
化し小型化を図ると共に性能の良好な電子チューナの入
力回路を提供することを目的とする。 【構成】 同調周波数の下側にコイル９と可変容量素子
１０とコンデンサ１３による下側可変周波数トラップを
設けるとともに、同調周波数の上側にコイル１１と可変
容量ダイオード１２とコンデンサ８による上側可変周波
数トラップを設けて、インピーダンス回路６とインピー
ダンス回路７の並列接続で入力周波数に同調しているの
で、入力同調回路を構成する回路素子を下側および上側
可変周波数トラップを構成する回路素子と共用し、部品
点数を削減したため、回路を簡略化し小型化を図ること
ができる。
Description
【０００１】
【産業上の利用分野】本発明は、テレビ信号の受信装置
において、回路を簡略化し小型化を図った電子チューナ
の入力回路に関するものである。
において、回路を簡略化し小型化を図った電子チューナ
の入力回路に関するものである。
【０００２】
【従来の技術】以下、従来の電子チューナの入力回路に
ついて図７を用いて説明する。
ついて図７を用いて説明する。
【０００３】回路を簡略化した電子チューナの入力回路
としては、例えば特開平３−１２０９１６号公報に記載
されている。すなわち、図７において入力端子５１の信
号がハイパスフィルタ５４を介して供給されるコイル５
５をインピーダンス回路５６を介して接地し、一方、出
力端子５２をインピーダンス回路５７で接地し、コイル
５５と出力端子５２をインピーダンス回路５８で接続す
る。インピーダンス回路５６は、コイル５５とインピー
ダンス回路５８の接続点と接地との間に設けられてお
り、コンデンサ５９とコイル６０と可変容量ダイオード
６１との直列接続体と、コイル６２を並列接続したもの
である。インピーダンス回路５７は、コイル６３と可変
容量ダイオード６４を直列接続したものである。インピ
ーダンス回路５８は、コイル６５と可変容量ダイオード
６６を直列接続したものである。また、同調電圧入力端
子５３から入力される同調電圧を抵抗６７と６８を介し
て可変容量ダイオード６１と６４と６６にそれぞれ印加
することにより、主に可変容量ダイオード６４，６６と
コイル６５，６２で決まる同調周波数の下側にコイル６
０と可変容量ダイオード６１による下側周波数可変トラ
ップを設けるとともに、同調周波数の上側にコイル６３
と可変容量ダイオード６４による上側周波数可変トラッ
プを設けている。従って、例えば日本チャンネル方式に
おいて１から３チャンネルのＶＨＦローバンドと、４か
ら１２チャンネルのＶＨＦハイバンドを１バンドで受信
する場合においても、ＶＨＦローバンド受信時のＶＨＦ
ハイバンドの信号およびＶＨＦハイバンド受信時のＶＨ
Ｆローバンドの信号を減衰させて、それぞれの信号によ
る妨害が生じないように構成されている。
としては、例えば特開平３−１２０９１６号公報に記載
されている。すなわち、図７において入力端子５１の信
号がハイパスフィルタ５４を介して供給されるコイル５
５をインピーダンス回路５６を介して接地し、一方、出
力端子５２をインピーダンス回路５７で接地し、コイル
５５と出力端子５２をインピーダンス回路５８で接続す
る。インピーダンス回路５６は、コイル５５とインピー
ダンス回路５８の接続点と接地との間に設けられてお
り、コンデンサ５９とコイル６０と可変容量ダイオード
６１との直列接続体と、コイル６２を並列接続したもの
である。インピーダンス回路５７は、コイル６３と可変
容量ダイオード６４を直列接続したものである。インピ
ーダンス回路５８は、コイル６５と可変容量ダイオード
６６を直列接続したものである。また、同調電圧入力端
子５３から入力される同調電圧を抵抗６７と６８を介し
て可変容量ダイオード６１と６４と６６にそれぞれ印加
することにより、主に可変容量ダイオード６４，６６と
コイル６５，６２で決まる同調周波数の下側にコイル６
０と可変容量ダイオード６１による下側周波数可変トラ
ップを設けるとともに、同調周波数の上側にコイル６３
と可変容量ダイオード６４による上側周波数可変トラッ
プを設けている。従って、例えば日本チャンネル方式に
おいて１から３チャンネルのＶＨＦローバンドと、４か
ら１２チャンネルのＶＨＦハイバンドを１バンドで受信
する場合においても、ＶＨＦローバンド受信時のＶＨＦ
ハイバンドの信号およびＶＨＦハイバンド受信時のＶＨ
Ｆローバンドの信号を減衰させて、それぞれの信号によ
る妨害が生じないように構成されている。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の構成では、必要とする部品点数、特にコイル
個数が多いため、実際の小型化に適さないという問題が
あった。
うな従来の構成では、必要とする部品点数、特にコイル
個数が多いため、実際の小型化に適さないという問題が
あった。
【０００５】本発明は、このような問題点を解決するも
ので、回路を簡略化し小型化に適した電子チューナの入
力回路を提供することを目的とする。
ので、回路を簡略化し小型化に適した電子チューナの入
力回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】この目的を達成するため
に本発明の電子チューナの入力回路は、入力端子と、こ
の入力端子に接続されたハイパスフィルタと、このハイ
パスフィルタに接続された第１のインダクタンスと、こ
の第１のインダクタンスと出力端子との間に接続された
第１のインピーダンス回路と、この第１のインピーダン
ス回路と並列に接続された第２のインピーダンス回路
と、この第２のインピーダンス回路と並列に接続された
第１のコンデンサとを備え、前記第１のインピーダンス
回路は、第２のインダクタンスと前記出力端子側に接続
された第１の可変容量素子とを直列接続し、前記第２の
インダクタンスと第１の可変容量素子の接続点は第２の
コンデンサを介して接地するとともに、前記第２のイン
ピーダンス回路は、第３のインダクタンスと第２の可変
容量素子とを直列接続した構成としたものである。
に本発明の電子チューナの入力回路は、入力端子と、こ
の入力端子に接続されたハイパスフィルタと、このハイ
パスフィルタに接続された第１のインダクタンスと、こ
の第１のインダクタンスと出力端子との間に接続された
第１のインピーダンス回路と、この第１のインピーダン
ス回路と並列に接続された第２のインピーダンス回路
と、この第２のインピーダンス回路と並列に接続された
第１のコンデンサとを備え、前記第１のインピーダンス
回路は、第２のインダクタンスと前記出力端子側に接続
された第１の可変容量素子とを直列接続し、前記第２の
インダクタンスと第１の可変容量素子の接続点は第２の
コンデンサを介して接地するとともに、前記第２のイン
ピーダンス回路は、第３のインダクタンスと第２の可変
容量素子とを直列接続した構成としたものである。
【０００７】
【作用】この構成により、同調周波数の下側には第２の
インダクタンスと第１の可変容量素子および第２のコン
デンサによる下側可変周波数トラップが形成され、同調
周波数の上側には第３のインダクタンスと第２の可変容
量ダイオードおよび第１のコンデンサによる上側可変周
波数トラップが形成される。このように、入力同調回路
を構成する回路素子と下側および上側可変周波数トラッ
プを構成する回路素子とを共用しているので、部品点数
を削減することができ、回路を簡略化し小型化を図るこ
とができる。
インダクタンスと第１の可変容量素子および第２のコン
デンサによる下側可変周波数トラップが形成され、同調
周波数の上側には第３のインダクタンスと第２の可変容
量ダイオードおよび第１のコンデンサによる上側可変周
波数トラップが形成される。このように、入力同調回路
を構成する回路素子と下側および上側可変周波数トラッ
プを構成する回路素子とを共用しているので、部品点数
を削減することができ、回路を簡略化し小型化を図るこ
とができる。
【０００８】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
しながら説明する。
【０００９】図１は、本発明をＶＨＦ１バンド入力回路
として用いた場合の一実施例における電子チューナの入
力回路の回路図である。
として用いた場合の一実施例における電子チューナの入
力回路の回路図である。
【００１０】図１において、１は入力端子、２は出力端
子、３は同調電圧入力端子、４はハイパスフィルタであ
る。この入力端子１の信号がハイパスフィルタ４を介し
てコイル５に供給され、このコイル５と出力端子２の間
にインピーダンス回路６が接続され、このインピーダン
ス回路６にインピーダンス回路７とコンデンサ８とが並
列接続されている。インピーダンス回路６はコイル９と
可変容量ダイオード１０を直列接続したものである。可
変容量ダイオード１０はコイル９と出力端子２の間に接
続されている。また、コイル９と可変容量ダイオード１
０の接続点はコンデンサ１３を介して接地されている。
インピーダンス回路７はコイル１１と可変容量ダイオー
ド１２を直列接続したものである。さらに同調電圧入力
端子３の同調電圧が抵抗１４を介して可変容量ダイオー
ド１０，１２に印加され、可変容量ダイオード１０，１
２は抵抗１５を介して直流接地されている。
子、３は同調電圧入力端子、４はハイパスフィルタであ
る。この入力端子１の信号がハイパスフィルタ４を介し
てコイル５に供給され、このコイル５と出力端子２の間
にインピーダンス回路６が接続され、このインピーダン
ス回路６にインピーダンス回路７とコンデンサ８とが並
列接続されている。インピーダンス回路６はコイル９と
可変容量ダイオード１０を直列接続したものである。可
変容量ダイオード１０はコイル９と出力端子２の間に接
続されている。また、コイル９と可変容量ダイオード１
０の接続点はコンデンサ１３を介して接地されている。
インピーダンス回路７はコイル１１と可変容量ダイオー
ド１２を直列接続したものである。さらに同調電圧入力
端子３の同調電圧が抵抗１４を介して可変容量ダイオー
ド１０，１２に印加され、可変容量ダイオード１０，１
２は抵抗１５を介して直流接地されている。
【００１１】以上のように構成された電子チューナの入
力回路について、以下にその動作を説明する。ＶＨＦ信
号を入力端子１に供給すると共に、ハイパスフィルタ４
で日本チャンネルにおいてその周波数帯域が５４〜６０
ＭＨｚであるＩＦ信号などの不要な低周波数帯域信号を
除去し、同調電圧入力端子３の同調電圧を変化させて可
変容量ダイオード１０，１２に印加される電圧を制御す
ることにより、主に可変容量ダイオード１０，１２とコ
イル９，１１で決まる同調周波数を受信周波数帯域に一
致させ、帯域選択されたＶＨＦ信号を出力端子２から出
力する。さらに、同調周波数の下側にコイル９と可変容
量ダイオード１０とコンデンサ１３による下側周波数可
変トラップを設けるとともに、同調周波数の上側にコイ
ル１１と可変容量ダイオード１２とコンデンサ８による
上側周波数可変トラップを設けている。従って、例えば
日本チャンネル方式においてその周波数帯域が９０〜１
０８ＭＨｚである１から３チャンネルのＶＨＦローバン
ドと、その周波数帯域が１７０〜２２２ＭＨｚである４
から１２チャンネルのＶＨＦハイバンドとを１バンドで
受信する場合においても、ＶＨＦローバンド受信時のＶ
ＨＦハイバンドの信号およびＶＨＦハイバンド受信時の
ＶＨＦローバンドの信号を減衰させて、それぞれの信号
による妨害が生じないようにしている。
力回路について、以下にその動作を説明する。ＶＨＦ信
号を入力端子１に供給すると共に、ハイパスフィルタ４
で日本チャンネルにおいてその周波数帯域が５４〜６０
ＭＨｚであるＩＦ信号などの不要な低周波数帯域信号を
除去し、同調電圧入力端子３の同調電圧を変化させて可
変容量ダイオード１０，１２に印加される電圧を制御す
ることにより、主に可変容量ダイオード１０，１２とコ
イル９，１１で決まる同調周波数を受信周波数帯域に一
致させ、帯域選択されたＶＨＦ信号を出力端子２から出
力する。さらに、同調周波数の下側にコイル９と可変容
量ダイオード１０とコンデンサ１３による下側周波数可
変トラップを設けるとともに、同調周波数の上側にコイ
ル１１と可変容量ダイオード１２とコンデンサ８による
上側周波数可変トラップを設けている。従って、例えば
日本チャンネル方式においてその周波数帯域が９０〜１
０８ＭＨｚである１から３チャンネルのＶＨＦローバン
ドと、その周波数帯域が１７０〜２２２ＭＨｚである４
から１２チャンネルのＶＨＦハイバンドとを１バンドで
受信する場合においても、ＶＨＦローバンド受信時のＶ
ＨＦハイバンドの信号およびＶＨＦハイバンド受信時の
ＶＨＦローバンドの信号を減衰させて、それぞれの信号
による妨害が生じないようにしている。
【００１２】図２は本発明の一実施例における電子チュ
ーナの入力回路の帯域特性を示す特性図である。３１は
ＶＨＦローバンドの２チャンネル受信時の帯域特性、３
２はＶＨＦハイバンドの８チャンネル受信時の帯域特性
であり、３３はハイパスフィルタによるＩＦトラップ周
波数、３４，３５は下側周波数可変トラップによるトラ
ップ周波数、３６，３７は上側可変周波数トラップによ
るトラップ周波数である。
ーナの入力回路の帯域特性を示す特性図である。３１は
ＶＨＦローバンドの２チャンネル受信時の帯域特性、３
２はＶＨＦハイバンドの８チャンネル受信時の帯域特性
であり、３３はハイパスフィルタによるＩＦトラップ周
波数、３４，３５は下側周波数可変トラップによるトラ
ップ周波数、３６，３７は上側可変周波数トラップによ
るトラップ周波数である。
【００１３】以上のように本実施例によれば、同調周波
数の下側にはコイル９と可変容量ダイオード１０および
コンデンサ１３による下側可変周波数トラップが形成さ
れ、同調周波数の上側にはコイル１１と可変容量ダイオ
ード１２およびコンデンサ８による上側可変周波数トラ
ップが形成されるので、図７に示す従来の電子チューナ
の入力回路においてコイル６０，６２と可変容量ダイオ
ード６１で形成されるような不要同調点も生じないため
妨害を受けにくく、インピーダンス回路６とインピーダ
ンス回路７の並列接続により入力周波数に同調している
ので、出力端子２に接続される高周波増幅回路の入力容
量の影響が小さく同調周波数帯域が広がる。さらに、入
力同調回路を構成する回路素子９〜１２を下側および上
側可変周波数トラップを構成する回路素子８〜１３と共
用し、部品点数を削減することができる。従って、回路
を簡略化し小型化を図ると共に性能の良好な電子チュー
ナの入力回路を提供することができる。また、回路の高
周波接地点が少ないためプリント基板上に本実施例の回
路を実現する際においても設計が容易であり、小型化の
効果が大きい。
数の下側にはコイル９と可変容量ダイオード１０および
コンデンサ１３による下側可変周波数トラップが形成さ
れ、同調周波数の上側にはコイル１１と可変容量ダイオ
ード１２およびコンデンサ８による上側可変周波数トラ
ップが形成されるので、図７に示す従来の電子チューナ
の入力回路においてコイル６０，６２と可変容量ダイオ
ード６１で形成されるような不要同調点も生じないため
妨害を受けにくく、インピーダンス回路６とインピーダ
ンス回路７の並列接続により入力周波数に同調している
ので、出力端子２に接続される高周波増幅回路の入力容
量の影響が小さく同調周波数帯域が広がる。さらに、入
力同調回路を構成する回路素子９〜１２を下側および上
側可変周波数トラップを構成する回路素子８〜１３と共
用し、部品点数を削減することができる。従って、回路
を簡略化し小型化を図ると共に性能の良好な電子チュー
ナの入力回路を提供することができる。また、回路の高
周波接地点が少ないためプリント基板上に本実施例の回
路を実現する際においても設計が容易であり、小型化の
効果が大きい。
【００１４】なお、コイル５，９，１１はパターンコイ
ル、積層チップインダクタ他のインダクタンスとしても
よく、また、可変容量ダイオード１０，１２はバリコ
ン、トリマコンデンサ他の可変容量素子としてもよい。
さらに、本実施例においてはＶＨＦ１バンド入力回路と
して本発明を用いた場合を示したが、ＵＨＦ入力回路、
Ｕ／Ｖ入力回路、ＣＡＴＶ入力回路、ＳＨＦ入力回路な
ど、その他の高周波信号受信装置の入力回路としても利
用可能である。
ル、積層チップインダクタ他のインダクタンスとしても
よく、また、可変容量ダイオード１０，１２はバリコ
ン、トリマコンデンサ他の可変容量素子としてもよい。
さらに、本実施例においてはＶＨＦ１バンド入力回路と
して本発明を用いた場合を示したが、ＵＨＦ入力回路、
Ｕ／Ｖ入力回路、ＣＡＴＶ入力回路、ＳＨＦ入力回路な
ど、その他の高周波信号受信装置の入力回路としても利
用可能である。
【００１５】また、図１においてコンデンサ８，１３に
それぞれ抵抗を直列に接続すると本発明の第２の実施例
となり、可変周波数トラップのＱを制御して回路の安定
度を高めると共に寄生容量による不要同調点を抑圧する
ことができるようになる。
それぞれ抵抗を直列に接続すると本発明の第２の実施例
となり、可変周波数トラップのＱを制御して回路の安定
度を高めると共に寄生容量による不要同調点を抑圧する
ことができるようになる。
【００１６】さらに、図１においてコンデンサ１３をコ
イルにすると本発明の第３の実施例となり、コイル９と
可変容量ダイオード１０とともに上側可変周波数トラッ
プとして動作し、同調周波数の上側の周波数帯域の信号
による妨害特性をさらに改善することができる。
イルにすると本発明の第３の実施例となり、コイル９と
可変容量ダイオード１０とともに上側可変周波数トラッ
プとして動作し、同調周波数の上側の周波数帯域の信号
による妨害特性をさらに改善することができる。
【００１７】図３は本発明の第４の実施例における電子
チューナの入力回路の回路図である。第１の実施例にお
いてコイル９と可変容量ダイオード１０の接続点と、コ
イル１１と可変容量ダイオード１２の接続点をコンデン
サ１６で接続することにより、同調周波数帯域を制御す
ることができるようにしたものであり、可変容量ダイオ
ード１０，１２のそれぞれに対して２倍の容量値を持つ
並列容量として動作するため、図４（ａ），（ｂ）のよ
うにコンデンサ１６を付加した場合と比較してコンデン
サ１６の容量値を低容量にすることができ、パターン容
量で構成することが可能になる。
チューナの入力回路の回路図である。第１の実施例にお
いてコイル９と可変容量ダイオード１０の接続点と、コ
イル１１と可変容量ダイオード１２の接続点をコンデン
サ１６で接続することにより、同調周波数帯域を制御す
ることができるようにしたものであり、可変容量ダイオ
ード１０，１２のそれぞれに対して２倍の容量値を持つ
並列容量として動作するため、図４（ａ），（ｂ）のよ
うにコンデンサ１６を付加した場合と比較してコンデン
サ１６の容量値を低容量にすることができ、パターン容
量で構成することが可能になる。
【００１８】図５は本発明の第５の実施例における電子
チューナの入力回路の回路図である。第１の実施例にお
いてコンデンサ８を可変容量ダイオード１７とし、コン
デンサ１３をコンデンサ１３と可変容量ダイオード１８
の直列接続とし、抵抗１４，１９を介して可変容量ダイ
オード１７，１８に同調電圧を印加することにより、可
変周波数トラップの可変周波数帯域を拡大し、さらに良
好な妨害特性を得ることができる。
チューナの入力回路の回路図である。第１の実施例にお
いてコンデンサ８を可変容量ダイオード１７とし、コン
デンサ１３をコンデンサ１３と可変容量ダイオード１８
の直列接続とし、抵抗１４，１９を介して可変容量ダイ
オード１７，１８に同調電圧を印加することにより、可
変周波数トラップの可変周波数帯域を拡大し、さらに良
好な妨害特性を得ることができる。
【００１９】図６は本発明の第６の実施例における電子
チューナの入力回路の回路図である。第１の実施例にお
いてハイパスフィルタ４にＵＨＦ入力同調回路２０を接
続し、帯域選択されたＵＨＦ信号をＵＨＦ信号出力端子
２１から出力することにより、Ｕ／Ｖ入力回路として動
作させるものである。さらにＳＨＦ入力同調回路を並列
接続することによりＵＶ／ＢＳ入力回路として動作させ
ることも可能である。
チューナの入力回路の回路図である。第１の実施例にお
いてハイパスフィルタ４にＵＨＦ入力同調回路２０を接
続し、帯域選択されたＵＨＦ信号をＵＨＦ信号出力端子
２１から出力することにより、Ｕ／Ｖ入力回路として動
作させるものである。さらにＳＨＦ入力同調回路を並列
接続することによりＵＶ／ＢＳ入力回路として動作させ
ることも可能である。
【００２０】
【発明の効果】以上のように本発明によれば、電子チュ
ーナの入力回路を、入力端子と、この入力端子に接続さ
れたハイパスフィルタと、このハイパスフィルタに接続
された第１のインダクタンスと、この第１のインダクタ
ンスと出力端子との間に接続された第１のインピーダン
ス回路と、この第１のインピーダンス回路と並列接続さ
れた第２のインピーダンス回路と、この第２のインピー
ダンス回路と並列に接続された第１のコンデンサとを備
え、前記第１のインピーダンス回路は、第２のインダク
タンスと前記出力端子側に接続された第１の可変容量素
子とを直列接続し、前記第２のインダクタンスと第１の
可変容量素子の接続点は第２のコンデンサを介して接地
するとともに、前記第２のインピーダンス回路は、第３
のインダクタンスと第２の可変容量素子とを直列接続し
た構成として、同調周波数の下側には第２のインダクタ
ンスと第１の可変容量素子および第２のコンデンサによ
る下側可変周波数トラップを設けるとともに、同調周波
数の上側には第３のインダクタンスと第２の可変容量ダ
イオードおよび第１のコンデンサによる上側可変周波数
トラップを設け、入力同調回路を構成する回路素子を下
側および上側可変周波数トラップを構成する回路素子と
共用し、部品点数を削減することができるため、回路を
簡略化し小型化を図ると共に性能の良好な電子チューナ
の入力回路を提供することができる。
ーナの入力回路を、入力端子と、この入力端子に接続さ
れたハイパスフィルタと、このハイパスフィルタに接続
された第１のインダクタンスと、この第１のインダクタ
ンスと出力端子との間に接続された第１のインピーダン
ス回路と、この第１のインピーダンス回路と並列接続さ
れた第２のインピーダンス回路と、この第２のインピー
ダンス回路と並列に接続された第１のコンデンサとを備
え、前記第１のインピーダンス回路は、第２のインダク
タンスと前記出力端子側に接続された第１の可変容量素
子とを直列接続し、前記第２のインダクタンスと第１の
可変容量素子の接続点は第２のコンデンサを介して接地
するとともに、前記第２のインピーダンス回路は、第３
のインダクタンスと第２の可変容量素子とを直列接続し
た構成として、同調周波数の下側には第２のインダクタ
ンスと第１の可変容量素子および第２のコンデンサによ
る下側可変周波数トラップを設けるとともに、同調周波
数の上側には第３のインダクタンスと第２の可変容量ダ
イオードおよび第１のコンデンサによる上側可変周波数
トラップを設け、入力同調回路を構成する回路素子を下
側および上側可変周波数トラップを構成する回路素子と
共用し、部品点数を削減することができるため、回路を
簡略化し小型化を図ると共に性能の良好な電子チューナ
の入力回路を提供することができる。
【００２１】また、不要同調点も生じないため妨害を受
けにくく、第１のインピーダンス回路と第２のインピー
ダンス回路の並列接続により入力周波数に同調している
ので、出力端子に接続される高周波増幅回路の入力容量
の影響が小さく同調周波数帯域が広がる。
けにくく、第１のインピーダンス回路と第２のインピー
ダンス回路の並列接続により入力周波数に同調している
ので、出力端子に接続される高周波増幅回路の入力容量
の影響が小さく同調周波数帯域が広がる。
【００２２】さらに、本発明では回路の高周波接地点が
少ないためプリント基板上に本実施例の回路を実現する
際においても設計が容易であり、小型化しやすいという
効果がある。
少ないためプリント基板上に本実施例の回路を実現する
際においても設計が容易であり、小型化しやすいという
効果がある。
【図１】本発明の第１の実施例における電子チューナの
入力回路の回路図
入力回路の回路図
【図２】本発明の第１の実施例における電子チューナの
入力回路の特性図
入力回路の特性図
【図３】本発明の第４の実施例における電子チューナの
入力回路の回路図
入力回路の回路図
【図４】（ａ）は、本発明の第１の実施例における電子
チューナの入力回路において、同調周波数帯域を制限す
る場合に一般的に用いられる入力同調回路の回路図 （ｂ）は、本発明の第１の実施例における電子チューナ
の入力回路において、同調周波数帯域を制限する場合に
一般的に用いられる他の入力同調回路の回路図
チューナの入力回路において、同調周波数帯域を制限す
る場合に一般的に用いられる入力同調回路の回路図 （ｂ）は、本発明の第１の実施例における電子チューナ
の入力回路において、同調周波数帯域を制限する場合に
一般的に用いられる他の入力同調回路の回路図
【図５】本発明の第５の実施例における電子チューナの
入力回路の回路図
入力回路の回路図
【図６】本発明の第６の実施例における電子チューナの
入力回路の回路図
入力回路の回路図
【図７】従来の電子チューナの入力回路図
１ 入力端子 ２ 出力端子 ４ ハイパスフィルタ ５ コイル ６ 第１のインピーダンス回路 ７ 第２のインピーダンス回路 ８ 第１のコンデンサ ９ コイル １０ 第１の可変容量素子 １１ コイル １２ 第２の可変容量素子 １３ 第２のコンデンサ
Claims (6)
- 【請求項１】 入力端子と、この入力端子に接続された
ハイパスフィルタと、このハイパスフィルタに接続され
た第１のインダクタンスと、この第１のインダクタンス
と出力端子との間に接続された第１のインピーダンス回
路と、この第１のインピーダンス回路と並列に接続され
た第２のインピーダンス回路と、この第２のインピーダ
ンス回路と並列に接続された第１のコンデンサとを備
え、前記第１のインピーダンス回路は、第２のインダク
タンスと前記出力端子側に接続された第１の可変容量素
子とを直列接続し、前記第２のインダクタンスと第１の
可変容量素子の接続点は第２のコンデンサを介して接地
するとともに、前記第２のインピーダンス回路は、第３
のインダクタンスと第２の可変容量素子とを直列接続し
たことを特徴とする電子チューナの入力回路。 - 【請求項２】 第１のコンデンサもしくは第２のコンデ
ンサの少なくとも１つに抵抗を直列接続したことを特徴
とする請求項１記載の電子チューナの入力回路。 - 【請求項３】 第２のコンデンサをインダクタンスとし
たことを特徴とする請求項１記載の電子チューナの入力
回路。 - 【請求項４】 第２のインダクタンスと第１の可変容量
ダイオードの接続点と、第３のインダクタンスと第２の
可変容量ダイオードの接続点とをコンデンサで接続した
ことを特徴とする請求項１記載の電子チューナの入力回
路。 - 【請求項５】 第１のコンデンサもしくは第２のコンデ
ンサの少なくとも１つを可変容量ダイオードとしたこと
を特徴とする請求項１記載の電子チューナの入力回路。 - 【請求項６】 ハイパスフィルタに一つ以上の入力同調
回路を並列に接続したことを特徴とする請求項１記載の
電子チューナの入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08388195A JP3146916B2 (ja) | 1995-04-10 | 1995-04-10 | 電子チューナの入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08388195A JP3146916B2 (ja) | 1995-04-10 | 1995-04-10 | 電子チューナの入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08288875A true JPH08288875A (ja) | 1996-11-01 |
| JP3146916B2 JP3146916B2 (ja) | 2001-03-19 |
Family
ID=13815007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08388195A Expired - Fee Related JP3146916B2 (ja) | 1995-04-10 | 1995-04-10 | 電子チューナの入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3146916B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100764370B1 (ko) * | 2006-08-18 | 2007-10-08 | 삼성전기주식회사 | 방송 수신기의 루프쓰루 회로 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1054280A3 (en) | 1999-05-20 | 2004-08-18 | Konica Corporation | Zoom lens |
-
1995
- 1995-04-10 JP JP08388195A patent/JP3146916B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100764370B1 (ko) * | 2006-08-18 | 2007-10-08 | 삼성전기주식회사 | 방송 수신기의 루프쓰루 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3146916B2 (ja) | 2001-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3038460B2 (ja) | テレビジョン受像機用同調装置 | |
| KR19990007997A (ko) | 동조 가능한 인터스테이지 필터 | |
| US4835608A (en) | Image trap filter circuit | |
| KR100286474B1 (ko) | 안테나동조회로 | |
| JP3146916B2 (ja) | 電子チューナの入力回路 | |
| JP4961520B2 (ja) | テレビ・チューナ及びその中で用いられるプリント基板 | |
| MXPA97002782A (en) | Entry circuit for a televis tuner | |
| JPH09284157A (ja) | テレビジョンチューナの入力回路 | |
| US6734761B2 (en) | Radio-frequency input stage | |
| JP3157372B2 (ja) | フィルタ | |
| JP2010154232A (ja) | 周波数可変フィルタ回路 | |
| JPH0546349Y2 (ja) | ||
| JP2002246933A (ja) | テレビジョンチューナ | |
| JP3074990B2 (ja) | 電子チューナ | |
| JPH0453062Y2 (ja) | ||
| JP2814248B2 (ja) | 高周波増幅装置 | |
| KR100274047B1 (ko) | 텔레비젼 신호 입력회로 | |
| JP3097061U (ja) | テレビジョンチューナの中間周波回路 | |
| JPS62283Y2 (ja) | ||
| JPH0139002Y2 (ja) | ||
| JPH0127300Y2 (ja) | ||
| JPH066633Y2 (ja) | 電子同調チューナ | |
| JPH056936B2 (ja) | ||
| JPH04249413A (ja) | 電子同調式チューナ | |
| CN1187913A (zh) | 可调谐的级间滤波器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080112 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090112 |
|
| LAPS | Cancellation because of no payment of annual fees |