JPS62283Y2 - - Google Patents
Info
- Publication number
- JPS62283Y2 JPS62283Y2 JP10984185U JP10984185U JPS62283Y2 JP S62283 Y2 JPS62283 Y2 JP S62283Y2 JP 10984185 U JP10984185 U JP 10984185U JP 10984185 U JP10984185 U JP 10984185U JP S62283 Y2 JPS62283 Y2 JP S62283Y2
- Authority
- JP
- Japan
- Prior art keywords
- tuning
- circuit
- switching
- capacitance
- resonant conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
本考案は同調回路を構成する容量素子を複数ケ
並列に接続すると共に該容量素子に個々に設けら
れたスイツチング素子にデイジタル制御信号を供
給して同調回路全体の容量値を変化することによ
り選局を行なうようにしたデイジタル選局装置に
関するものである。 第１図はテレビジヨン受像機において使用する
チユーナ１の一般的な構成をブロツク図で示して
おり、２は入力同調回路、３は段間同調回路、４
は局部発振回路、５は前記段間同調回路３からの
高周波受信信号と局部発振回路４からの局部発振
信号とのスーパーヘテロダインにより中間周波信
号を出力する混合回路である。 ここで選局を行なう場合には入力同調回路２、
段間同調回路３、局部発振回路４の各同調周波数
を変化せしめる必要があるが、この方法として可
変容量ダイオードを同調素子として用い、該可変
容量ダイオードの逆バイアスを変化させることに
より同調周波数を変化させる周知の方法に代つて
容量素子を複数ケ並列に接続し、この容量素子を
スイツチングダイオードにデイジタル制御信号を
加えることによりデイジタル的に切換えて同調回
路全体の容量を変化させ、それによつて同調周波
数を可変する方法が既に提案せられており、その
際複数ケ並列に接続される各々の容量素子は製作
を容易するために同一容量値のものが形成される
ものである。 第２図はこのようなデイジタル選局装置を実現
するための具体的同調回路を示しており、該回路
は第１図の入力同調回路２、段間同調回路３、局
部発振回路４の各々に設けられることはいうまで
もない。第２図はVHF用の同調回路であり、第
３図及び第４図はそれぞれUHF用のλ／２共振
型、λ／４共振型同調回路である。まず第２図の
回路ではインダクタンスコイルＬに並列に、容量
素子C1，C2，…Ｃo-1，Ｃoとスイツチングダイオ
ードD1，D2，…Ｄo-1，Ｄoからなる直列回路が複
数組接続されており、スイツチングダイオード
D1，D2，…Ｄo-1，Ｄoに抵抗R1，R2，…Ｒo-1，
Ｒoを通してデイジタル制御信号を加えるように
なつている。９，１０は結合コンデンサである。
また第３図では、インダクタンス素子として働く
共振導体L0の一端とアース間に前記容量素子と
スイツチングダイオードからなる直列回路を接続
し他端を容量C0を介してアースに結合してお
り、第４図は一端がアースされた共振導体L0の
他端側回路に前記直列回路が接続されている。 ところで、このような同調回路を使つたデイジ
タル選局装置は理論的には可能であるが、実際に
は前記容量素子C1，C2，…Ｃo-1，Ｃoに対する厳
しい性能が要求されるのでその実現は極めて困難
であるといえる。特にこれら容量素子を厚膜若し
くは薄膜加工法などにより実現する場合には容量
の分解能に限度があり、リニア変化する可変容量
ダイオードによる従来の選局方式に比し、最も問
題となる。 例えば第３図の回路を構成するに必要な容量対
周波数の関係について示す下記の表に従つてその
困難性を詳述する。
並列に接続すると共に該容量素子に個々に設けら
れたスイツチング素子にデイジタル制御信号を供
給して同調回路全体の容量値を変化することによ
り選局を行なうようにしたデイジタル選局装置に
関するものである。 第１図はテレビジヨン受像機において使用する
チユーナ１の一般的な構成をブロツク図で示して
おり、２は入力同調回路、３は段間同調回路、４
は局部発振回路、５は前記段間同調回路３からの
高周波受信信号と局部発振回路４からの局部発振
信号とのスーパーヘテロダインにより中間周波信
号を出力する混合回路である。 ここで選局を行なう場合には入力同調回路２、
段間同調回路３、局部発振回路４の各同調周波数
を変化せしめる必要があるが、この方法として可
変容量ダイオードを同調素子として用い、該可変
容量ダイオードの逆バイアスを変化させることに
より同調周波数を変化させる周知の方法に代つて
容量素子を複数ケ並列に接続し、この容量素子を
スイツチングダイオードにデイジタル制御信号を
加えることによりデイジタル的に切換えて同調回
路全体の容量を変化させ、それによつて同調周波
数を可変する方法が既に提案せられており、その
際複数ケ並列に接続される各々の容量素子は製作
を容易するために同一容量値のものが形成される
ものである。 第２図はこのようなデイジタル選局装置を実現
するための具体的同調回路を示しており、該回路
は第１図の入力同調回路２、段間同調回路３、局
部発振回路４の各々に設けられることはいうまで
もない。第２図はVHF用の同調回路であり、第
３図及び第４図はそれぞれUHF用のλ／２共振
型、λ／４共振型同調回路である。まず第２図の
回路ではインダクタンスコイルＬに並列に、容量
素子C1，C2，…Ｃo-1，Ｃoとスイツチングダイオ
ードD1，D2，…Ｄo-1，Ｄoからなる直列回路が複
数組接続されており、スイツチングダイオード
D1，D2，…Ｄo-1，Ｄoに抵抗R1，R2，…Ｒo-1，
Ｒoを通してデイジタル制御信号を加えるように
なつている。９，１０は結合コンデンサである。
また第３図では、インダクタンス素子として働く
共振導体L0の一端とアース間に前記容量素子と
スイツチングダイオードからなる直列回路を接続
し他端を容量C0を介してアースに結合してお
り、第４図は一端がアースされた共振導体L0の
他端側回路に前記直列回路が接続されている。 ところで、このような同調回路を使つたデイジ
タル選局装置は理論的には可能であるが、実際に
は前記容量素子C1，C2，…Ｃo-1，Ｃoに対する厳
しい性能が要求されるのでその実現は極めて困難
であるといえる。特にこれら容量素子を厚膜若し
くは薄膜加工法などにより実現する場合には容量
の分解能に限度があり、リニア変化する可変容量
ダイオードによる従来の選局方式に比し、最も問
題となる。 例えば第３図の回路を構成するに必要な容量対
周波数の関係について示す下記の表に従つてその
困難性を詳述する。
【表】
【表】
尚、この表においてＣDは容量素子C1，C2…Ｃ
o-1，Ｃoによる合成容量を第８図に示すように
Ｃ、共振導体の長さをｌ、特性インピーダンスを
ＺO、周波数をとした場合に で表わされる容量値であり、上記表ではｌ＝
0.006m，ＺO＝215Ω，ＣO＝30pF，ＣP＝5.5pF
とした場合の結果を示す。 ここで各規定の受信周波数から±0.5MHzずれ
た場合の容量変化値を示してあるのは、テレビジ
ヨン受像機において自動周波数制御AFCにより
補正できる最大周波数ずれが±0.5MHz程度であ
るからである。今、この±0.5MHzずれた場合を
注目すると最小の容量変化は894.15MHz信号受信
号の場合における約0.01pFである。 従つて、容量素子C1，C2…Ｃo-1，Ｃoの最小の
容量値は0.01pFであることが必要であり、且つ
それらの組合せが上記算出式によるＣDの最大値
（510.15MHzの約40pF）をカバーできるものでな
ければならない。また、上記式の第１項の値は、
ＣD＋ＣP＝39.6＋5.5＝45.1pFであるから、仮に
ＣPの値を5.5pFに代え4.5pFとした場合において
も、ＣDの値は45.1−4.5＝40.6pFで約40pF必要
である。しかしながら、このように分解能0.01／
step（一容量素子当りの容量が0.01pF）でトー
タル40pFを満すようなC1，C2，…Ｃo-1，Ｃoを
作成することは極めて困難である。仮に一容量素
子が0.01pFのものが得られても全容量値として
40pF要するので素子数、大きさ、更に選局のビ
ツト数の増大を招来し、徒らに選局装置を複雑に
するだけである。本考案は容量素子の分解能がそ
れほど厳しくなくてもよく、また全容量値が少な
くて済むよう工夫し、素子数及び選局のビツト数
を可及的に小ならしめ、もつて斯種選局装置の実
現を可能にしたものである。 第５図〜第７図は本考案を実施した同調回路を
示しており、そのうち第５図はUHF用のλ／２
共振型同調回路で、共振導体ＬOの一端とアース
間に容量素子C1，C2，…Ｃo-1，Ｃoとスイツチン
グダイオードD1，D2，…Ｄo-1，Ｄoからなる直列
回路を複数組接続し、他端とアース間に２つの容
量素子ＣO1，ＣO2と、帯域に従つて切換え電圧が
端子６から供給され、それによつて導通したり、
不導通になつたりするスイツチングダイオードＤ
Oが図示の如く前記容量素子ＣO1，ＣO2の接続中
点とアース間に挿入せられている。ここで高帯域
では前記ダイオードＤOは不導通で、ＣO1，ＣO2
が共に同調素子として働くが、低帯域ではダイオ
ードＤOが導通してＣO2は同調回路からはずされ
ＣO1のみが同調素子として働く。 第６図はUHF用のλ／４共振型同調回路に本
考案を実施したもので、一端がアースされた共振
導体ＬOの他端にダイオードD1，D2，…Ｄo-1，Ｄ
oと容量素子C1，C2，…Ｃo-1，Ｃoの直列回路を
複数ケ並列に接続すると共に、これら直列回路を
容量素子ＣS1，ＣS2を介して接続している。この
容量素子ＣS1，ＣS2は低帯域と高帯域とでダイオ
ードＤOによつて切換えるよう構成されている。 第７図はλ／４型同調回路における他の実施例
で、ここでは共振導体ＬOの他端とアース間に上
記直列回路が接続されているが、帯域による切換
えは共振導体ＬOの有効長である。このため共振
導体ＬOの所定点とアース間に直流阻止容量７と
スイツチングダイオードＤOを順次接続し、端子
６から抵抗８を通してスイツチング電圧を与える
ようにしている。 このように帯域を分けて、同調素子を切換える
ようにした本考案による効果を、特に第５図の場
合につき容量対周波数の関係を示す下記の表に従
い説明する。
o-1，Ｃoによる合成容量を第８図に示すように
Ｃ、共振導体の長さをｌ、特性インピーダンスを
ＺO、周波数をとした場合に で表わされる容量値であり、上記表ではｌ＝
0.006m，ＺO＝215Ω，ＣO＝30pF，ＣP＝5.5pF
とした場合の結果を示す。 ここで各規定の受信周波数から±0.5MHzずれ
た場合の容量変化値を示してあるのは、テレビジ
ヨン受像機において自動周波数制御AFCにより
補正できる最大周波数ずれが±0.5MHz程度であ
るからである。今、この±0.5MHzずれた場合を
注目すると最小の容量変化は894.15MHz信号受信
号の場合における約0.01pFである。 従つて、容量素子C1，C2…Ｃo-1，Ｃoの最小の
容量値は0.01pFであることが必要であり、且つ
それらの組合せが上記算出式によるＣDの最大値
（510.15MHzの約40pF）をカバーできるものでな
ければならない。また、上記式の第１項の値は、
ＣD＋ＣP＝39.6＋5.5＝45.1pFであるから、仮に
ＣPの値を5.5pFに代え4.5pFとした場合において
も、ＣDの値は45.1−4.5＝40.6pFで約40pF必要
である。しかしながら、このように分解能0.01／
step（一容量素子当りの容量が0.01pF）でトー
タル40pFを満すようなC1，C2，…Ｃo-1，Ｃoを
作成することは極めて困難である。仮に一容量素
子が0.01pFのものが得られても全容量値として
40pF要するので素子数、大きさ、更に選局のビ
ツト数の増大を招来し、徒らに選局装置を複雑に
するだけである。本考案は容量素子の分解能がそ
れほど厳しくなくてもよく、また全容量値が少な
くて済むよう工夫し、素子数及び選局のビツト数
を可及的に小ならしめ、もつて斯種選局装置の実
現を可能にしたものである。 第５図〜第７図は本考案を実施した同調回路を
示しており、そのうち第５図はUHF用のλ／２
共振型同調回路で、共振導体ＬOの一端とアース
間に容量素子C1，C2，…Ｃo-1，Ｃoとスイツチン
グダイオードD1，D2，…Ｄo-1，Ｄoからなる直列
回路を複数組接続し、他端とアース間に２つの容
量素子ＣO1，ＣO2と、帯域に従つて切換え電圧が
端子６から供給され、それによつて導通したり、
不導通になつたりするスイツチングダイオードＤ
Oが図示の如く前記容量素子ＣO1，ＣO2の接続中
点とアース間に挿入せられている。ここで高帯域
では前記ダイオードＤOは不導通で、ＣO1，ＣO2
が共に同調素子として働くが、低帯域ではダイオ
ードＤOが導通してＣO2は同調回路からはずされ
ＣO1のみが同調素子として働く。 第６図はUHF用のλ／４共振型同調回路に本
考案を実施したもので、一端がアースされた共振
導体ＬOの他端にダイオードD1，D2，…Ｄo-1，Ｄ
oと容量素子C1，C2，…Ｃo-1，Ｃoの直列回路を
複数ケ並列に接続すると共に、これら直列回路を
容量素子ＣS1，ＣS2を介して接続している。この
容量素子ＣS1，ＣS2は低帯域と高帯域とでダイオ
ードＤOによつて切換えるよう構成されている。 第７図はλ／４型同調回路における他の実施例
で、ここでは共振導体ＬOの他端とアース間に上
記直列回路が接続されているが、帯域による切換
えは共振導体ＬOの有効長である。このため共振
導体ＬOの所定点とアース間に直流阻止容量７と
スイツチングダイオードＤOを順次接続し、端子
６から抵抗８を通してスイツチング電圧を与える
ようにしている。 このように帯域を分けて、同調素子を切換える
ようにした本考案による効果を、特に第５図の場
合につき容量対周波数の関係を示す下記の表に従
い説明する。
【表】
この第２表から容量素子C1，C2…Ｃo-1，Ｃoの
分解能は約0.025pFであればよく同調回路の全体
容量としては最大約24pFとなればよいことが分
る。何故なら、第２表において最小容量値は受信
周波数702.15MHzにおいて＋0.5MHzずれた場合の
0.02551pFであり、従つて容量素子C1，C2…Ｃo-
１，Ｃoの一つの容量として0.025pFに選定すれば
足り、このように選定された容量素子を組合せて
得るＣDの最大の容量値は受信周波数510.15MHz
におけるＣD＝24.705（pF）より約24pFとなれば
よいからである。尚、このＣDの値はＣPの値を
12pF位に選定できるので、ＣP＝12pFとした場
合にはＣDは最大約22pFという如く、更に小さく
できる。 以上のように本考案に依れば、インダクタンス
素子として働く共振導体の一端部とアース間にチ
ヤンネル切換え用の一定容量の同調容量素子と、
スイツチング素子の直列回路を複数組接続し、前
記共振導体の端部とアース間に接続される別の同
調容量の容量値又は前記共振導体の有効長を一定
帯域ごとに切換えるスイツチング手段を設けてい
るので、前記チヤンネル切換え用容量素子の値を
比較的高くとれると共に、その必要全容量をかな
り小さく選定でき、斯種デイジタル選局装置の実
現が容易となり、また厚膜や薄膜加工法などによ
り前記チヤンネル切換え用容量素子を基板に形成
することが可能となる利点がある。更に、インダ
クタンス素子として共振導体を使用したものであ
るから、上記チヤンネル切換え用容量素子と共に
共振導体を同一の基板上に形成でき、装置の小型
化や製造上の利点が大きい。 尚、上述の説明においては帯域を２つに分けた
場合につき説明したが、このように２分割でなく
３分割であつても、またそれ以上の帯域分割であ
つてもよいことはいうまでもない。
分解能は約0.025pFであればよく同調回路の全体
容量としては最大約24pFとなればよいことが分
る。何故なら、第２表において最小容量値は受信
周波数702.15MHzにおいて＋0.5MHzずれた場合の
0.02551pFであり、従つて容量素子C1，C2…Ｃo-
１，Ｃoの一つの容量として0.025pFに選定すれば
足り、このように選定された容量素子を組合せて
得るＣDの最大の容量値は受信周波数510.15MHz
におけるＣD＝24.705（pF）より約24pFとなれば
よいからである。尚、このＣDの値はＣPの値を
12pF位に選定できるので、ＣP＝12pFとした場
合にはＣDは最大約22pFという如く、更に小さく
できる。 以上のように本考案に依れば、インダクタンス
素子として働く共振導体の一端部とアース間にチ
ヤンネル切換え用の一定容量の同調容量素子と、
スイツチング素子の直列回路を複数組接続し、前
記共振導体の端部とアース間に接続される別の同
調容量の容量値又は前記共振導体の有効長を一定
帯域ごとに切換えるスイツチング手段を設けてい
るので、前記チヤンネル切換え用容量素子の値を
比較的高くとれると共に、その必要全容量をかな
り小さく選定でき、斯種デイジタル選局装置の実
現が容易となり、また厚膜や薄膜加工法などによ
り前記チヤンネル切換え用容量素子を基板に形成
することが可能となる利点がある。更に、インダ
クタンス素子として共振導体を使用したものであ
るから、上記チヤンネル切換え用容量素子と共に
共振導体を同一の基板上に形成でき、装置の小型
化や製造上の利点が大きい。 尚、上述の説明においては帯域を２つに分けた
場合につき説明したが、このように２分割でなく
３分割であつても、またそれ以上の帯域分割であ
つてもよいことはいうまでもない。
第１図は選局装置を構成するチユーナのブロツ
ク回路図である。第２図はデイジタル選局装置に
使用する同調回路の回路図である。第３図及び第
４図は一般に考えられるデイジタル選局装置の
UHF用同調回路の回路図である。第５図及び第
６図、第７図はそれぞれ本考案を実施したデイジ
タル選局装置のUHF用同調回路を示す回路図で
ある。そして第８図は本考案を説明するに供する
図面である。 C1，C2，…Ｃo-1，Ｃo……容量素子、D1，
D2，…Ｄo-1，Ｄo……スイツチング素子、Ｌ，Ｌ
O……同調回路のインダクタンス、ＣO1，ＣO2，
ＣS1，ＣS2……別の容量素子。
ク回路図である。第２図はデイジタル選局装置に
使用する同調回路の回路図である。第３図及び第
４図は一般に考えられるデイジタル選局装置の
UHF用同調回路の回路図である。第５図及び第
６図、第７図はそれぞれ本考案を実施したデイジ
タル選局装置のUHF用同調回路を示す回路図で
ある。そして第８図は本考案を説明するに供する
図面である。 C1，C2，…Ｃo-1，Ｃo……容量素子、D1，
D2，…Ｄo-1，Ｄo……スイツチング素子、Ｌ，Ｌ
O……同調回路のインダクタンス、ＣO1，ＣO2，
ＣS1，ＣS2……別の容量素子。
Claims (1)
- インダクタンス素子として働く共振導体の一端
部とアース間に一定容量の同調容量素子と、スイ
ツチング素子の直列回路を複数組並列に接続し、
前記共振導体の端部とアース間に接続される別の
同調容量の容量値又は前記共振導体の有効長を一
定帯域ごとに切換えるスイツチング手段を設ける
とともに前記スイツチング素子をデイジタル信号
により制御して同調回路の容量値を変化させ、そ
れにより選局を行なうようにしたことを特徴とす
るデイジタル選局装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10984185U JPS6142126U (ja) | 1985-07-18 | 1985-07-18 | デイジタル選局装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10984185U JPS6142126U (ja) | 1985-07-18 | 1985-07-18 | デイジタル選局装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6142126U JPS6142126U (ja) | 1986-03-18 |
| JPS62283Y2 true JPS62283Y2 (ja) | 1987-01-07 |
Family
ID=30668974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10984185U Granted JPS6142126U (ja) | 1985-07-18 | 1985-07-18 | デイジタル選局装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6142126U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6319792B2 (ja) * | 2014-03-25 | 2018-05-09 | 株式会社日立国際電気 | 周波数可変フィルタ |
-
1985
- 1985-07-18 JP JP10984185U patent/JPS6142126U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6142126U (ja) | 1986-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930004133B1 (ko) | 동조 가능한 단계간 결합회로 | |
| GB2316250A (en) | TV band selection with resistor for adjusting Q | |
| JPS61205016A (ja) | 数個の周波数範囲の切換を行うチユーナ用切換回路配置 | |
| US6665022B1 (en) | Input circuit of TV tuner | |
| US4710973A (en) | Varactor diode tuner with band switched coils and lines | |
| US3559075A (en) | Tuning circuit for multi-band receiver using variable capacitance diodes | |
| JPS62283Y2 (ja) | ||
| MXPA97002782A (en) | Entry circuit for a televis tuner | |
| US4598425A (en) | All-channel television tuning system | |
| US6721017B2 (en) | Television tuner's intermediate frequency tuning circuit capable of receiving FM broadcast signals | |
| US4831661A (en) | RF tuning circuit | |
| KR820000767B1 (ko) | 디지탈 선국장치 | |
| EP1104103B1 (en) | Switchable band filter | |
| JPH0730456A (ja) | テレビジョンチューナ | |
| US4675634A (en) | Variable-capacitance tuning circuit for high-frequency signals | |
| KR100406353B1 (ko) | 텔레비전 튜너의 입력동조 스위칭회로 | |
| JPH0210684Y2 (ja) | ||
| JPH066634Y2 (ja) | 局部発振用同調回路 | |
| JPH0132434Y2 (ja) | ||
| JPH0453062Y2 (ja) | ||
| JPH0718191Y2 (ja) | 電子同調チューナの入力回路 | |
| JPH046274Y2 (ja) | ||
| JPS643255Y2 (ja) | ||
| JP3074990B2 (ja) | 電子チューナ | |
| JPH0546349Y2 (ja) |