JPH08288492A - 固体撮像装置およびその製造方法 - Google Patents
固体撮像装置およびその製造方法Info
- Publication number
- JPH08288492A JPH08288492A JP7088927A JP8892795A JPH08288492A JP H08288492 A JPH08288492 A JP H08288492A JP 7088927 A JP7088927 A JP 7088927A JP 8892795 A JP8892795 A JP 8892795A JP H08288492 A JPH08288492 A JP H08288492A
- Authority
- JP
- Japan
- Prior art keywords
- photodiodes
- ccd
- ccd channel
- type
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 高い転送効率を有するＣＣＤ固体撮像装置を
提供する。 【構成】 フォトダイオード・フォトダイオード間に位
置する分離用ｐ型領域形成の半導体製造マスク１を、Ｃ
ＣＤチャネルｎ型ウェル形成マスク３の端から０．３〜
０．７μｍの位置になるまで拡げ、分離部断面位置８で
上記のフォトダイオード・フォトダイオード間に位置す
る分離用ｐ型領域がＣＣＤチャネルｎ型ウェル内に０〜
０．２μｍ突き出す構造を形成することにより、ＣＣＤ
チャネルの空乏化電位が分離部断面位置８でフォトダイ
オード部断面位置９より低くなる構造が可能となる。こ
れにより、電荷転送時に生じる分離部断面位置８での信
号電荷のトラップを抑止し、高い転送効率を実現でき
る。
提供する。 【構成】 フォトダイオード・フォトダイオード間に位
置する分離用ｐ型領域形成の半導体製造マスク１を、Ｃ
ＣＤチャネルｎ型ウェル形成マスク３の端から０．３〜
０．７μｍの位置になるまで拡げ、分離部断面位置８で
上記のフォトダイオード・フォトダイオード間に位置す
る分離用ｐ型領域がＣＣＤチャネルｎ型ウェル内に０〜
０．２μｍ突き出す構造を形成することにより、ＣＣＤ
チャネルの空乏化電位が分離部断面位置８でフォトダイ
オード部断面位置９より低くなる構造が可能となる。こ
れにより、電荷転送時に生じる分離部断面位置８での信
号電荷のトラップを抑止し、高い転送効率を実現でき
る。
Description
【０００１】
【産業上の利用分野】この発明は、ＣＣＤ固体撮像装置
およびその製造方法に関するものである。
およびその製造方法に関するものである。
【０００２】
【従来の技術】従来の技術におけるＣＣＤ固体撮像装置
の構造について図面を見ながら説明する。図６は従来の
技術のＣＣＤ固体撮像装置の一画素部における製造マス
クおよび基板表面での構造図を示す。図６において、上
記画素部は、素子分離用ｐ型領域形成マスク２、ＣＣＤ
チャネルｎ型ウェル形成マスク３、フォトダイオードｎ
型領域形成マスク４、転送ゲート形成マスク５、ノイズ
低減用表面ｐ型領域形成マスク６、上記フォトダイオー
ド・フォトダイオード間の分離用ｐ型領域形成マスク２
３の各半導体製造マスクを用い、不純物イオン注入、熱
処理により形成される。図６に示すフォトダイオード部
断面位置９および分離部断面位置８でのＣＣＤ固体撮像
素子の断面構造をそれぞれ図３、図７に示す。
の構造について図面を見ながら説明する。図６は従来の
技術のＣＣＤ固体撮像装置の一画素部における製造マス
クおよび基板表面での構造図を示す。図６において、上
記画素部は、素子分離用ｐ型領域形成マスク２、ＣＣＤ
チャネルｎ型ウェル形成マスク３、フォトダイオードｎ
型領域形成マスク４、転送ゲート形成マスク５、ノイズ
低減用表面ｐ型領域形成マスク６、上記フォトダイオー
ド・フォトダイオード間の分離用ｐ型領域形成マスク２
３の各半導体製造マスクを用い、不純物イオン注入、熱
処理により形成される。図６に示すフォトダイオード部
断面位置９および分離部断面位置８でのＣＣＤ固体撮像
素子の断面構造をそれぞれ図３、図７に示す。
【０００３】また近年の素子の微細化により、固体撮像
素子の光感度の低下が問題になっており、この解決のた
め、図６に示す転送ゲート形成マスク５により形成され
た転送ゲート端２５が、ＣＣＤチャネルｎ型ウエル形成
マスク３により形成されたＣＣＤチャネルｎ型ウェルに
より接近した構造が必要となっている。
素子の光感度の低下が問題になっており、この解決のた
め、図６に示す転送ゲート形成マスク５により形成され
た転送ゲート端２５が、ＣＣＤチャネルｎ型ウエル形成
マスク３により形成されたＣＣＤチャネルｎ型ウェルに
より接近した構造が必要となっている。
【０００４】従来の技術では、図３に示すフォトダイオ
ード部断面においてノイズ低減用表面ｐ型領域１５を、
転送ゲート１２形成後にこれをマスクとしてセルフアラ
イメントでボロンを注入することにより形成している。
このため、転送ゲート端がＣＣＤチャネルｎ型ウエル１
１に接近した構造を採用すると、フォトダイオード部断
面において高濃度のノイズ低減用表面ｐ型領域１５がＣ
ＣＤチャネルｎ型ウエル１１に接近し、ＣＣＤチャネル
ｎ型ウエル１１の実効幅が狭くなる。
ード部断面においてノイズ低減用表面ｐ型領域１５を、
転送ゲート１２形成後にこれをマスクとしてセルフアラ
イメントでボロンを注入することにより形成している。
このため、転送ゲート端がＣＣＤチャネルｎ型ウエル１
１に接近した構造を採用すると、フォトダイオード部断
面において高濃度のノイズ低減用表面ｐ型領域１５がＣ
ＣＤチャネルｎ型ウエル１１に接近し、ＣＣＤチャネル
ｎ型ウエル１１の実効幅が狭くなる。
【０００５】これに対し、図７に示す分離部断面におい
ては、前述のノイズ低減用表面ｐ型領域１５が存在せ
ず、また、フォトダイオード・フォトダイオード間に位
置する分離用ｐ型領域２６も、その形成マスク２３がＣ
ＣＤチャネル端より離れて配置されているため、高濃度
のｐ型領域がＣＣＤチャネルｎ型ウエル１１に接近する
ことがなく、ＣＣＤチャネルｎ型ウエル１１の実効幅が
狭くなる現象が起こらない。この結果として、図６に示
す素子分離用ｐ型領域とＣＣＤチャネルｎ型ウェルの接
合部２４が、分離断面位置８でフォトダイオード断面位
置９に比べて幅広い構造となる。すなわち、図３、図７
に示すＣＣＤチャネルｎ型ウェル１１が図７に示す分離
部断面で図３に示すフォトダイオード部断面より幅広い
構造となる。
ては、前述のノイズ低減用表面ｐ型領域１５が存在せ
ず、また、フォトダイオード・フォトダイオード間に位
置する分離用ｐ型領域２６も、その形成マスク２３がＣ
ＣＤチャネル端より離れて配置されているため、高濃度
のｐ型領域がＣＣＤチャネルｎ型ウエル１１に接近する
ことがなく、ＣＣＤチャネルｎ型ウエル１１の実効幅が
狭くなる現象が起こらない。この結果として、図６に示
す素子分離用ｐ型領域とＣＣＤチャネルｎ型ウェルの接
合部２４が、分離断面位置８でフォトダイオード断面位
置９に比べて幅広い構造となる。すなわち、図３、図７
に示すＣＣＤチャネルｎ型ウェル１１が図７に示す分離
部断面で図３に示すフォトダイオード部断面より幅広い
構造となる。
【０００６】
【発明が解決しようとする課題】しかしながら上記従来
の技術には以下の問題がある。上記の分離部断面で素子
分離用ｐ型領域とＣＣＤチャネルｎ型ウェルの接合部２
４がフォトダイオード部断面より広くなる構造となるこ
とにより、ＣＣＤチャネルの空乏化時の電位の最大値
が,分離部断面８でフォトダイオード部断面９より高く
なる。この結果、図８に示すような、電荷転送の一状態
の転送ゲートＡ１７、転送ゲートＢ１８にＨｉｇｈレベ
ルの電位が印加され、転送ゲートＣ１９にＬｏｗレベル
の電位が印加された状態では、ＣＣＤチャネル内の電荷
転送方向での電位、電荷分布は図８のような状態とな
り、分離部断面位置８でフォトダイオード部断面位置９
よりＣＣＤチャネルの空乏化電位が高くなる。また、図
８に示す転送ゲートＡ下のＣＣＤチャネル内に蓄積され
た信号電荷２２を、転送ゲートＢ下に転送するため、転
送ゲートＡの電位をＨｉｇｈレベルからＬｏｗレベルに
過渡的に引き下げた場合のＣＣＤチャネル内の電位、信
号電荷分布は図９に示すような状態になる。すなわち、
転送ゲートＡ下の信号電荷を転送ゲートＢ下に転送する
ため、転送ゲートＡの電位をＨｉｇｈレベルからＬｏｗ
レベルに過渡的に引き下げた場合に、図８に示す分離部
断面位置８とフォトダイオード部断面位置９とのＣＣＤ
チャネルの空乏化電位の差から、図９に示すように、フ
ォトダイオード部断面位置９にポテンシャル障壁２７が
発生し、分離部断面位置８に転送残り２８が生じる。こ
の結果、ＣＣＤ固体撮像装置の転送効率の低下が起こ
る。
の技術には以下の問題がある。上記の分離部断面で素子
分離用ｐ型領域とＣＣＤチャネルｎ型ウェルの接合部２
４がフォトダイオード部断面より広くなる構造となるこ
とにより、ＣＣＤチャネルの空乏化時の電位の最大値
が,分離部断面８でフォトダイオード部断面９より高く
なる。この結果、図８に示すような、電荷転送の一状態
の転送ゲートＡ１７、転送ゲートＢ１８にＨｉｇｈレベ
ルの電位が印加され、転送ゲートＣ１９にＬｏｗレベル
の電位が印加された状態では、ＣＣＤチャネル内の電荷
転送方向での電位、電荷分布は図８のような状態とな
り、分離部断面位置８でフォトダイオード部断面位置９
よりＣＣＤチャネルの空乏化電位が高くなる。また、図
８に示す転送ゲートＡ下のＣＣＤチャネル内に蓄積され
た信号電荷２２を、転送ゲートＢ下に転送するため、転
送ゲートＡの電位をＨｉｇｈレベルからＬｏｗレベルに
過渡的に引き下げた場合のＣＣＤチャネル内の電位、信
号電荷分布は図９に示すような状態になる。すなわち、
転送ゲートＡ下の信号電荷を転送ゲートＢ下に転送する
ため、転送ゲートＡの電位をＨｉｇｈレベルからＬｏｗ
レベルに過渡的に引き下げた場合に、図８に示す分離部
断面位置８とフォトダイオード部断面位置９とのＣＣＤ
チャネルの空乏化電位の差から、図９に示すように、フ
ォトダイオード部断面位置９にポテンシャル障壁２７が
発生し、分離部断面位置８に転送残り２８が生じる。こ
の結果、ＣＣＤ固体撮像装置の転送効率の低下が起こ
る。
【０００７】本発明は、上記従来技術の問題点を解決す
るもので、素子の微細化による光感度の低下を防ぐと同
時に、十分高い転送効率を有するＣＣＤ固体撮像装置お
よびその製造方法を提供することを目的とする。
るもので、素子の微細化による光感度の低下を防ぐと同
時に、十分高い転送効率を有するＣＣＤ固体撮像装置お
よびその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
に、本発明のＣＣＤ固体撮像装置の製造方法は、従来技
術の製造工程におけるフォトダイオード・フォトダイオ
ード間に位置する素子分離用ｐ型領域の注入用半導体製
造マスクを変更し、ＣＣＤチャネルｎ型ウェル形成マス
ク端からの位置が０．３〜０．７μｍになるまで上記分
離用ｐ型領域形成マスクを拡げ、３０〜１００ｋｅＶの
注入エネルギー、３×１０11〜３×１０ 12／ｃｍ2 のド
ーズ量でボロンを注入し、かつ９００〜１１００度の熱
処理を行うことにより、上記フォトダイオード・フォト
ダイオード間に位置する素子分離用ｐ型領域を形成する
ものである。
に、本発明のＣＣＤ固体撮像装置の製造方法は、従来技
術の製造工程におけるフォトダイオード・フォトダイオ
ード間に位置する素子分離用ｐ型領域の注入用半導体製
造マスクを変更し、ＣＣＤチャネルｎ型ウェル形成マス
ク端からの位置が０．３〜０．７μｍになるまで上記分
離用ｐ型領域形成マスクを拡げ、３０〜１００ｋｅＶの
注入エネルギー、３×１０11〜３×１０ 12／ｃｍ2 のド
ーズ量でボロンを注入し、かつ９００〜１１００度の熱
処理を行うことにより、上記フォトダイオード・フォト
ダイオード間に位置する素子分離用ｐ型領域を形成する
ものである。
【０００９】上記製造方法の採用により、本発明のＣＣ
Ｄ固体撮像装置は、フォトダイオード・フォトダイオー
ド間に位置する分離用ｐ型領域がＣＣＤチャネルｎ型ウ
ェル内に０〜０．２μｍ突き出す構造としたものであ
る。
Ｄ固体撮像装置は、フォトダイオード・フォトダイオー
ド間に位置する分離用ｐ型領域がＣＣＤチャネルｎ型ウ
ェル内に０〜０．２μｍ突き出す構造としたものであ
る。
【００１０】
【作用】上記構造により、図６に示す分離部断面８での
ＣＣＤチャネルの空乏化電位がフォトダイオード部断面
９での空乏化電位より低くなり、この結果、ＣＣＤチャ
ネルの分離部断面位置での転送電荷のトラップが抑止さ
れ転送効率の向上が実現できる。
ＣＣＤチャネルの空乏化電位がフォトダイオード部断面
９での空乏化電位より低くなり、この結果、ＣＣＤチャ
ネルの分離部断面位置での転送電荷のトラップが抑止さ
れ転送効率の向上が実現できる。
【００１１】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。図１は本発明の一実施例のＣＣＤ
固定撮像装置の一画素部における製造マスクおよび基板
表面での構成図である。第１図において、１は本発明の
一実施例におけるフォトダイオード・フォトダイオード
間に位置する素子分離用ｐ型領域形成の半導体製造マス
クを、２は素子分離用ｐ型領域形成の半導体製造マスク
を、３はＣＣＤチャネルｎ型ウェル形成の半導体製造マ
スクを、４はフォトダイオードｎ型領域形成の半導体製
造マスクを、５は転送ゲート形成の半導体製造マスク
を、６はノイズ低減用表面ｐ型領域形成の半導体製造マ
スクを示し、前述のフォトダイオード・フォトダイオー
ド間に位置する素子分離用ｐ型領域形成マスク１はＣＣ
Ｄチャネルｎ型ウエル形成マスク３の端から０．３〜
０．７μｍの位置になるまで拡げられている。７はマス
クにより形成された素子分離用ｐ型領域およびＣＣＤチ
ャネルｎ型ウエル間に位置する接合部を、８は分離部断
面位置を、９はフォトダイオード部断面位置を示す。
照しながら説明する。図１は本発明の一実施例のＣＣＤ
固定撮像装置の一画素部における製造マスクおよび基板
表面での構成図である。第１図において、１は本発明の
一実施例におけるフォトダイオード・フォトダイオード
間に位置する素子分離用ｐ型領域形成の半導体製造マス
クを、２は素子分離用ｐ型領域形成の半導体製造マスク
を、３はＣＣＤチャネルｎ型ウェル形成の半導体製造マ
スクを、４はフォトダイオードｎ型領域形成の半導体製
造マスクを、５は転送ゲート形成の半導体製造マスク
を、６はノイズ低減用表面ｐ型領域形成の半導体製造マ
スクを示し、前述のフォトダイオード・フォトダイオー
ド間に位置する素子分離用ｐ型領域形成マスク１はＣＣ
Ｄチャネルｎ型ウエル形成マスク３の端から０．３〜
０．７μｍの位置になるまで拡げられている。７はマス
クにより形成された素子分離用ｐ型領域およびＣＣＤチ
ャネルｎ型ウエル間に位置する接合部を、８は分離部断
面位置を、９はフォトダイオード部断面位置を示す。
【００１２】図２は本発明の一実施例における分離部断
面でのＣＣＤチャネルの断面構造図、図３は本発明の一
実施例におけるフォトダイオード部断面でのＣＣＤチャ
ネルの断面構成図である。図２において、１０はフォト
ダイオード・フォトダイオード間に位置する素子分離用
ｐ型領域を、１１はＣＣＤチャネルｎ型ウェルを、１２
は転送ゲートを、１３はＣＣＤチャネルおよびフォトダ
イオード部を形成する固体撮像素子のｐ型ウェルを、１
４はｎ型基板を示す。また図３において、１５はノイズ
低減用表面ｐ型領域を、１６はフォトダイオードｎ型領
域を示す。
面でのＣＣＤチャネルの断面構造図、図３は本発明の一
実施例におけるフォトダイオード部断面でのＣＣＤチャ
ネルの断面構成図である。図２において、１０はフォト
ダイオード・フォトダイオード間に位置する素子分離用
ｐ型領域を、１１はＣＣＤチャネルｎ型ウェルを、１２
は転送ゲートを、１３はＣＣＤチャネルおよびフォトダ
イオード部を形成する固体撮像素子のｐ型ウェルを、１
４はｎ型基板を示す。また図３において、１５はノイズ
低減用表面ｐ型領域を、１６はフォトダイオードｎ型領
域を示す。
【００１３】図４は本発明の一実施例における電荷転送
時の一状態の三枚の転送ゲートにＨｉｇｈレベル、残り
の転送ゲートにＬｏｗレベルの電位を印加した状態での
ＣＣＤチャネル内の電位、信号電荷分布の模式図、図５
は本発明の一実施例における電荷転送時の一状態の二枚
の転送ゲートにＨｉｇｈレベル、残りの転送ゲートにＬ
ｏｗレベルの電位を印加した状態でのＣＣＤチャネル内
の電位、信号電荷分布の模式図である。図４，図５にお
いて、１７，１８，１９は転送ゲートを、２０は信号電
荷が存する場合のＣＣＤチャネル内の電位分布を、２１
はＣＣＤチャネル内の空乏化電位分布を、２２は信号電
荷を示す。
時の一状態の三枚の転送ゲートにＨｉｇｈレベル、残り
の転送ゲートにＬｏｗレベルの電位を印加した状態での
ＣＣＤチャネル内の電位、信号電荷分布の模式図、図５
は本発明の一実施例における電荷転送時の一状態の二枚
の転送ゲートにＨｉｇｈレベル、残りの転送ゲートにＬ
ｏｗレベルの電位を印加した状態でのＣＣＤチャネル内
の電位、信号電荷分布の模式図である。図４，図５にお
いて、１７，１８，１９は転送ゲートを、２０は信号電
荷が存する場合のＣＣＤチャネル内の電位分布を、２１
はＣＣＤチャネル内の空乏化電位分布を、２２は信号電
荷を示す。
【００１４】本発明の一実施例における固体撮像装置の
製造方法は、図１に示すように、従来技術の固体撮像装
置のフォトダイオード・フォトダイオード間に位置する
分離用ｐ型領域形成の半導体製造マスクを変更し、ＣＣ
Ｄチャネルｎ型ウェル形成マスク３から０．３〜０．７
μｍの位置まで、３０〜１００ｋｅＶの加速エネルギ
ー、３×１０11〜３×１０12／ｃｍ2 のドーズ量でボロ
ンを注入することにより、図２に示すように、ＣＣＤチ
ャネルｎ型ウェル１１内に０〜０．２μｍ突き出したフ
ォトダイオード・フォトダイオード間に位置する分離用
ｐ型領域１０を形成する工程を有する。
製造方法は、図１に示すように、従来技術の固体撮像装
置のフォトダイオード・フォトダイオード間に位置する
分離用ｐ型領域形成の半導体製造マスクを変更し、ＣＣ
Ｄチャネルｎ型ウェル形成マスク３から０．３〜０．７
μｍの位置まで、３０〜１００ｋｅＶの加速エネルギ
ー、３×１０11〜３×１０12／ｃｍ2 のドーズ量でボロ
ンを注入することにより、図２に示すように、ＣＣＤチ
ャネルｎ型ウェル１１内に０〜０．２μｍ突き出したフ
ォトダイオード・フォトダイオード間に位置する分離用
ｐ型領域１０を形成する工程を有する。
【００１５】上記構造により本発明の一実施例における
固体撮像装置は、図１に示す分離部断面８でＣＣＤチャ
ネルの空乏化電位がフォトダイオード部断面９に比べて
０〜０．３Ｖ程度低くなる。この結果、図４に示すよう
に、電荷転送の一状態の転送ゲートＡ１７、転送ゲート
Ｂ１８にＨｉｇｈレベル、転送ゲートＣ１９にＬｏｗレ
ベルの電位が印加されている状態で、分離部断面８のＣ
ＣＤチャネルの空乏化電位の方がフォトダイオード部断
面９の空乏化電位より低くなる。また、図５に示すよう
に、図４の転送ゲートＡ下に蓄積された信号電荷２２を
転送ゲートＢ下に転送するため、転送ゲートＡの電位を
ＨｉｇｈレベルからＬｏｗレベルに過渡的に変化させた
後も、図９の従来技術におけるようなポテンシャル障壁
２７が発生せず、従来技術におけるような転送残り２８
の発生が抑止される。この結果、素子の微細化に伴い低
下するＣＣＤ固体撮像装置の光感度を向上させるため、
転送ゲートをＣＣＤチャネルｎ型ウェルに接近させた構
造を採用しても、転送効率が低下することがなく、素子
の微細化に伴う光感度の低下の抑止と十分高い転送効率
の両立が可能となる。
固体撮像装置は、図１に示す分離部断面８でＣＣＤチャ
ネルの空乏化電位がフォトダイオード部断面９に比べて
０〜０．３Ｖ程度低くなる。この結果、図４に示すよう
に、電荷転送の一状態の転送ゲートＡ１７、転送ゲート
Ｂ１８にＨｉｇｈレベル、転送ゲートＣ１９にＬｏｗレ
ベルの電位が印加されている状態で、分離部断面８のＣ
ＣＤチャネルの空乏化電位の方がフォトダイオード部断
面９の空乏化電位より低くなる。また、図５に示すよう
に、図４の転送ゲートＡ下に蓄積された信号電荷２２を
転送ゲートＢ下に転送するため、転送ゲートＡの電位を
ＨｉｇｈレベルからＬｏｗレベルに過渡的に変化させた
後も、図９の従来技術におけるようなポテンシャル障壁
２７が発生せず、従来技術におけるような転送残り２８
の発生が抑止される。この結果、素子の微細化に伴い低
下するＣＣＤ固体撮像装置の光感度を向上させるため、
転送ゲートをＣＣＤチャネルｎ型ウェルに接近させた構
造を採用しても、転送効率が低下することがなく、素子
の微細化に伴う光感度の低下の抑止と十分高い転送効率
の両立が可能となる。
【００１６】なお、上記の製造方法の条件は、ＣＣＤチ
ャネルの取扱い電荷量の急激な低下を防ぐとともに、転
送効率の低下が抑止できるよう、シミュレーション・実
験により最適化されたものである。
ャネルの取扱い電荷量の急激な低下を防ぐとともに、転
送効率の低下が抑止できるよう、シミュレーション・実
験により最適化されたものである。
【００１７】
【発明の効果】以上のように本発明によれば、ＣＣＤチ
ャネルの空乏化電位がＣＣＤチャネルの分離部断面位置
でＣＣＤチャネルのフォトダイオード部断面位置より低
くなるように構成し、これにより、電荷転送時に生じる
分離部断面位置での信号電荷のトラップを抑止でき、高
い転送効率を実現できる。したがって、素子の微細化に
伴い低下するＣＣＤ固体撮像装置の光感度を向上させる
ために転送ゲートをＣＣＤチャネル型ウエルに接近させ
る構造を採用しても、転送効率が低下することはない。
ャネルの空乏化電位がＣＣＤチャネルの分離部断面位置
でＣＣＤチャネルのフォトダイオード部断面位置より低
くなるように構成し、これにより、電荷転送時に生じる
分離部断面位置での信号電荷のトラップを抑止でき、高
い転送効率を実現できる。したがって、素子の微細化に
伴い低下するＣＣＤ固体撮像装置の光感度を向上させる
ために転送ゲートをＣＣＤチャネル型ウエルに接近させ
る構造を採用しても、転送効率が低下することはない。
【図１】本発明の一実施例におけるＣＣＤ固体撮像装置
の製造マスクおよび基板表面での構造図。
の製造マスクおよび基板表面での構造図。
【図２】本発明の一実施例における分離部断面でのＣＣ
Ｄチャネルの断面構造図。
Ｄチャネルの断面構造図。
【図３】本発明の一実施例におけるフォトダイオード部
断面でのＣＣＤチャネルの断面構造図。
断面でのＣＣＤチャネルの断面構造図。
【図４】本発明の一実施例における電荷転送時の一状態
の三枚の転送ゲートにＨｉｇｈレベル、残りの転送ゲー
トにＬｏｗレベルの電位を印加した状態でのＣＣＤチャ
ネル内の電位、信号電荷分布の模式図。
の三枚の転送ゲートにＨｉｇｈレベル、残りの転送ゲー
トにＬｏｗレベルの電位を印加した状態でのＣＣＤチャ
ネル内の電位、信号電荷分布の模式図。
【図５】本発明の一実施例における電荷転送時の一状態
の二枚の転送ゲートにＨｉｇｈレベル、残りの転送ゲー
トにＬｏｗレベルの電位を印加した状態でのＣＣＤチャ
ネル内の電位、信号電荷分布の模式図。
の二枚の転送ゲートにＨｉｇｈレベル、残りの転送ゲー
トにＬｏｗレベルの電位を印加した状態でのＣＣＤチャ
ネル内の電位、信号電荷分布の模式図。
【図６】従来技術におけるＣＣＤ固体撮像装置の製造マ
スクおよび基板表面での構造図。
スクおよび基板表面での構造図。
【図７】従来技術における分離部断面でのＣＣＤチャネ
ルの断面構造図。
ルの断面構造図。
【図８】従来技術における電荷転送時の一状態の三枚の
転送ゲートにＨｉｇｈレベル、残りの転送ゲートにＬｏ
ｗレベルの電位を印加した状態でのＣＣＤチャネル内の
電位、信号電荷分布の模式図。
転送ゲートにＨｉｇｈレベル、残りの転送ゲートにＬｏ
ｗレベルの電位を印加した状態でのＣＣＤチャネル内の
電位、信号電荷分布の模式図。
【図９】従来技術における電荷転送時の一状態の二枚の
転送ゲートにＨｉｇｈレベル、残りの転送ゲートにＬｏ
ｗレベルの電位を印加した状態でのＣＣＤチャネル内の
電位、信号電荷分布の模式図。
転送ゲートにＨｉｇｈレベル、残りの転送ゲートにＬｏ
ｗレベルの電位を印加した状態でのＣＣＤチャネル内の
電位、信号電荷分布の模式図。
１ フォトダイオード・フォトダイオード間に位置する
分離用ｐ型領域形成マスク ２ 素子分離用ｐ型領域形成マスク ３ ＣＣＤチャネルｎ型ウェル形成マスク ４ フォトダイオードｎ型領域形成マスク ５ 転送ゲート形成マスク ６ ノイズ低減用表面ｐ型領域形成マスク ７ ＣＣＤチャネルｎ型ウェルと素子分離用ｐ型領域の
接合部 ８ 分離部断面位置 ９ フォトダイオード部断面位置 １０ フォトダイオード・フォトダイオード間に位置す
る分離用ｐ型領域 １１ ＣＣＤチャネルｎ型ウェル １２ 転送ゲート １３ ＣＣＤ固体撮像素子のｐ型ウェル １４ ｎ型基板 １５ ノイズ低減用表面ｐ型領域 １６ フォトダイオードｎ型ウェル １７ 転送ゲートＡ １８ 転送ゲートＢ １９ 転送ゲートＣ ２０ 信号電荷が存在する場合のＣＣＤチャネル内の電
位分布 ２１ ＣＣＤチャネル内の空乏化電位（信号電荷が存在
しない場合の電位）分布 ２２ 信号電荷 ２３ 従来技術におけるフォトダイオード・フォトダイ
オード間に位置する分離用ｐ型領域形成マスク ２４ 従来技術におけるＣＣＤチャネルｎ型ウェルと分
離領域の接合部 ２５ 転送ゲート端 ２６ 従来技術におけるフォトダイオード・フォトダイ
オード間に位置する分離用ｐ型領域 ２７ 従来技術における分離部断面位置とフォトダイオ
ード部断面位置のＣＣＤチャネル空乏化電位の違いによ
り生じるポテンシャル障壁 ２８ 従来技術における転送残り電荷
分離用ｐ型領域形成マスク ２ 素子分離用ｐ型領域形成マスク ３ ＣＣＤチャネルｎ型ウェル形成マスク ４ フォトダイオードｎ型領域形成マスク ５ 転送ゲート形成マスク ６ ノイズ低減用表面ｐ型領域形成マスク ７ ＣＣＤチャネルｎ型ウェルと素子分離用ｐ型領域の
接合部 ８ 分離部断面位置 ９ フォトダイオード部断面位置 １０ フォトダイオード・フォトダイオード間に位置す
る分離用ｐ型領域 １１ ＣＣＤチャネルｎ型ウェル １２ 転送ゲート １３ ＣＣＤ固体撮像素子のｐ型ウェル １４ ｎ型基板 １５ ノイズ低減用表面ｐ型領域 １６ フォトダイオードｎ型ウェル １７ 転送ゲートＡ １８ 転送ゲートＢ １９ 転送ゲートＣ ２０ 信号電荷が存在する場合のＣＣＤチャネル内の電
位分布 ２１ ＣＣＤチャネル内の空乏化電位（信号電荷が存在
しない場合の電位）分布 ２２ 信号電荷 ２３ 従来技術におけるフォトダイオード・フォトダイ
オード間に位置する分離用ｐ型領域形成マスク ２４ 従来技術におけるＣＣＤチャネルｎ型ウェルと分
離領域の接合部 ２５ 転送ゲート端 ２６ 従来技術におけるフォトダイオード・フォトダイ
オード間に位置する分離用ｐ型領域 ２７ 従来技術における分離部断面位置とフォトダイオ
ード部断面位置のＣＣＤチャネル空乏化電位の違いによ
り生じるポテンシャル障壁 ２８ 従来技術における転送残り電荷
Claims (2)
- 【請求項１】 フォトダイオードおよびＣＣＤ転送チャ
ネルをアレイ状に配列したＣＣＤ固体撮像装置におい
て、フォトダイオード・フォトダイオード間に位置する
分離用ｐ型領域を、ＣＣＤチャネルのｎ型不純物ウェル
内に０〜０．２μｍ突き出させて構成したことを特徴と
する固体撮像装置。 - 【請求項２】 フォトダイオードおよびＣＣＤ転送チャ
ネルをアレイ状に配列したＣＣＤ固体撮像装置の製造方
法であって、３０〜１００ｋｅＶの注入エネルギー、３
×１０11〜３×１０12／ｃｍ2 のドーズ量でＣＣＤチャ
ネルｎ型ウェル形成マスク端から０．３〜０．７μｍの
位置までボロンを注入し、９００〜１１００度の熱処理
により、ｎ型基板表面のＣＣＤチャネルｎ型ウェル内に
０〜０．２μｍ突き出したフォトダイオード・フォトダ
イオード間に位置するｐ型不純物の分離領域を形成する
ことを特徴とした固体撮像装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7088927A JPH08288492A (ja) | 1995-04-14 | 1995-04-14 | 固体撮像装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7088927A JPH08288492A (ja) | 1995-04-14 | 1995-04-14 | 固体撮像装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08288492A true JPH08288492A (ja) | 1996-11-01 |
Family
ID=13956548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7088927A Pending JPH08288492A (ja) | 1995-04-14 | 1995-04-14 | 固体撮像装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08288492A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6853044B1 (en) * | 1999-06-29 | 2005-02-08 | Hynix Semiconductor Inc. | Image sensor with improved dynamic range by applying negative voltage to unit pixel |
| JP2008306568A (ja) * | 2007-06-08 | 2008-12-18 | Panasonic Corp | 固体撮像装置 |
| WO2008152775A1 (ja) * | 2007-06-08 | 2008-12-18 | Panasonic Corporation | 固体撮像装置 |
| JP2009089278A (ja) * | 2007-10-02 | 2009-04-23 | Panasonic Corp | 固体撮像装置 |
| US7585694B2 (en) | 2005-03-31 | 2009-09-08 | Panasonic Corporation | Manufacturing method of solid-state imaging device |
| US9379160B2 (en) | 2013-07-10 | 2016-06-28 | Sony Corporation | Solid-state imaging apparatus, method of manufacturing the same, and electronic apparatus |
-
1995
- 1995-04-14 JP JP7088927A patent/JPH08288492A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6853044B1 (en) * | 1999-06-29 | 2005-02-08 | Hynix Semiconductor Inc. | Image sensor with improved dynamic range by applying negative voltage to unit pixel |
| US7585694B2 (en) | 2005-03-31 | 2009-09-08 | Panasonic Corporation | Manufacturing method of solid-state imaging device |
| JP2008306568A (ja) * | 2007-06-08 | 2008-12-18 | Panasonic Corp | 固体撮像装置 |
| WO2008152775A1 (ja) * | 2007-06-08 | 2008-12-18 | Panasonic Corporation | 固体撮像装置 |
| JP2009089278A (ja) * | 2007-10-02 | 2009-04-23 | Panasonic Corp | 固体撮像装置 |
| US9379160B2 (en) | 2013-07-10 | 2016-06-28 | Sony Corporation | Solid-state imaging apparatus, method of manufacturing the same, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3570733B2 (ja) | 仮想位相フレーム・インタライン転送ｃｃｄ画像センサ | |
| JP4960058B2 (ja) | 増幅型固体撮像素子 | |
| JPH08288492A (ja) | 固体撮像装置およびその製造方法 | |
| JP4910275B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2002134731A (ja) | 光電変換素子および固体撮像素子 | |
| JP2912533B2 (ja) | 固体撮像装置 | |
| JP2573582B2 (ja) | 固体撮像子の製造方法 | |
| JPH04260370A (ja) | 固体撮像装置 | |
| JP2001127276A (ja) | 半導体装置及び固体撮像素子 | |
| JPH08264747A (ja) | コンテナ側方オーバーフロードレインインプラントを有する固体画像化器及びその製造方法 | |
| KR100198622B1 (ko) | 고체촬상소자 및 이의 제조방법 | |
| JP3276233B2 (ja) | 固体撮像装置 | |
| JP3176300B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPH0697416A (ja) | 固体撮像装置及びその製造方法 | |
| JPH1168077A (ja) | 固体撮像装置及びその製造方法 | |
| KR100301799B1 (ko) | 고체촬상소자의제조방법 | |
| KR100523670B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| JP2526512B2 (ja) | 固体撮像装置の製造方法 | |
| JPH04218966A (ja) | 固体撮像装置 | |
| JPH1197666A (ja) | 固体撮像装置およびその製造方法 | |
| JPH03289173A (ja) | 電荷移送型固体撮像素子 | |
| KR940008027B1 (ko) | Ccd 고체촬상소자 및 그 제조방법 | |
| JP2005209673A (ja) | 光電変換装置および光電変換装置の製造方法および固体撮像装置 | |
| JPH09186310A (ja) | 固体撮像装置 | |
| CN117637774A (zh) | 图像传感器及其形成方法 |