JPH08288339A - Ｔａｂテープ - Google Patents
ＴａｂテープInfo
- Publication number
- JPH08288339A JPH08288339A JP9091395A JP9091395A JPH08288339A JP H08288339 A JPH08288339 A JP H08288339A JP 9091395 A JP9091395 A JP 9091395A JP 9091395 A JP9091395 A JP 9091395A JP H08288339 A JPH08288339 A JP H08288339A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- tab
- tab tape
- type component
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 高周波領域における不要輻射を抑制し、低価
格でプリント回路基板の高密度化を図ることが可能なＴ
ＡＢテープを提供する。 【構成】 ＴＡＢテープ１がプリントインダクタ素子２
とチップ型部品（不図示）を実装するためのチップ型部
品実装用ランド部３とを有する。このとき、ＴＡＢテー
プ１が多層構造であって、ＴＡＢテープ１の少なくとも
２つの層の各々がプリントインダクタ素子２を有し、プ
リントインダクタ素子２の各々が直列に接続されること
ができる。また、プリントインダクタ素子２とチップ型
部品実装用ランド３に実装されたチップ型部品とが、雑
音防止回路を形成する。
格でプリント回路基板の高密度化を図ることが可能なＴ
ＡＢテープを提供する。 【構成】 ＴＡＢテープ１がプリントインダクタ素子２
とチップ型部品（不図示）を実装するためのチップ型部
品実装用ランド部３とを有する。このとき、ＴＡＢテー
プ１が多層構造であって、ＴＡＢテープ１の少なくとも
２つの層の各々がプリントインダクタ素子２を有し、プ
リントインダクタ素子２の各々が直列に接続されること
ができる。また、プリントインダクタ素子２とチップ型
部品実装用ランド３に実装されたチップ型部品とが、雑
音防止回路を形成する。
Description
【０００１】
【産業上の利用分野】本発明はＩＣ、ＬＳＩ等の半導体
素子の製造装置に関し、特に半導体素子をＴＣＰ（Ｔａ
ｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）に収納する際
に用いるＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏ
ｎｄｉｎｇ）テープに関する。
素子の製造装置に関し、特に半導体素子をＴＣＰ（Ｔａ
ｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）に収納する際
に用いるＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏ
ｎｄｉｎｇ）テープに関する。
【０００２】
【従来の技術】図８は、従来例における回路構成素子を
プリント回路基板に実装した状態を示す図である。図９
は、図８における回路構成を示す図である。
プリント回路基板に実装した状態を示す図である。図９
は、図８における回路構成を示す図である。
【０００３】図８に示すように、従来のプリント回路基
板には、基板（不図示）上に回路構成素子であるＴＡＢ
−ＩＣ４とＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａ
ｃｋａｇｅ）タイプのＩＣ７とが実装されている。ＴＡ
Ｂ−ＩＣ４の信号出力ピン４ａとＩＣ７の信号入力ピン
７ａとは、信号線６によって接続されている。また、Ｔ
ＡＢ−ＩＣ４の電源ピン４ｂおよびＩＣ７の電源ピン７
ｂはそれぞれ電源線５に接続され、ＴＡＢ−ＩＣ４のＧ
ＮＤピン４ｃおよびＩＣ７のＧＮＤピン７ｃはそれぞれ
ＧＮＤ線９に接続されている。
板には、基板（不図示）上に回路構成素子であるＴＡＢ
−ＩＣ４とＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａ
ｃｋａｇｅ）タイプのＩＣ７とが実装されている。ＴＡ
Ｂ−ＩＣ４の信号出力ピン４ａとＩＣ７の信号入力ピン
７ａとは、信号線６によって接続されている。また、Ｔ
ＡＢ−ＩＣ４の電源ピン４ｂおよびＩＣ７の電源ピン７
ｂはそれぞれ電源線５に接続され、ＴＡＢ−ＩＣ４のＧ
ＮＤピン４ｃおよびＩＣ７のＧＮＤピン７ｃはそれぞれ
ＧＮＤ線９に接続されている。
【０００４】このプリント回路基板には、信号線６から
の不要輻射を抑制するために、ＴＡＢ−ＩＣ４の信号出
力ピン４ａ、ＩＣ７の信号入力ピン７ａ、およびＧＮＤ
ピン４ｃ，７ｃの近傍で、信号線６とＧＮＤ線９との間
にチップ型部品実装用ランド３が設けられ、チップ型コ
ンデンサ１３（輻射抑制素子）が実装されている。
の不要輻射を抑制するために、ＴＡＢ−ＩＣ４の信号出
力ピン４ａ、ＩＣ７の信号入力ピン７ａ、およびＧＮＤ
ピン４ｃ，７ｃの近傍で、信号線６とＧＮＤ線９との間
にチップ型部品実装用ランド３が設けられ、チップ型コ
ンデンサ１３（輻射抑制素子）が実装されている。
【０００５】すなわち、チップコンデンサ１３を設ける
ことによって、ＴＡＢ−ＩＣ４の信号出力ピン４ａおよ
びＩＣ７の信号入力ピン７ａから出力されて信号線６に
含まれる高周波電流成分をＧＮＤ線９に逃して、不要輻
射を抑制している。
ことによって、ＴＡＢ−ＩＣ４の信号出力ピン４ａおよ
びＩＣ７の信号入力ピン７ａから出力されて信号線６に
含まれる高周波電流成分をＧＮＤ線９に逃して、不要輻
射を抑制している。
【０００６】このような不要輻射対策は、特に１００Ｍ
Ｈｚ以上の高周波電流成分が発生する回路において重要
であり、近年のデジタル回路の発展は不要輻射対策の重
要性を再確認させている。
Ｈｚ以上の高周波電流成分が発生する回路において重要
であり、近年のデジタル回路の発展は不要輻射対策の重
要性を再確認させている。
【０００７】さらに、図９に示すように、ＴＡＢ−ＩＣ
４の電源ピン４ｂとＧＮＤピン４ｃとの間、およびＩＣ
７の電源ピン７ｂとＧＮＤピン７ｃとの間には、それぞ
れバイパスコンデンサＣｂ１，Ｃｂ２が挿入されてい
る。また、バイパスコンデンサＣｂ１，Ｃｂ２と電源線
５との間には、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４が直
列に接続されている。インダクタＬ１，Ｌ２，Ｌ３，Ｌ
４は、配線パターンのインダクタ成分を表している。
４の電源ピン４ｂとＧＮＤピン４ｃとの間、およびＩＣ
７の電源ピン７ｂとＧＮＤピン７ｃとの間には、それぞ
れバイパスコンデンサＣｂ１，Ｃｂ２が挿入されてい
る。また、バイパスコンデンサＣｂ１，Ｃｂ２と電源線
５との間には、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４が直
列に接続されている。インダクタＬ１，Ｌ２，Ｌ３，Ｌ
４は、配線パターンのインダクタ成分を表している。
【０００８】これらのインダクタＬ１〜Ｌ４や抵抗（不
図示）、フェライトビーズ（不図示）を組み合わせてロ
ーパスフィルタを形成することによって、信号線６から
の不要輻射を抑制している。
図示）、フェライトビーズ（不図示）を組み合わせてロ
ーパスフィルタを形成することによって、信号線６から
の不要輻射を抑制している。
【０００９】
【発明が解決しようとする課題】上記従来例において
は、周波数が高い領域において不要輻射対策を行う場合
には、対策を行う高周波電流の流れる経路を短くし、図
９に示した信号線６とＧＮＤ線９との間に高周波電流に
よって生成されるループ１５のループ面積を小さくする
ことが重要である。
は、周波数が高い領域において不要輻射対策を行う場合
には、対策を行う高周波電流の流れる経路を短くし、図
９に示した信号線６とＧＮＤ線９との間に高周波電流に
よって生成されるループ１５のループ面積を小さくする
ことが重要である。
【００１０】しかし、プリント回路基板上にチップコン
デンサ１３等のチップ型部品を実装することによってル
ープ１５のループ面積が大きくなってしまい、高周波電
流の流れる経路が長くなるので、直接的にノーマルモー
ドの放射が大きくなり、不要輻射対策の効果が小さくな
るという問題点があった。なお、ここでノーマルモード
の放射とは、ループ１５に流れる電流から生じる放射を
いう。
デンサ１３等のチップ型部品を実装することによってル
ープ１５のループ面積が大きくなってしまい、高周波電
流の流れる経路が長くなるので、直接的にノーマルモー
ドの放射が大きくなり、不要輻射対策の効果が小さくな
るという問題点があった。なお、ここでノーマルモード
の放射とは、ループ１５に流れる電流から生じる放射を
いう。
【００１１】また、チップコンデンサ１３等のチップ型
部品を実装するチップ型部品実装用ランド３をプリント
回路基板上に設けなければならないので、プリント回路
基板の高密度化が図れないという問題点があった。
部品を実装するチップ型部品実装用ランド３をプリント
回路基板上に設けなければならないので、プリント回路
基板の高密度化が図れないという問題点があった。
【００１２】このような点に鑑み本発明は、高周波領域
における不要輻射を抑制し、低価格でプリント回路基板
の高密度化を図ることが可能なＴＡＢテープを提供する
ことを目的とする。
における不要輻射を抑制し、低価格でプリント回路基板
の高密度化を図ることが可能なＴＡＢテープを提供する
ことを目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に本発明のＴＡＢテープは、プリントインダクタ素子を
有する。
に本発明のＴＡＢテープは、プリントインダクタ素子を
有する。
【００１４】上記本発明のＴＡＢテープは、多層構造で
あって、該ＴＡＢテープの少なくとも２つの層の各々が
前記プリントインダクタ素子を有し、該プリントインダ
クタ素子の各々が直列に接続されることができる。
あって、該ＴＡＢテープの少なくとも２つの層の各々が
前記プリントインダクタ素子を有し、該プリントインダ
クタ素子の各々が直列に接続されることができる。
【００１５】本発明のＴＡＢテープは、プリントインダ
クタ素子と、チップ型部品を実装するためのチップ型部
品実装用ランド部とを有する。
クタ素子と、チップ型部品を実装するためのチップ型部
品実装用ランド部とを有する。
【００１６】上記本発明のＴＡＢテープは、多層構造で
あって、該ＴＡＢテープの少なくとも２つの層の各々が
前記プリントインダクタ素子を有し、該プリントインダ
クタ素子の各々が直列に接続されることができる。
あって、該ＴＡＢテープの少なくとも２つの層の各々が
前記プリントインダクタ素子を有し、該プリントインダ
クタ素子の各々が直列に接続されることができる。
【００１７】上記本発明のＴＡＢテープは、前記プリン
トインダクタ素子と前記チップ型部品実装用ランドに実
装された前記チップ型部品とが、雑音防止回路を形成す
ることができる。
トインダクタ素子と前記チップ型部品実装用ランドに実
装された前記チップ型部品とが、雑音防止回路を形成す
ることができる。
【００１８】
【作用】このように構成された本発明のＴＡＢテープ
は、以下に示す作用を有する。
は、以下に示す作用を有する。
【００１９】ＴＡＢテープ上にプリントインダクタ素子
を有するので、インダクタを低価格に形成することが可
能となる。このとき、多層構造のＴＡＢテープの各層に
プリントインダクタ素子を有し、それらを直列に接続す
ることができるので、インダクタを長く形成してインダ
クタンス成分を増加させることが可能となる。
を有するので、インダクタを低価格に形成することが可
能となる。このとき、多層構造のＴＡＢテープの各層に
プリントインダクタ素子を有し、それらを直列に接続す
ることができるので、インダクタを長く形成してインダ
クタンス成分を増加させることが可能となる。
【００２０】また、ＴＡＢテープ上にプリントインダク
タ素子と、チップ型部品を実装するためのチップ型部品
実装用ランド部とを有するので、プリント回路基板の高
密度化を図ることが可能となり、実装面積を効率的に使
うことが可能となる。この場合にも、多層構造のＴＡＢ
テープの各層にプリントインダクタ素子を有し、それら
を直列に接続することができるので、インダクタを長く
形成してインダクタンス成分を増加させることが可能と
なる。
タ素子と、チップ型部品を実装するためのチップ型部品
実装用ランド部とを有するので、プリント回路基板の高
密度化を図ることが可能となり、実装面積を効率的に使
うことが可能となる。この場合にも、多層構造のＴＡＢ
テープの各層にプリントインダクタ素子を有し、それら
を直列に接続することができるので、インダクタを長く
形成してインダクタンス成分を増加させることが可能と
なる。
【００２１】さらに、プリントインダクタ素子とチップ
型部品実装用ランド部に実装したチップ型部品とが雑音
防止回路を形成するので、高周波電流のループ面積を小
さく（高周波電流の流れる経路を短く）することが可能
となり、不要輻射を抑制してノイズを低減し、高周波領
域において充分な不要輻射対策を行うことが可能とな
る。
型部品実装用ランド部に実装したチップ型部品とが雑音
防止回路を形成するので、高周波電流のループ面積を小
さく（高周波電流の流れる経路を短く）することが可能
となり、不要輻射を抑制してノイズを低減し、高周波領
域において充分な不要輻射対策を行うことが可能とな
る。
【００２２】
［第１の実施例］
図１は、本発明の第１の実施例にお
けるＴＡＢテープを示す図であり、第１の実施例の特徴
を最もよく表す図である。図１に示すように、第１の実
施例は、ＴＡＢテープ１上に、プリントインダクタ素子
２と、チップ型部品実装用ランド３と、ＩＣチップ８と
を有する構成となっている。
図１は、本発明の第１の実施例にお
けるＴＡＢテープを示す図であり、第１の実施例の特徴
を最もよく表す図である。図１に示すように、第１の実
施例は、ＴＡＢテープ１上に、プリントインダクタ素子
２と、チップ型部品実装用ランド３と、ＩＣチップ８と
を有する構成となっている。
【００２３】図２は、図１におけるＴＡＢテープをＴＡ
Ｂ−ＩＣとしてプリント回路基板に実装した状態を示す
図である。図２に示すように、プリント回路基板（不図
示）上にＴＡＢ−ＩＣ４とＳＯＰタイプのＩＣ７とを有
し、ＴＡＢ−ＩＣ４上にＩＣチップ８とプリントインダ
クタ素子２とチップ型部品実装用ランド３とを有する構
成となっている。図２においては、チップ型部品実装用
ランド３にチップコンデンサ１３が実装されている状態
を示している。プリントインダクタ素子２の一方の端部
はＴＡＢ−ＩＣ４の信号出力ピン４ａに接続され、もう
一方の端部はチップ型部品実装用ランド３の一方および
信号線６を介して、ＩＣ７の信号入力ピン７ａに接続さ
れている。チップ型部品実装用ランド３のもう一方は、
ＴＡＢ−ＩＣ４のＧＮＤピン４ｃに接続されている。Ｔ
ＡＢ−ＩＣ４の電源ピン４ｂおよびＩＣ７の電源ピン７
ｂは、電源線５に接続されている。ＴＡＢ−ＩＣ４のＧ
ＮＤピン４ｃおよびＩＣ７のＧＮＤピン７ｃは、ＧＮＤ
線９に接続されている。
Ｂ−ＩＣとしてプリント回路基板に実装した状態を示す
図である。図２に示すように、プリント回路基板（不図
示）上にＴＡＢ−ＩＣ４とＳＯＰタイプのＩＣ７とを有
し、ＴＡＢ−ＩＣ４上にＩＣチップ８とプリントインダ
クタ素子２とチップ型部品実装用ランド３とを有する構
成となっている。図２においては、チップ型部品実装用
ランド３にチップコンデンサ１３が実装されている状態
を示している。プリントインダクタ素子２の一方の端部
はＴＡＢ−ＩＣ４の信号出力ピン４ａに接続され、もう
一方の端部はチップ型部品実装用ランド３の一方および
信号線６を介して、ＩＣ７の信号入力ピン７ａに接続さ
れている。チップ型部品実装用ランド３のもう一方は、
ＴＡＢ−ＩＣ４のＧＮＤピン４ｃに接続されている。Ｔ
ＡＢ−ＩＣ４の電源ピン４ｂおよびＩＣ７の電源ピン７
ｂは、電源線５に接続されている。ＴＡＢ−ＩＣ４のＧ
ＮＤピン４ｃおよびＩＣ７のＧＮＤピン７ｃは、ＧＮＤ
線９に接続されている。
【００２４】このように、図２の構成は、信号線６から
の不要輻射を抑制するためのプリントインダクタ素子２
およびチップ型部品実装用ランド３をＴＡＢ−ＩＣ４上
に形成している点で、図８を用いて説明した従来例と異
なる。
の不要輻射を抑制するためのプリントインダクタ素子２
およびチップ型部品実装用ランド３をＴＡＢ−ＩＣ４上
に形成している点で、図８を用いて説明した従来例と異
なる。
【００２５】このような構成とすることによって、チッ
プ型部品実装用ランド３にチップコンデンサ１３を実装
すると、チップコンデンサ１３は信号線６に対して並列
に接続されることとなる。
プ型部品実装用ランド３にチップコンデンサ１３を実装
すると、チップコンデンサ１３は信号線６に対して並列
に接続されることとなる。
【００２６】信号線６のプリントインダクタ素子２とチ
ップ型部品実装用ランド３に実装するチップコンデンサ
１３とによって、ローパスフィルタが信号出力側の雑音
防止回路として形成されている。
ップ型部品実装用ランド３に実装するチップコンデンサ
１３とによって、ローパスフィルタが信号出力側の雑音
防止回路として形成されている。
【００２７】［第２の実施例］
図３は、本発明の第２
の実施例におけるＴＡＢ−ＩＣを回路基板に実装した状
態を示す図である。
図３は、本発明の第２
の実施例におけるＴＡＢ−ＩＣを回路基板に実装した状
態を示す図である。
【００２８】図３に示すように、第２の実施例は、ＩＣ
チップ８を備えるＴＡＢ−ＩＣ４上にプリントインダク
タ素子２を形成する構成となっている。プリントインダ
クタ素子２の一方の端部は信号出力ピン４ａに接続さ
れ、もう一方の端部は信号線６に直列に接続されてい
る。
チップ８を備えるＴＡＢ−ＩＣ４上にプリントインダク
タ素子２を形成する構成となっている。プリントインダ
クタ素子２の一方の端部は信号出力ピン４ａに接続さ
れ、もう一方の端部は信号線６に直列に接続されてい
る。
【００２９】このような構成とすることによって、プリ
ントインダクタ素子２は、低周波数域では微少インダク
タンスを有するインダクタとして振る舞うが、高周波数
域では抵抗成分を主体とするインピーダンスを発生する
ので、信号線６に流れる高周波電流を低減することがで
きる。
ントインダクタ素子２は、低周波数域では微少インダク
タンスを有するインダクタとして振る舞うが、高周波数
域では抵抗成分を主体とするインピーダンスを発生する
ので、信号線６に流れる高周波電流を低減することがで
きる。
【００３０】［第３の実施例］
図４は、本発明の第３
の実施例におけるＴＡＢ−ＩＣを回路基板に実装した状
態を示す図である。
図４は、本発明の第３
の実施例におけるＴＡＢ−ＩＣを回路基板に実装した状
態を示す図である。
【００３１】図４に示すように、第３の実施例は、多層
ＴＡＢテープを用いて、ＩＣチップ８を備えるＴＡＢ−
ＩＣ４の第１層１０および第２層１１にそれぞれプリン
トインダクタ素子２を形成し、スルーホール１２を介し
てそれぞれのプリントインダクタ素子２を直列に接続す
る構成となっている。このような構成とすることによっ
て、図３を用いて説明した第２の実施例と比較してプリ
ントインダクタ素子２を長く形成することができ、イン
ダクタンス成分を増加させることができる。
ＴＡＢテープを用いて、ＩＣチップ８を備えるＴＡＢ−
ＩＣ４の第１層１０および第２層１１にそれぞれプリン
トインダクタ素子２を形成し、スルーホール１２を介し
てそれぞれのプリントインダクタ素子２を直列に接続す
る構成となっている。このような構成とすることによっ
て、図３を用いて説明した第２の実施例と比較してプリ
ントインダクタ素子２を長く形成することができ、イン
ダクタンス成分を増加させることができる。
【００３２】［第４の実施例］
図５は、本発明の第４
の実施例におけるＴＡＢ−ＩＣを回路基板に実装した状
態を示す図である。
図５は、本発明の第４
の実施例におけるＴＡＢ−ＩＣを回路基板に実装した状
態を示す図である。
【００３３】図５に示すように、第４の実施例の構成
は、図２を用いて説明した第１の実施例の構成とほぼ同
様であり、ＩＣチップ８を備えるＴＡＢ−ＩＣ４上にプ
リントインダクタ素子２とチップ型部品実装用ランド３
とを有する構成となっている。
は、図２を用いて説明した第１の実施例の構成とほぼ同
様であり、ＩＣチップ８を備えるＴＡＢ−ＩＣ４上にプ
リントインダクタ素子２とチップ型部品実装用ランド３
とを有する構成となっている。
【００３４】ただし、ＴＡＢ−ＩＣ４に形成されている
プリントインダクタ素子２の一方の端部はチップ型部品
実装用ランド３の一方を介して電源ピン４ｂに接続さ
れ、もう一方の端部は電源線５に直列に接続されてい
る。チップ型部品実装用ランド３のもう一方は、ＧＮＤ
ピン４ｃに接続されている。
プリントインダクタ素子２の一方の端部はチップ型部品
実装用ランド３の一方を介して電源ピン４ｂに接続さ
れ、もう一方の端部は電源線５に直列に接続されてい
る。チップ型部品実装用ランド３のもう一方は、ＧＮＤ
ピン４ｃに接続されている。
【００３５】このような構成とすることによって、チッ
プ型部品実装用ランド３にチップコンデンサ１３を実装
すると、チップコンデンサ１３は電源線５に対して並列
に接続されることとなる。
プ型部品実装用ランド３にチップコンデンサ１３を実装
すると、チップコンデンサ１３は電源線５に対して並列
に接続されることとなる。
【００３６】電源線５のプリントインダクタ素子２とチ
ップ型部品実装用ランド３に実装するチップコンデンサ
１３とによって、ローパスフィルタが電源入力側の雑音
防止回路として形成されている。
ップ型部品実装用ランド３に実装するチップコンデンサ
１３とによって、ローパスフィルタが電源入力側の雑音
防止回路として形成されている。
【００３７】［第５の実施例］
図６は、本発明の第５
の実施例におけるＴＡＢ−ＩＣを示す図である。
図６は、本発明の第５
の実施例におけるＴＡＢ−ＩＣを示す図である。
【００３８】図６に示すように、第５の実施例は、ＴＡ
Ｂ−ＩＣ４上にＩＣチップ８とプリントインダクタ素子
２とチップ型部品実装用ランド３とを有する構成となっ
ている。図６においては、チップ型部品実装用ランド３
にチップコンデンサ１３が実装されている状態を示して
いる。プリントインダクタ素子２の一方の端部はチップ
型部品実装用ランド３の一方に接続され、もう一方の端
部は外部へ出力されている。チップ型部品実装用ランド
３のもう一方も外部へ出力されている。すなわち、プリ
ントインダクタ素子２およびチップコンデンサ１３によ
って構成されるローパスフィルタは、ＩＣチップ８のど
のピンにも接続されていない。
Ｂ−ＩＣ４上にＩＣチップ８とプリントインダクタ素子
２とチップ型部品実装用ランド３とを有する構成となっ
ている。図６においては、チップ型部品実装用ランド３
にチップコンデンサ１３が実装されている状態を示して
いる。プリントインダクタ素子２の一方の端部はチップ
型部品実装用ランド３の一方に接続され、もう一方の端
部は外部へ出力されている。チップ型部品実装用ランド
３のもう一方も外部へ出力されている。すなわち、プリ
ントインダクタ素子２およびチップコンデンサ１３によ
って構成されるローパスフィルタは、ＩＣチップ８のど
のピンにも接続されていない。
【００３９】このような構成とすることによって、ＴＡ
Ｂ−ＩＣ４に実装するＩＣチップ８に関係なく、ローパ
スフィルタやインダクタ部品をＴＡＢ−ＩＣ４に形成す
ることができる。
Ｂ−ＩＣ４に実装するＩＣチップ８に関係なく、ローパ
スフィルタやインダクタ部品をＴＡＢ−ＩＣ４に形成す
ることができる。
【００４０】［第６の実施例］
図７は、本発明の第６
の実施例におけるＴＡＢ−ＩＣを回路基板に実装した状
態を示す図である。
図７は、本発明の第６
の実施例におけるＴＡＢ−ＩＣを回路基板に実装した状
態を示す図である。
【００４１】図７に示すように、第６の実施例は、ＩＣ
チップ８を備えるＴＡＢ−ＩＣ４上に、チップ型部品実
装用ランド１６，１７を形成する構成となっている。
チップ８を備えるＴＡＢ−ＩＣ４上に、チップ型部品実
装用ランド１６，１７を形成する構成となっている。
【００４２】チップ型部品実装用ランド１６にチップイ
ンダクタ１８を実装することによって、インダクタ素子
は低周波数域では微少インダクタンスを有するインダク
タとして振舞う。しかし、高周波数域では抵抗成分を主
体とするインピーダンスを発生するので、信号線６に流
れる高周波電流を低減することができる。
ンダクタ１８を実装することによって、インダクタ素子
は低周波数域では微少インダクタンスを有するインダク
タとして振舞う。しかし、高周波数域では抵抗成分を主
体とするインピーダンスを発生するので、信号線６に流
れる高周波電流を低減することができる。
【００４３】また、チップ型部品実装用ランド１７にチ
ップコンデンサ１９を実装することによって、ローパス
フィルタが信号出力側の雑音防止回路として形成されて
いる。
ップコンデンサ１９を実装することによって、ローパス
フィルタが信号出力側の雑音防止回路として形成されて
いる。
【００４４】
【発明の効果】以上説明したように本発明は、以下に示
す効果を有する。
す効果を有する。
【００４５】ＴＡＢテープ上にプリントインダクタ素子
を有することによって、インダクタを低価格に形成する
ことができるという効果を有する。このとき、多層構造
のＴＡＢテープの各層にプリントインダクタ素子を有
し、それらを直列に接続することによって、インダクタ
を長く形成してインダクタンス成分を増加させることが
できるという効果を有する。
を有することによって、インダクタを低価格に形成する
ことができるという効果を有する。このとき、多層構造
のＴＡＢテープの各層にプリントインダクタ素子を有
し、それらを直列に接続することによって、インダクタ
を長く形成してインダクタンス成分を増加させることが
できるという効果を有する。
【００４６】また、ＴＡＢテープ上にプリントインダク
タ素子と、チップ型部品を実装するためのチップ型部品
実装用ランド部とを有することによって、プリント回路
基板の高密度化を図ることができ、実装面積を効率的に
使うことができるという効果を有する。この場合にも、
多層構造のＴＡＢテープの各層にプリントインダクタ素
子を有し、それらを直列に接続することによって、イン
ダクタを長く形成してインダクタンス成分を増加させる
ことができるという効果を有する。
タ素子と、チップ型部品を実装するためのチップ型部品
実装用ランド部とを有することによって、プリント回路
基板の高密度化を図ることができ、実装面積を効率的に
使うことができるという効果を有する。この場合にも、
多層構造のＴＡＢテープの各層にプリントインダクタ素
子を有し、それらを直列に接続することによって、イン
ダクタを長く形成してインダクタンス成分を増加させる
ことができるという効果を有する。
【００４７】さらに、プリントインダクタ素子とチップ
型部品実装用ランド部に実装したチップ型部品とが雑音
防止回路を形成することによって、高周波電流のループ
面積を小さく（高周波電流の流れる経路を短く）するこ
とができ、不要輻射を抑制してノイズを低減し、高周波
領域において充分な不要輻射対策を行うことができると
いう効果を有する。
型部品実装用ランド部に実装したチップ型部品とが雑音
防止回路を形成することによって、高周波電流のループ
面積を小さく（高周波電流の流れる経路を短く）するこ
とができ、不要輻射を抑制してノイズを低減し、高周波
領域において充分な不要輻射対策を行うことができると
いう効果を有する。
【図１】本発明の第１の実施例におけるＴＡＢテープを
示す図
示す図
【図２】図１におけるＴＡＢテープをＴＡＢ−ＩＣとし
てプリント回路基板に実装した状態を示す図
てプリント回路基板に実装した状態を示す図
【図３】本発明の第２の実施例におけるＴＡＢ−ＩＣを
回路基板に実装した状態を示す図
回路基板に実装した状態を示す図
【図４】本発明の第３の実施例におけるＴＡＢ−ＩＣを
回路基板に実装した状態を示す図
回路基板に実装した状態を示す図
【図５】本発明の第４の実施例におけるＴＡＢ−ＩＣを
回路基板に実装した状態を示す図
回路基板に実装した状態を示す図
【図６】本発明の第５の実施例におけるＴＡＢ−ＩＣを
示す図
示す図
【図７】本発明の第６の実施例におけるＴＡＢ−ＩＣを
回路基板に実装した状態を示す図
回路基板に実装した状態を示す図
【図８】従来例における回路構成素子をプリント回路基
板に実装した状態を示す図
板に実装した状態を示す図
【図９】図８における回路構成を示す図
１ ＴＡＢテープ ２ プリントインダクタ素子 ３ チップ型部品実装用ランド ４ ＴＡＢ−ＩＣ ４ａ 信号出力ピン ４ｂ，７ｂ 電源ピン ４ｃ，７ｃ ＧＮＤピン ５ 電源線 ６ 信号線 ７ ＩＣ ７ａ 信号入力ピン ８ ＩＣチップ ９ ＧＮＤ線 １０ ＴＡＢ−ＩＣの第１層 １１ ＴＡＢ−ＩＣの第２層 １２ スルーホール １３ チップコンデンサ １５ 電流ループ １６，１７ チップ型部品実装用ランド １８ チップインダクタ １９ チップコンデンサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大滝 徹 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 逢坂 徹 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 平井 宏治 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 荒川 智安 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内
Claims (6)
- 【請求項１】 プリントインダクタ素子を有する、ＴＡ
Ｂテープ。 - 【請求項２】 前記ＴＡＢテープが多層構造であって、
該ＴＡＢテープの少なくとも２つの層の各々が前記プリ
ントインダクタ素子を有し、該プリントインダクタ素子
の各々が直列に接続されている、請求項１に記載のＴＡ
Ｂテープ。 - 【請求項３】 チップ型部品実装用ランド部を有する、
ＴＡＢテープ。 - 【請求項４】 プリントインダクタ素子と、チップ型部
品を実装するためのチップ型部品実装用ランド部とを有
する、ＴＡＢテープ。 - 【請求項５】 前記ＴＡＢテープが多層構造であって、
該ＴＡＢテープの少なくとも２つの層の各々が前記プリ
ントインダクタ素子を有し、該プリントインダクタ素子
の各々が直列に接続されている、請求項４に記載のＴＡ
Ｂテープ。 - 【請求項６】 前記プリントインダクタ素子と前記チッ
プ型部品実装用ランドに実装された前記チップ型部品と
が、雑音防止回路を形成する、請求項４または５に記載
のＴＡＢテープ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9091395A JPH08288339A (ja) | 1995-04-17 | 1995-04-17 | Ｔａｂテープ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9091395A JPH08288339A (ja) | 1995-04-17 | 1995-04-17 | Ｔａｂテープ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08288339A true JPH08288339A (ja) | 1996-11-01 |
Family
ID=14011660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9091395A Pending JPH08288339A (ja) | 1995-04-17 | 1995-04-17 | Ｔａｂテープ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08288339A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1001617A2 (en) * | 1998-11-09 | 2000-05-17 | Sharp Kabushiki Kaisha | Video camera |
| JP2009276078A (ja) * | 2008-05-12 | 2009-11-26 | Sharp Corp | テープキャリアパッケージ及びそのバーンイン方法及び試験方法 |
-
1995
- 1995-04-17 JP JP9091395A patent/JPH08288339A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1001617A2 (en) * | 1998-11-09 | 2000-05-17 | Sharp Kabushiki Kaisha | Video camera |
| EP1001617A3 (en) * | 1998-11-09 | 2000-12-27 | Sharp Kabushiki Kaisha | Video camera |
| US6738094B1 (en) | 1998-11-09 | 2004-05-18 | Sharp Kabushiki Kaisha | Video camera |
| JP2009276078A (ja) * | 2008-05-12 | 2009-11-26 | Sharp Corp | テープキャリアパッケージ及びそのバーンイン方法及び試験方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101106434B1 (ko) | 프린트 회로판 | |
| US7594105B2 (en) | Multilayer print circuit board | |
| JP2734447B2 (ja) | 多層プリント基板 | |
| JP3513333B2 (ja) | 多層プリント配線板およびそれを実装する電子機器 | |
| US7466560B2 (en) | Multilayered printed circuit board | |
| US5023753A (en) | Printed circuit | |
| JP2008130612A (ja) | 電子部品内蔵型多層基板 | |
| JP2004349457A (ja) | Ｌｓｉパッケージ | |
| JP2007048879A (ja) | 電子装置 | |
| JP2003297963A (ja) | 多層回路基板および電子機器 | |
| JPH08288339A (ja) | Ｔａｂテープ | |
| JPH08293416A (ja) | ノイズフィルタ | |
| JP2001015885A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 | |
| JP2022118830A (ja) | ノイズフィルタ回路 | |
| JP2988431B2 (ja) | 多層プリント基板の配線構造 | |
| JPH0832200A (ja) | 電気回路板及びプリント配線板 | |
| JP2000332507A (ja) | フィルタ | |
| JPH11150343A (ja) | ノイズ抑制回路とそのプリント配線板 | |
| JPH09312478A (ja) | 多層配線基板 | |
| JP2005011938A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ型三端子コンデンサの実装構造 | |
| JP3159445B2 (ja) | 高周波発振装置 | |
| JPH1041629A (ja) | 多層プリント回路基板 | |
| JP2008010469A (ja) | 電子装置 | |
| JP2000031650A (ja) | プリント基板 | |
| JPH07283582A (ja) | プリント配線板 |