JPH08286891A - ソーティング装置 - Google Patents

Abstract

(57)【要約】 【目的】 並び替え速度を向上したソーティング回路を
提供する。 【構成】 比較器１０２は減算器で構成され、レジスタ
１０１の値をＡ、アドレス発生回路１０３により指定さ
れたレジスタファイル１０３のレジスタの値をＢ、（Ｂ
−Ａ）の結果のＭＳＢをＣとし、Ｃ＝１の場合、Ａの方
が大きく、Ｃ＝０の場合、Ｂの方が大きいものとする。
Ｅはレジスタ１０１の入力であり、Ｃ＝１の場合、レジ
スタファイル１０３の値をＥとし、Ｃ＝０の場合、入力
データ１０６をＥとしてレジスタ１０１に書き込む。マ
ルチプレクサ１０４はＣ＝１の場合、Ａを選択し、Ｃ＝
０の場合、Ｂを選択し、アドレス発生回路１０７が指定
しているアドレスのレジスタファイル１０３のレジスタ
に書き込む。アドレス発生回路はクロックに同期して出
力を替えるもので、アドレスを０、１、２、３、０、１
…のように順に発生する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータを昇順あるいは降
順に並び替えるソーティング装置に関するものである。

【０００２】

【従来の技術】従来のソーティング装置においては、デ
ータを２つずつ順次比較していく方法が用いられてい
る。ここではデータを降順に上位ｎ個の選出する場合に
ついて説明する。例えば、図５に示した構成で、５０１
はレジスタ、５０２は２つのデータを比較し、比較結果
を出力する比較器、５０３はマルチプレクサ、ＤＴは入
力データ、ＣＬＫはクロック信号、ＲＳＴはリセット信
号、ＯＵＴは選出された出力である。

【０００３】１回の比較に要する時間を１サイクルとし
て、Ｎ個のデータの中から上位４個のデータを見つける
場合の動作を説明する。Ｎ個のデータから最大値を選出
する場合、まず、リセット信号でレジスタ５０１を初期
化し最小値を記憶する。次に、ＤＴからＮ個データを順
次入力する。ＤＴに入力されたデータとレジスタ５０１
に記憶されていた値を比較器５０２により比較し、比較
器５０２から出力される比較結果を用いて、マルチプレ
クサ５０３によりＤＴと５０１に記憶されていた値のう
ち大きい方の値を選択し、クロック信号を書き込み信号
として、レジスタ５０１に書き込む。クロック信号ＣＬ
ＫはＤＴを入力した１サイクル後に入力するものとす
る。Ｎ個のデータを入力し終わった次のサイクルにＯＵ
Ｔから最大値が出力される。Ｎ個のデータから２番目に
大きい値を選出する場合も、最大値を除く（Ｎ−１）個
のデータをＤＴに入力することにより、上記と同様の方
法で行うことが可能である。

【０００４】最大値を持つデータを求めるのにＮサイク
ル、その次に大きな値を持つデータを求めるのに最大値
以外の（Ｎ−１）個のデータから求めるので（Ｎ−１）
サイクル必要とし、以下同様にして（Ｎ−２）サイク
ル、（Ｎ−３）サイクル必要であり、全体として（数
１）の時間が必要である。

【０００５】

【数１】

【０００６】Ｎ＝１００のときには、上位４個のデータ
すべてを選出するために３９４サイクルの時間を要する
ことになる。また、この場合には比較するデータがＮ個
すべてが用意されていなければならない。ここでは、１
個のデータを算出するのに１０サイクル要すると考える
と、比較の対象となるデータをＮ個すべて用意するには
１０Ｎ［サイクル］の時間が必要である。

【０００７】以上のことから処理を開始してから４個の
候補をすべて選出するには合計１４Ｎ−６［サイクル］
＝１３９４［サイクル］の時間が必要となる。

【０００８】

【発明が解決しようとする課題】しかしながら、このよ
うに入力するデータ数や選出するデータ数が多くなれば
なるほど、選出に要するサイクル数がそれらに比例して
多くなるので全体の処理時間も長くなってしまう。その
うえ、対象となるデータがＮ個すべて決定した後でなけ
れば処理を始めることができないために、決定するまで
の時間も必要である。

【０００９】本発明は上記従来の問題点を解決するもの
で、データの並び替え速度を向上させるソーティング装
置を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記の目的を達成するた
め、データを並び替える時間を短縮し、データがすべて
そろってなくても決定したデータから順に並び替えるソ
ーティング装置を実現するものである。

【００１１】具体的に本発明が講じた第１の解決手段
は、Ｎ個の入力データのうち、ｎ個のデータを選出する
ソーティング装置であって、２つのデータの値同士の大
きさを比較する比較手段と、上記２つのデータうち１つ
を記憶し上記比較手段の一方の入力とする第１の記憶手
段と、ｎ個のデータを記憶しｎ個のうちの１つを上記比
較手段の他方の入力とする第２の記憶手段と、上記比較
手段の結果を用いて第２の記憶手段の入力を第１の記憶
手段の出力か第２の記憶手段の出力かのどちらかに選択
する第１の選択手段と、上記比較手段の結果を用いて第
１の記憶手段の入力を上記入力データか第２の記憶手段
の出力かどちらかに選択する第２の選択手段と、上記第
２の記憶手段に記憶されたｎ個のデータのうち１つを指
定する指定手段とを備えた構成とするものである。

【００１２】また、本発明が講じた第２の解決手段は、
上記Ｎ個のデータのうち、ｎ個だけ降順に並び替える構
成をとるものである。

【００１３】また、本発明が講じた第３の解決手段は、
上記Ｎ個のデータのうち、ｎ個だけ昇順に並び替える構
成をとるものである。

【００１４】また、本発明が講じた第４の解決手段は、
Ｎ個の入力データのうち、ｎ個のデータを選出するソー
ティング装置であって、上記データをｎ個だけ昇順に並
べるか降順に並べるかを設定する設定手段と、２つのデ
ータの値同士の大きさを比較し、上記設定手段に設定さ
れた値と比較結果に基づいて制御信号を出力する比較手
段と、上記２つのデータうち１つを記憶し上記比較手段
の一方の入力とする第１の記憶手段と、ｎ個のデータを
記憶しｎ個のうちの１つを上記比較手段の他方の入力と
する第２の記憶手段と、上記制御信号の値を用いて第２
の記憶手段の入力を第１の記憶手段の出力か第２の記憶
手段の出力かのどちらかに選択する第１の選択手段と、
上記制御信号の値を用いて第１の記憶手段の入力を上記
入力データか第２の記憶手段の出力かどちらかに選択す
る第２の選択手段と、上記第２の記憶手段に記憶された
ｎ個のデータのうち１つを指定する指定手段とを備えた
構成とするものである。

【００１５】また、本発明が講じた第５の解決手段は、
上記入力データＮ個のうち、１つの値が確定するごとに
データをｎ個だけ並び替える構成をとるものである。

【００１６】

【作用】Ｎ個のデータを１回与えるだけでｎ個の候補が
比較手段により記憶手段に記憶されていく。例えば、Ｎ
＝１００、ｎ＝４、データの算出時間を１０サイクルと
すれば、１００４サイクルで４個の候補をすべて選出す
ることができる。この時間はデータの算出時間とほぼ同
程度であり、これにより候補検出の処理速度を大幅に向
上させることができる。

【００１７】また、比較手段の出力を制御することによ
って昇順に並べ替えるか、あるいは降順に並べ替えるか
の指定も可能となる。

【００１８】

【実施例】

（実施例１）図１は本発明の実施例に係わるソーティン
グ装置の構成の一部を示す回路図である。ここでは、説
明を簡単にするため、選出するデータの個数を４個と
し、データは降順に並び替えるものとする。

【００１９】図１において、１０１はレジスタ、１０２
は比較器、１０３はレジスタファイルでＦ０、Ｆ１、Ｆ
２、Ｆ３はそれぞれ１番目、２番目、３番目、４番目に
大きい値を持つレジスタ、１０４、１０５はマルチプレ
クサ、１０６は入力データ、１０７はレジスタファイル
１０３のアドレスを発生するアドレス発生回路である。

【００２０】ここでは、比較器１０２は減算器で構成さ
れ、レジスタ１０１の値をＡ、アドレス発生回路１０３
により指定されたレジスタファイル１０３のレジスタの
値をＢ、（Ｂ−Ａ）の結果のＭＳＢをＣとし、Ｃ＝１の
場合、Ａの方が大きく、Ｃ＝０の場合、Ｂの方が大きい
ものとする。Ｅはレジスタ１０１の入力であり、Ｃ＝１
の場合、レジスタファイル１０３の値をＥとし、Ｃ＝０
の場合、入力データ１０６をＥとしてレジスタ１０１に
書き込む。マルチプレクサ１０４はＣ＝１の場合、Ａを
選択し、Ｃ＝０の場合、Ｂを選択し、アドレス発生回路
１０７が指定しているアドレスのレジスタファイル１０
３のレジスタに書き込む。アドレス発生回路はクロック
に同期して出力を替えるもので、アドレスを０、１、
２、３、０、１…のように順に発生する。初期状態では
レジスタファイルの各レジスタの値は入力データが取り
うる最小値とする。また、レジスタ１０１、およびレジ
スタファイル１０３はクロックに同期してデータを書き
込むものとする。

【００２１】図２に具体的な数値を挙げて本実施例のソ
ーティング装置の動作を説明する。初期状態から所定時
間が経過した時、入力データ１０６＝１２０、Ｆ０＝２
００、Ｆ１＝１５０、Ｆ２＝１００、Ｆ３＝５０である
とする。

【００２２】第１クロック：比較期間を示す信号が
“Ｈ”になると、入力データ１０６がレジスタ１０１に
書き込まれる。このとき、アドレス発生回路１０７は
“０”を出力し、レジスタファイル１０３はＦ０が指定
される。そのため、ＢはＦ０の値２００となる。つづい
て、比較器１０２でＢ−Ａが実行されるが、Ｂ−Ａ＝８
０＞０、Ｃ＝０となるのでいずれのレジスタの書き込み
も行われない。

【００２３】第２クロック：Ａはそのままであるが、ア
ドレス発生回路１０７はクロックに同期して“１”を出
力するのでレジスタファイル１０３はＦ１の値を読み出
し、Ｂ＝Ｆ１＝１５０となる。そして、第１クロックと
同様に比較器１０２でＢ−Ａが実行され、Ｂ−Ａ＝３０
＞０、Ｃ＝０となるのでいずれのレジスタの書き込みも
行われない。

【００２４】第３クロック：Ａはそのままであるが、ア
ドレス発生回路１０７はクロックに同期して“２”を出
力するのでレジスタファイル１０３はＦ２の値を読み出
し、Ｂ＝Ｆ２＝１００となる。そして、第１クロックと
同様に比較器１０２でＢ−Ａが実行され、Ｂ−Ａ＝−２
０＜０、Ｃ＝１となる。この場合、マルチプレクサ１０
４はレジスタ１０１の値を選択し、レジスタファイル１
０３のＦ２に書き込まれ、第４クロックに同期してＦ２
＝１２０となる。同様に、マルチプレクサ１０５はレジ
スタ１０３のＦ２の値を選択し、第４クロックに同期し
てレジスタ１０１の値は１００となる。

【００２５】第４クロック：Ａ＝１００となり、アドレ
ス発生回路１０７はクロックに同期して“３”を出力す
るのでレジスタファイル１０３はＦ３の値を読み出し、
Ｂ＝Ｆ３＝５０となる。そして、第１クロックと同様に
比較器１０２でＢ−Ａが実行され、Ｂ−Ａ＝−５０＜
０、Ｃ＝１となる。この場合、マルチプレクサ１０４は
レジスタ１０１の値を選択し、レジスタファイル１０３
のＦ３に書き込まれ、第５クロックに同期してＦ３＝１
００となる。

【００２６】以上、第１〜第４クロックでの処理によ
り、 Ｆ０、Ｆ１、Ｆ２、Ｆ３＝２００、１５０、１００、５
０ というデータの並びが、 Ｆ０、Ｆ１、Ｆ２、Ｆ３＝２００、１５０、１２０、１
００ となり、入力データ１０６＝１２０がソーティングされ
ることがわかる。

【００２７】図３にデータ処理のタイミングチャートを
示す。１つのデータを算出するのに１０サイクル要する
ものとする。上記の構成では上位４個のデータを選出す
る場合には４サイクル必要とするが、図３のようにデー
タを算出する時間が４個のデータを選出するのに必要な
時間とオーバーラップしているため、見かけ上、選出す
るための時間を必要としない。

【００２８】ここで、従来例と同様にＮ＝１００とする
と、（数２）となり、従来例の１３９６サイクルと比較
して速度向上が実現できることがわかる。

【００２９】

【数２】

【００３０】（実施例２）図４は本発明の実施例２に係
わるソーティング装置の構成を示す回路図である。同一
番号は同一のものとする。４０１はレジスタであり、デ
ータの並び替えを昇順にするか、降順にするかを指定す
るものであり、その値をＤとする。ここでは、Ｄ＝１の
場合は降順、Ｄ＝０の場合は昇順とする。比較器４０２
は図１の比較器１０２とほぼ同じ構成であるが、比較結
果の信号Ｃの生成の論理のみが異なる。つまり、Ｃは比
較器４０２のＭＳＢとＤとの排他的論理和である。そう
すると（表１）となり、Ｄ＝０の場合にはＭＳＢ＝０の
とき、レジスタ１０１およびレジスタファイル１０３に
書き込むソーティングの動作があり、データが昇順に並
ぶ。一方、Ｄ＝１の場合にはＭＳＢ＝１のとき、レジス
タ１０１およびレジスタファイル１０３に書き込むソー
ティングの動作があり、データが降順に並ぶ。実施例１
がこの場合に該当する。

【００３１】

【表１】

【００３２】ここではデータを昇順に並び替える場合を
説明する。まず、初期状態として、レジスタファイル１
０３の各レジスタは入力データが取りうる最大値にす
る。そして、ＡとＢの比較し、Ｂ−ＡのＭＳＢが０の場
合に、実施例１で説明したようなレジスタ１０１および
レジスタファイル１０３の書き換えを行う。例えば、 Ｆ０、Ｆ１、Ｆ２、Ｆ３＝５０、１００、１５０、２０
０ というデータの並びに対して、入力データ１０６＝１２
０を与えると Ｆ０、Ｆ１、Ｆ２、Ｆ３＝５０、１００、１２０、１５
０ のようにソーティングされる。

【００３３】以上のように、降順、昇順を指定するレジ
スタ４０１を設け、そのレジスタ４０１の値と比較結果
のＭＳＢとの排他的論理和により、レジスタ１０１およ
びレジスタファイル１０３へのデータの入力と書き込み
制御を行うことでデータの降順、昇順の並び替えの指定
が容易に実現できる。

【００３４】なお、比較器として、減算器を用いている
が、その他の比較手段によっても容易に実現できるし、
選出数を増やすにはレジスタファイルのレジスタ数を増
やし、アドレス発生回路のアドレス発生数を増やせばよ
い。

【００３５】

【発明の効果】以上に説明したように、本発明に係わる
ソーティング装置によると、対象となるデータを１回与
えるだけで所望の個数のデータの並び替えを行うことが
できる。また、降順、昇順を指定する手段を持ち、その
情報を比較手段に与えて比較結果を制御することで容易
に降順、昇順の並び替えが可能となる。

【図面の簡単な説明】

【図１】本発明の実施例１に係わるソーティング装置の
一部を示す回路図

【図２】本発明の実施例１に係わるソーティング装置の
タイミング図

【図３】本発明の実施例１に係わるソーティング装置の
タイミングチャート

【図４】本発明の実施例２に係わるソーティング装置の
一部を示す回路図

【図５】従来のソーティング装置の例を示す図

【符号の説明】

１０１、４０１、５０１ レジスタ １０２、４０２、５０２ 比較器 １０３ レジスタファイル １０４、１０５、５０３ マルチプレクサ １０６ 入力データ １０７ アドレス発生回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 丸山 征克 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (5)

【特許請求の範囲】
1. 【請求項１】Ｎ個の入力データのうち、ｎ個のデータを
   選出するソーティング装置であって、 ２つのデータの値同士の大きさを比較する比較手段と、 上記２つのデータうち１つを記憶し上記比較手段の一方
   の入力とする第１の記憶手段と、 ｎ個のデータを記憶しｎ個のうちの１つを上記比較手段
   の他方の入力とする第２の記憶手段と、 上記比較手段の結果を用いて第２の記憶手段の入力を第
   １の記憶手段の出力か第２の記憶手段の出力かのどちら
   かに選択する第１の選択手段と、 上記比較手段の結果を用いて第１の記憶手段の入力を上
   記入力データか第２の記憶手段の出力かどちらかに選択
   する第２の選択手段と、 上記第２の記憶手段に記憶されたｎ個のデータのうち１
   つを指定する指定手段とを備えたソーティング装置。
2. 【請求項２】上記Ｎ個のデータのうち、ｎ個だけ降順に
   並び替えることを特徴とする請求項１記載のソーティン
   グ装置。
3. 【請求項３】上記Ｎ個のデータのうち、ｎ個だけ昇順に
   並び替えることを特徴とする請求項１記載のソーティン
   グ装置。
4. 【請求項４】Ｎ個の入力データのうち、ｎ個のデータを
   選出するソーティング装置であって、 上記データをｎ個だけ昇順に並べるか降順に並べるかを
   設定する設定手段と、 ２つのデータの値同士の大きさを比較し、上記設定手段
   に設定された値と比較結果に基づいて制御信号を出力す
   る比較手段と、 上記２つのデータうち１つを記憶し上記比較手段の一方
   の入力とする第１の記憶手段と、 ｎ個のデータを記憶しｎ個のうちの１つを上記比較手段
   の他方の入力とする第２の記憶手段と、 上記制御信号の値を用いて第２の記憶手段の入力を第１
   の記憶手段の出力か第２の記憶手段の出力かのどちらか
   に選択する第１の選択手段と、 上記制御信号の値を用いて第１の記憶手段の入力を上記
   入力データか第２の記憶手段の出力かどちらかに選択す
   る第２の選択手段と、 上記第２の記憶手段に記憶されたｎ個のデータのうち１
   つを指定する指定手段とを備えたソーティング装置。
5. 【請求項５】上記入力データＮ個のうち、１つの値が確
   定するごとにデータをｎ個だけ並び替えることを特徴と
   する請求項１または請求項４記載のソーティング装置。