JPH08286172A - プラズマアドレス表示装置 - Google Patents
プラズマアドレス表示装置Info
- Publication number
- JPH08286172A JPH08286172A JP7090550A JP9055095A JPH08286172A JP H08286172 A JPH08286172 A JP H08286172A JP 7090550 A JP7090550 A JP 7090550A JP 9055095 A JP9055095 A JP 9055095A JP H08286172 A JPH08286172 A JP H08286172A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- display device
- electrode
- transparent electrode
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims description 11
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 40
- 239000011521 glass Substances 0.000 abstract description 21
- 239000007789 gas Substances 0.000 abstract description 12
- 239000001307 helium Substances 0.000 abstract description 3
- 229910052734 helium Inorganic materials 0.000 abstract description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 abstract description 3
- 238000007599 discharging Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 45
- 238000010586 diagram Methods 0.000 description 16
- 230000005684 electric field Effects 0.000 description 16
- 239000008186 active pharmaceutical agent Substances 0.000 description 8
- 210000002858 crystal cell Anatomy 0.000 description 7
- 210000004180 plasmocyte Anatomy 0.000 description 5
- 238000007650 screen-printing Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- -1 for example Substances 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/13334—Plasma addressed liquid crystal cells [PALC]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J17/00—Gas-filled discharge tubes with solid cathode
- H01J17/38—Cold-cathode tubes
- H01J17/48—Cold-cathode tubes with more than one cathode or anode, e.g. sequence-discharge tube, counting tube, dekatron
- H01J17/485—Plasma addressed liquid crystal displays [PALC]
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Plasma & Fusion (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
(57)【要約】
【目的】 プラズマ室内の放電状態を安定化させること
ができるプラズマ表示装置を提供する。 【構成】 ガラス基板１７の上にアノード電位が印加さ
れる透明電極３２が形成してあり、透明電極３２の上に
ストライプ状の絶縁層３１ａ〜３１ｃ、カソード電位が
印加される列電極１９ａ〜１９ｃおよび絶縁層２０ａ〜
２０ｃが順に形成してある。絶縁層２０ａ〜２０ｃの上
には、誘電体シート１３、液晶層１６およびデータ電極
１５が順に形成してある。プラズマ室１８ａ，１８ｂに
は、ヘリウムなどのイオン化可能なガスが封入してあ
る。
ができるプラズマ表示装置を提供する。 【構成】 ガラス基板１７の上にアノード電位が印加さ
れる透明電極３２が形成してあり、透明電極３２の上に
ストライプ状の絶縁層３１ａ〜３１ｃ、カソード電位が
印加される列電極１９ａ〜１９ｃおよび絶縁層２０ａ〜
２０ｃが順に形成してある。絶縁層２０ａ〜２０ｃの上
には、誘電体シート１３、液晶層１６およびデータ電極
１５が順に形成してある。プラズマ室１８ａ，１８ｂに
は、ヘリウムなどのイオン化可能なガスが封入してあ
る。
Description
【０００１】
【産業上の利用分野】本発明は、プラズマアドレス電気
光学装置に関する。
光学装置に関する。
【０００２】
【従来の技術】従来、電気光学セルとして液晶セルを用
いたマトリクスタイプの電気光学装置、例えば液晶表示
装置を高解像度化、高コントラスト化するための手段と
しては、各画素毎に薄膜トランジスタなどのスイッチン
グ素子を設け、これを線順次で駆動するアクティブマト
リクスアドレス方式が一般に知られている。
いたマトリクスタイプの電気光学装置、例えば液晶表示
装置を高解像度化、高コントラスト化するための手段と
しては、各画素毎に薄膜トランジスタなどのスイッチン
グ素子を設け、これを線順次で駆動するアクティブマト
リクスアドレス方式が一般に知られている。
【０００３】しかしながら、この場合、薄膜トランジス
タの様な半導体素子を基板上に多数設ける必要があり、
特に大面積化した時に製造歩留りが悪くなるという短所
がある。このため、最近、薄膜トランジスタなどがから
なるスイッチング素子に代えてプラズマ放電に基づくス
イッチを利用して電気光学セルを駆動するプラズマスイ
ッチを利用する方式が提唱されている。
タの様な半導体素子を基板上に多数設ける必要があり、
特に大面積化した時に製造歩留りが悪くなるという短所
がある。このため、最近、薄膜トランジスタなどがから
なるスイッチング素子に代えてプラズマ放電に基づくス
イッチを利用して電気光学セルを駆動するプラズマスイ
ッチを利用する方式が提唱されている。
【０００４】図６は、従来のプラズマアドレス表示装置
１００の断面構成図である。図６に示すように、プラズ
マアドレス表示装置１００は、液晶セル１と、プラズマ
セル２と、それらの間に介在する誘電体シート３とを積
層したフラットパネル構造をしている。液晶セル１は、
図６中紙面垂直方向に所定の間隔で設けられ左右方向に
延びた複数のデータ電極（行電極）５と、誘電体シート
３とデータ電極５との間に介在し、液晶が充填された液
晶層６とを有する。
１００の断面構成図である。図６に示すように、プラズ
マアドレス表示装置１００は、液晶セル１と、プラズマ
セル２と、それらの間に介在する誘電体シート３とを積
層したフラットパネル構造をしている。液晶セル１は、
図６中紙面垂直方向に所定の間隔で設けられ左右方向に
延びた複数のデータ電極（行電極）５と、誘電体シート
３とデータ電極５との間に介在し、液晶が充填された液
晶層６とを有する。
【０００５】プラズマセル２は、ガラス基板７、プラズ
マ室８ａ、列電極９ａ〜９ｃおよび絶縁層１０ａ〜１０
ｃで構成される。ガラス基板７の図６中上には、列電極
９ａ〜９ｃと絶縁層１０ａ〜１０ｃとを順に積んだ層
が、紙面垂直方向に延びたストライプ状のパターンで図
中左右方向に所定の間隔で形成してある。
マ室８ａ、列電極９ａ〜９ｃおよび絶縁層１０ａ〜１０
ｃで構成される。ガラス基板７の図６中上には、列電極
９ａ〜９ｃと絶縁層１０ａ〜１０ｃとを順に積んだ層
が、紙面垂直方向に延びたストライプ状のパターンで図
中左右方向に所定の間隔で形成してある。
【０００６】誘電体シート３、ガラス基板７、列電極９
ａ〜９ｃおよび絶縁層１０ａ〜１０ｃによって個々に密
閉されたプラズマ室８ａ，８ｂには、イオン化可能なガ
スが封入してある。このガスとしては、例えばヘリウ
ム、ネオン、アルゴンあるいはこれらの混合ガスなどが
使用される。
ａ〜９ｃおよび絶縁層１０ａ〜１０ｃによって個々に密
閉されたプラズマ室８ａ，８ｂには、イオン化可能なガ
スが封入してある。このガスとしては、例えばヘリウ
ム、ネオン、アルゴンあるいはこれらの混合ガスなどが
使用される。
【０００７】図６に示すような、プラズマアドレス表示
装置１００では、列電極９ａ〜９ｃと絶縁層１０ａ〜１
０ｃとを積層して形成していることから、各画素の開口
率を向上させることができる。
装置１００では、列電極９ａ〜９ｃと絶縁層１０ａ〜１
０ｃとを積層して形成していることから、各画素の開口
率を向上させることができる。
【０００８】図７は、図６に示すプラズマアドレス表示
装置１００の列電極の駆動部を説明するための図であ
る。図７に示すように、アノードドライバ４０に共通し
て接続された複数の列電極９Ａ1 〜９ＡN がアノード電
極として作用する。また、カソードドライバ４１に接続
された複数の列電極９Ｋ1 〜９ＫN-1 がカソード電極と
して作用する。すなわち、プラズマアドレス表示装置１
００では、アノード電極とカソード電極とが交互に設け
られている。
装置１００の列電極の駆動部を説明するための図であ
る。図７に示すように、アノードドライバ４０に共通し
て接続された複数の列電極９Ａ1 〜９ＡN がアノード電
極として作用する。また、カソードドライバ４１に接続
された複数の列電極９Ｋ1 〜９ＫN-1 がカソード電極と
して作用する。すなわち、プラズマアドレス表示装置１
００では、アノード電極とカソード電極とが交互に設け
られている。
【０００９】カソード電極としての列電極９Ｋ1 〜９Ｋ
N-1 には、それぞれ１フレーム毎に連続する各１水平期
間（１Ｈ）内にアノード電位と所定電位差のカソード電
位が印加される。これにより、プラズマ放電を発生させ
るプラズマ室が順次走査される。また、データ電極５1
〜５m に印加されるデータ電圧は、１水平期間毎および
１フレーム毎にアノード電位に対して極性が反転され、
図６に示す液晶層６は交流駆動される。図７に示すよう
に、列電極９Ｋ1 〜９ＫN-1 と列電極９Ａ1 〜９ＡN と
を対向する側から引き出すのは、電極抵抗による端部に
おける電圧降下の影響を低減させるためである。
N-1 には、それぞれ１フレーム毎に連続する各１水平期
間（１Ｈ）内にアノード電位と所定電位差のカソード電
位が印加される。これにより、プラズマ放電を発生させ
るプラズマ室が順次走査される。また、データ電極５1
〜５m に印加されるデータ電圧は、１水平期間毎および
１フレーム毎にアノード電位に対して極性が反転され、
図６に示す液晶層６は交流駆動される。図７に示すよう
に、列電極９Ｋ1 〜９ＫN-1 と列電極９Ａ1 〜９ＡN と
を対向する側から引き出すのは、電極抵抗による端部に
おける電圧降下の影響を低減させるためである。
【００１０】図８は、列電極９Ｋ1 〜９ＫN-1 および列
電極９Ａ1 〜９ＡN における電圧降下を説明するための
図である。図８に示すように、列電極９Ａ1 〜９ＡN で
は、アノードドライバ４０の接続部においては、電位
「０Ｖ」になっているが、接続部から先端部に向かうに
つれて、その電位４０ａが低下する。また、列電極９Ｋ
1 〜９ＫN-1 では、カソードドライバ４１の接続部にお
いては、電位「−３００Ｖ」になっているが、接続部か
ら先端部に向かうにつれて、その電位４１ａの絶対値が
低下する。図７に示すプラズマアドレス表示装置１００
では、列電極９Ｋ1 〜９ＫN-1 と列電極９Ａ1 〜９ＡN
とを対向する側から引き出すことで、電圧降下が生じて
も、列電極９Ｋ1 〜９ＫN-1 と列電極９Ａ1 〜９ＡN と
の間の電位差ΔＶの変動が小さくなるようにしている。
電極９Ａ1 〜９ＡN における電圧降下を説明するための
図である。図８に示すように、列電極９Ａ1 〜９ＡN で
は、アノードドライバ４０の接続部においては、電位
「０Ｖ」になっているが、接続部から先端部に向かうに
つれて、その電位４０ａが低下する。また、列電極９Ｋ
1 〜９ＫN-1 では、カソードドライバ４１の接続部にお
いては、電位「−３００Ｖ」になっているが、接続部か
ら先端部に向かうにつれて、その電位４１ａの絶対値が
低下する。図７に示すプラズマアドレス表示装置１００
では、列電極９Ｋ1 〜９ＫN-1 と列電極９Ａ1 〜９ＡN
とを対向する側から引き出すことで、電圧降下が生じて
も、列電極９Ｋ1 〜９ＫN-1 と列電極９Ａ1 〜９ＡN と
の間の電位差ΔＶの変動が小さくなるようにしている。
【００１１】以上の構成において、例えば、図６に示す
プラズマ室８ａに対応する列電極９ａと列電極９ｂとの
間に所定の電圧が印加されると、列電極９ａおよび列電
極９ｂがそれぞれカソードおよびアノードとして作用
し、プラズマ室８ａの部分のガスが選択的にイオン化さ
れてプラズマ放電が発生し、その内部は略アノード電位
に維持される。この状態で、データ電極５にデータ電圧
が印加されると、プラズマ室８ａに対応する画素の液晶
層６に誘電体シート３を介してデータ電圧が書き込まれ
る。プラズマ放電が終了すると、プラズマ室８ａは浮遊
電位となり、対応する画素の液晶層６に書き込まれた電
圧は、次の書き込み期間（例えば１フレーム後）まで保
持される。このとき、プラズマ室８ａはサンプリングス
イッチとして機能し、各画素の液晶層６はサンプリング
キャパシタとして機能している。
プラズマ室８ａに対応する列電極９ａと列電極９ｂとの
間に所定の電圧が印加されると、列電極９ａおよび列電
極９ｂがそれぞれカソードおよびアノードとして作用
し、プラズマ室８ａの部分のガスが選択的にイオン化さ
れてプラズマ放電が発生し、その内部は略アノード電位
に維持される。この状態で、データ電極５にデータ電圧
が印加されると、プラズマ室８ａに対応する画素の液晶
層６に誘電体シート３を介してデータ電圧が書き込まれ
る。プラズマ放電が終了すると、プラズマ室８ａは浮遊
電位となり、対応する画素の液晶層６に書き込まれた電
圧は、次の書き込み期間（例えば１フレーム後）まで保
持される。このとき、プラズマ室８ａはサンプリングス
イッチとして機能し、各画素の液晶層６はサンプリング
キャパシタとして機能している。
【００１２】各画素の液晶層６対してデータ電極１５か
ら書き込まれたデータ電圧によって液晶が動作すること
から画素単位で表示が行われる。従って、プラズマ放電
を発生させて列方向に並ぶ複数の画素の液晶層６にデー
タ電圧を書き込む一対のプラズマ室を行方向に順次走査
していくことで、二次元画像の表示を行うことができ
る。
ら書き込まれたデータ電圧によって液晶が動作すること
から画素単位で表示が行われる。従って、プラズマ放電
を発生させて列方向に並ぶ複数の画素の液晶層６にデー
タ電圧を書き込む一対のプラズマ室を行方向に順次走査
していくことで、二次元画像の表示を行うことができ
る。
【００１３】
【発明が解決しようとする課題】しかしながら、図６に
示すプラズマアドレス表示装置１００では、開口率を向
上させるために、上述したように列電極９ａ〜９ｃと絶
縁層１０ａ〜１０ｃとをガラス基板７の上に順に積層し
て形成していることから、列電極９ａと列電極９ｂとの
距離に比べて、列電極９ａ，９ｂとデータ電極５との距
離が近くなることがある。そのため、プラズマ室８ａに
おける電界は、列電極９ａ，９ｂの電位に加えて、デー
タ電極５の電位による影響を強く受けることになる。そ
の結果、データ電極５の電位が負になった時に、プラズ
マ室８ａ内の電界が弱まり、プラズマ放電が抑制され、
プラズマ室８ａ内の電位が不安定になり、液晶層６に印
加される電圧が不安定になるという問題がある。例え
ば、列電極９ａ，９ｂおよびデータ電極５に印加される
電位が、図９（Ａ）示すように、それぞれ電位「−３０
０Ｖ」、「０Ｖ」および「＋８０Ｖ」であるとき誘電体
シート３の下面の電位は「０Ｖ」になり、列電極９ａと
列電極９ｂとの電位差に応じてプラズマ室８ａ内で放電
が発生し、データ電極５の電位に応じたデータが書き込
まれる。その後、液晶層６を交流駆動するために、図９
（Ｂ）に示すように、データ電極５にデータ電圧として
「−８０Ｖ」が印加されたとき、誘電体シート３の下面
の電位は「−１６０Ｖ」になる。このとき、プラズマ室
８ａ内の放電状態は、列電極９ａと列電極９ｂとの電位
差のみならず、誘電体シート３の下面の電位「−１６０
Ｖ」の影響を受けて、プラズマ室８ａ内のプラズマ放電
が抑制されてしまう。
示すプラズマアドレス表示装置１００では、開口率を向
上させるために、上述したように列電極９ａ〜９ｃと絶
縁層１０ａ〜１０ｃとをガラス基板７の上に順に積層し
て形成していることから、列電極９ａと列電極９ｂとの
距離に比べて、列電極９ａ，９ｂとデータ電極５との距
離が近くなることがある。そのため、プラズマ室８ａに
おける電界は、列電極９ａ，９ｂの電位に加えて、デー
タ電極５の電位による影響を強く受けることになる。そ
の結果、データ電極５の電位が負になった時に、プラズ
マ室８ａ内の電界が弱まり、プラズマ放電が抑制され、
プラズマ室８ａ内の電位が不安定になり、液晶層６に印
加される電圧が不安定になるという問題がある。例え
ば、列電極９ａ，９ｂおよびデータ電極５に印加される
電位が、図９（Ａ）示すように、それぞれ電位「−３０
０Ｖ」、「０Ｖ」および「＋８０Ｖ」であるとき誘電体
シート３の下面の電位は「０Ｖ」になり、列電極９ａと
列電極９ｂとの電位差に応じてプラズマ室８ａ内で放電
が発生し、データ電極５の電位に応じたデータが書き込
まれる。その後、液晶層６を交流駆動するために、図９
（Ｂ）に示すように、データ電極５にデータ電圧として
「−８０Ｖ」が印加されたとき、誘電体シート３の下面
の電位は「−１６０Ｖ」になる。このとき、プラズマ室
８ａ内の放電状態は、列電極９ａと列電極９ｂとの電位
差のみならず、誘電体シート３の下面の電位「−１６０
Ｖ」の影響を受けて、プラズマ室８ａ内のプラズマ放電
が抑制されてしまう。
【００１４】また、プラズマアドレス表示装置１００で
は、図７に示すように、列電極９Ｋ1 〜９ＫN-1 と列電
極９Ａ1 〜９ＡN とを対向する側から引き出しているた
め、駆動部の構成が複雑化すると共に、画面を大型化し
たときに、電極抵抗による電圧降下の影響が大きくなる
という問題がある。
は、図７に示すように、列電極９Ｋ1 〜９ＫN-1 と列電
極９Ａ1 〜９ＡN とを対向する側から引き出しているた
め、駆動部の構成が複雑化すると共に、画面を大型化し
たときに、電極抵抗による電圧降下の影響が大きくなる
という問題がある。
【００１５】また、プラズマアドレス表示装置を駆動す
る場合には、液晶層６に直流（ＤＣ）成分が印加される
ことを防止するために、直流成分を排除する必要があ
る。すなわち、液晶層６に直流成分が印加されると、焼
き付けが発生するなどの弊害が生じるためである。しか
しながら、前述したプラズマアドレス表示装置１００に
おいて、液晶層６に直流成分が印加されないようにする
には以下に示すような問題がある。図１０は、図６，７
に示すプラズマアドレス表示装置１００の１画素分の等
価回路を示す図である。図１０において、ＤＳはデータ
電圧、ＲLCおよびＣLCはそれぞれ液晶層６の抵抗および
容量を示し、ＲG およびＣG はそれぞれ誘電体シート３
の抵抗および容量を示し、ＳＷ１はプラズマ室８ａで構
成される仮想スイッチを示し、ＶＢは直流電源を示し、
Ｒは電流制限用の抵抗を示し、ＳＷ２は列電極９ａ，９
ｂの間に所定電圧を印加するためのスイッチを示す。ス
イッチＳＷ２をオンとすることで、列電極９ａ，９ｂの
間に所定電圧が印加され、プラズマ室８ａにプラズマ放
電が発生して仮想スイッチＳＷ１がオンになり、誘電体
シート３を介して液晶層６にデータ電圧ＤＳに比例した
電圧が印加される。
る場合には、液晶層６に直流（ＤＣ）成分が印加される
ことを防止するために、直流成分を排除する必要があ
る。すなわち、液晶層６に直流成分が印加されると、焼
き付けが発生するなどの弊害が生じるためである。しか
しながら、前述したプラズマアドレス表示装置１００に
おいて、液晶層６に直流成分が印加されないようにする
には以下に示すような問題がある。図１０は、図６，７
に示すプラズマアドレス表示装置１００の１画素分の等
価回路を示す図である。図１０において、ＤＳはデータ
電圧、ＲLCおよびＣLCはそれぞれ液晶層６の抵抗および
容量を示し、ＲG およびＣG はそれぞれ誘電体シート３
の抵抗および容量を示し、ＳＷ１はプラズマ室８ａで構
成される仮想スイッチを示し、ＶＢは直流電源を示し、
Ｒは電流制限用の抵抗を示し、ＳＷ２は列電極９ａ，９
ｂの間に所定電圧を印加するためのスイッチを示す。ス
イッチＳＷ２をオンとすることで、列電極９ａ，９ｂの
間に所定電圧が印加され、プラズマ室８ａにプラズマ放
電が発生して仮想スイッチＳＷ１がオンになり、誘電体
シート３を介して液晶層６にデータ電圧ＤＳに比例した
電圧が印加される。
【００１６】この場合、仮想スイッチＳＷ１は単純なス
イッチではなくＤＣオフセットを持っている。すなわ
ち、液晶層６に書き込まれるデータ電圧はプラズマ放電
終了直後からプラズマ室８ａ内の電界分布を反映したも
のとなる。このとき、列電極９ａと列電極９ｂとの間に
電位差がある場合には、図６中水平方向のみならず垂直
方向（厚さ方向）にも電界が発生する。従って、放電終
了後において誘電体シート３の図中下面の電位は、この
垂直方向の電界によって、列電極９ｂのアノード電位よ
り低い電位、すなわち、アノード電位とカソード電位と
の中間電位になっている。そのため、このような状態
で、データ電極５にデータ電圧ＤＳを印加、すなわち書
き込みを行うと、液晶層６の上面と誘電体シート３の下
面との間の電位差は、データ電圧ＤＳと上記中間電位と
の電位差になり、データ電圧ＤＳとアノード電位と電位
差にはならないという問題がある。このことは、上記中
間電位とアノード電位との電位差に相当するＤＣオフセ
ットをデータ電圧ＤＳに重畳した状態で、書き込みが行
われていることを意味する。
イッチではなくＤＣオフセットを持っている。すなわ
ち、液晶層６に書き込まれるデータ電圧はプラズマ放電
終了直後からプラズマ室８ａ内の電界分布を反映したも
のとなる。このとき、列電極９ａと列電極９ｂとの間に
電位差がある場合には、図６中水平方向のみならず垂直
方向（厚さ方向）にも電界が発生する。従って、放電終
了後において誘電体シート３の図中下面の電位は、この
垂直方向の電界によって、列電極９ｂのアノード電位よ
り低い電位、すなわち、アノード電位とカソード電位と
の中間電位になっている。そのため、このような状態
で、データ電極５にデータ電圧ＤＳを印加、すなわち書
き込みを行うと、液晶層６の上面と誘電体シート３の下
面との間の電位差は、データ電圧ＤＳと上記中間電位と
の電位差になり、データ電圧ＤＳとアノード電位と電位
差にはならないという問題がある。このことは、上記中
間電位とアノード電位との電位差に相当するＤＣオフセ
ットをデータ電圧ＤＳに重畳した状態で、書き込みが行
われていることを意味する。
【００１７】尚、プラズマ室の有効画素領域にアノード
電極となるストライプ状の透明電極膜を形成したプラズ
マ表示装置が開発されている。このプラズマアドレス表
示装置では、列電極として用いられる透明電極の材料と
しては、例えばＩＴＯが使用されるが、ＩＴＯをガラス
基板７上に蒸着およびスパッタなどで膜付けした場合の
面抵抗は１０〜１００Ω／□となる。また、ＩＴＯを例
えば、面抵抗１０Ω／□、幅０．５ｍｍ、長さ３００ｍ
ｍのストライプ状のパターンで形成すると、１ライン当
たりの電極抵抗は６ｋΩとなる。この電極でＤＣ（直
流）放電させ、１００ｍＡの放電電流を流すと、電流密
度が均一である場合に、ドライバの接続部と電極端部と
の間の電圧降下は、約３００Ｖとなり、各プラズマ室内
の放電状態を均一にすることができない。尚、ＩＴＯ
は、異種添加物としてスズをドープしたインジウム酸化
物である。
電極となるストライプ状の透明電極膜を形成したプラズ
マ表示装置が開発されている。このプラズマアドレス表
示装置では、列電極として用いられる透明電極の材料と
しては、例えばＩＴＯが使用されるが、ＩＴＯをガラス
基板７上に蒸着およびスパッタなどで膜付けした場合の
面抵抗は１０〜１００Ω／□となる。また、ＩＴＯを例
えば、面抵抗１０Ω／□、幅０．５ｍｍ、長さ３００ｍ
ｍのストライプ状のパターンで形成すると、１ライン当
たりの電極抵抗は６ｋΩとなる。この電極でＤＣ（直
流）放電させ、１００ｍＡの放電電流を流すと、電流密
度が均一である場合に、ドライバの接続部と電極端部と
の間の電圧降下は、約３００Ｖとなり、各プラズマ室内
の放電状態を均一にすることができない。尚、ＩＴＯ
は、異種添加物としてスズをドープしたインジウム酸化
物である。
【００１８】本発明は、上述したような従来技術の問題
点に鑑みてなされ、カソード電極およびアノード電極の
電圧降下による影響を簡単な構成で低減できるプラズマ
アドレス表示装置を提供することを目的とする。また、
本発明は、各プラズマ室内の放電状態を安定化させるこ
とができるプラズマアドレス表示装置を提供することを
目的とする。さらに、本発明は、データ電圧の書き込み
時にＤＣオフセットの重畳を防止あるいは軽減できるプ
ラズマアドレス表示装置を提供することを目的とする。
点に鑑みてなされ、カソード電極およびアノード電極の
電圧降下による影響を簡単な構成で低減できるプラズマ
アドレス表示装置を提供することを目的とする。また、
本発明は、各プラズマ室内の放電状態を安定化させるこ
とができるプラズマアドレス表示装置を提供することを
目的とする。さらに、本発明は、データ電圧の書き込み
時にＤＣオフセットの重畳を防止あるいは軽減できるプ
ラズマアドレス表示装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】上述した従来技術の問題
点を解決し、上述した目的を達成するために、本発明の
プラズマアドレス表示装置は、基板表面に所定の範囲で
形成され、アノード電極となる透明電極膜と、カソード
電極となり、列方向にストライプ状に形成された複数の
第１の電極と、前記第１の電極と前記透明電極膜の表面
との間に形成されたストライプ状の複数の絶縁層と、前
記列方向に配置された前記第１の電極相互間に、ストラ
イプ状に設けられ放電可能な気体が封入してある複数の
プラズマ室と、前記プラズマ室に対して前記透明電極膜
と対向する側に設けられ、両端の電位差によって駆動さ
れる電気光学材料層と、前記電気光学材料層の一端側と
前記プラズマ室との間に設けられた電位設定用シート
と、前記電気光学材料層の他端側に前記第１の電極と略
直交するように設けられ、データ電圧が印加される第２
の電極とを有する。
点を解決し、上述した目的を達成するために、本発明の
プラズマアドレス表示装置は、基板表面に所定の範囲で
形成され、アノード電極となる透明電極膜と、カソード
電極となり、列方向にストライプ状に形成された複数の
第１の電極と、前記第１の電極と前記透明電極膜の表面
との間に形成されたストライプ状の複数の絶縁層と、前
記列方向に配置された前記第１の電極相互間に、ストラ
イプ状に設けられ放電可能な気体が封入してある複数の
プラズマ室と、前記プラズマ室に対して前記透明電極膜
と対向する側に設けられ、両端の電位差によって駆動さ
れる電気光学材料層と、前記電気光学材料層の一端側と
前記プラズマ室との間に設けられた電位設定用シート
と、前記電気光学材料層の他端側に前記第１の電極と略
直交するように設けられ、データ電圧が印加される第２
の電極とを有する。
【００２０】また、本発明のプラズマアドレス表示装置
は、好ましくは、前記電位設定用シートは、誘電体シー
トである。
は、好ましくは、前記電位設定用シートは、誘電体シー
トである。
【００２１】また、本発明のプラズマアドレス表示装置
は、好ましくは、前記第１の電極と前記透明電極膜との
距離は、前記第１の電極と前記第２の電極との距離に比
べて短い。
は、好ましくは、前記第１の電極と前記透明電極膜との
距離は、前記第１の電極と前記第２の電極との距離に比
べて短い。
【００２２】また、本発明のプラズマアドレス表示装置
は、好ましくは、前記透明電極は、前記基板の略全面に
形成してある
は、好ましくは、前記透明電極は、前記基板の略全面に
形成してある
【００２３】また、本発明のプラズマアドレス表示装置
は、好ましくは、前記透明電極膜には、前記電気光学材
料層を駆動するための基準電位が印加される。
は、好ましくは、前記透明電極膜には、前記電気光学材
料層を駆動するための基準電位が印加される。
【００２４】また、本発明のプラズマアドレス表示装置
は、好ましくは、前記プラズマ室における前記放電は直
流放電であり、前記第１の電極は、前記プラズマ室内に
露出している。
は、好ましくは、前記プラズマ室における前記放電は直
流放電であり、前記第１の電極は、前記プラズマ室内に
露出している。
【００２５】さらに、本発明のプラズマアドレス表示装
置は、好ましくは、前記プラズマ室における前記放電は
交流放電であり、前記第１の電極は、前記絶縁層の内部
に埋め込まれている。
置は、好ましくは、前記プラズマ室における前記放電は
交流放電であり、前記第１の電極は、前記絶縁層の内部
に埋め込まれている。
【００２６】
【作用】本発明のプラズマアドレス表示装置では、透明
電極膜および第１の電極がそれぞれアノード電極および
カソード電極として作用し、カソード電極にカソードパ
ルスが印加された状態でのプラズマ室内の電界は、主と
して第１の電極と透明電極膜との関係で決まる。つま
り、第１の電極と透明電極膜との間の容量結合の大きさ
で決まる。このとき、電気光学材料層を交流で駆動する
ことにより、第１の電極の電位の変動があるが、プラズ
マ室内の電界に与える影響は少ない。また、プラズマ室
内の放電終了後、準安定原子からイオン化した電荷の作
用で最終的に保持される電圧は決まる。このとき、電位
設定用シートに書き込まれる電圧は、プラズマ室内の電
界を反映するが、透明電極膜が基板表面に形成してある
ため、プラズマ室内の厚さ方向（垂直方向）に発生する
電界の大きさは小さい。そのため、例えば、第１の電極
の電位がカソード電位からアノード電位に切り換わると
きに、プラズマ室内の厚さ方向の電界に起因して生じる
ＤＣオフセットが第２の電極のデータ電圧に重畳された
状態で書き込みが行われることを抑制することができ
る。
電極膜および第１の電極がそれぞれアノード電極および
カソード電極として作用し、カソード電極にカソードパ
ルスが印加された状態でのプラズマ室内の電界は、主と
して第１の電極と透明電極膜との関係で決まる。つま
り、第１の電極と透明電極膜との間の容量結合の大きさ
で決まる。このとき、電気光学材料層を交流で駆動する
ことにより、第１の電極の電位の変動があるが、プラズ
マ室内の電界に与える影響は少ない。また、プラズマ室
内の放電終了後、準安定原子からイオン化した電荷の作
用で最終的に保持される電圧は決まる。このとき、電位
設定用シートに書き込まれる電圧は、プラズマ室内の電
界を反映するが、透明電極膜が基板表面に形成してある
ため、プラズマ室内の厚さ方向（垂直方向）に発生する
電界の大きさは小さい。そのため、例えば、第１の電極
の電位がカソード電位からアノード電位に切り換わると
きに、プラズマ室内の厚さ方向の電界に起因して生じる
ＤＣオフセットが第２の電極のデータ電圧に重畳された
状態で書き込みが行われることを抑制することができ
る。
【００２７】また、本発明のプラズマアドレス表示装置
では、プラズマ室内のチャネル領域と直交する方向にも
放電電流が流れるが、透明電極膜を例えば有効画素領域
を含む基板表面の略全面に形成することで、透明電極膜
をストライプ状に形成した場合に比べて、チャネル領域
と直交する方向における透明電極膜の抵抗値を下げるこ
とができる。そのため、チャネル領域と直交する方向に
おける電圧降下を低減することができる。そのため、装
置が大型化した場合におけるチャネル領域と直交する方
向における電圧降下の影響を効果的に抑制できる。
では、プラズマ室内のチャネル領域と直交する方向にも
放電電流が流れるが、透明電極膜を例えば有効画素領域
を含む基板表面の略全面に形成することで、透明電極膜
をストライプ状に形成した場合に比べて、チャネル領域
と直交する方向における透明電極膜の抵抗値を下げるこ
とができる。そのため、チャネル領域と直交する方向に
おける電圧降下を低減することができる。そのため、装
置が大型化した場合におけるチャネル領域と直交する方
向における電圧降下の影響を効果的に抑制できる。
【００２８】
【実施例】以下、本発明の実施例に係わるプラズマアド
レス表示装置について説明する。図１は、本実施例に係
わるプラズマアドレス表示装置２１の断面構成図であ
る。図１に示すように、プラズマアドレス表示装置２１
は、液晶セル１１と、プラズマセル１２と、それらの間
に介在する誘電体シート１３とを積層したフラットパネ
ル構造をしている。液晶セル１１は、図１中紙面垂直方
向に所定の間隔で設けられ左右方向に延びた複数のデー
タ電極（行電極）１５と、電位設定用シートとしての誘
電体シート１３とデータ電極１５との間に介在し、液晶
が充填された電気光学材料層としての液晶層１６とを有
する。電位設定用シートとしては、例えばガラス薄板な
どの誘電体シートが用いられる。
レス表示装置について説明する。図１は、本実施例に係
わるプラズマアドレス表示装置２１の断面構成図であ
る。図１に示すように、プラズマアドレス表示装置２１
は、液晶セル１１と、プラズマセル１２と、それらの間
に介在する誘電体シート１３とを積層したフラットパネ
ル構造をしている。液晶セル１１は、図１中紙面垂直方
向に所定の間隔で設けられ左右方向に延びた複数のデー
タ電極（行電極）１５と、電位設定用シートとしての誘
電体シート１３とデータ電極１５との間に介在し、液晶
が充填された電気光学材料層としての液晶層１６とを有
する。電位設定用シートとしては、例えばガラス薄板な
どの誘電体シートが用いられる。
【００２９】プラズマセル１２は、ガラス基板１７、列
電極１９ａ〜１９ｃ、絶縁層２０ａ〜２０ｃ、絶縁層３
１ａ〜３１ｃ、マトリクス状に配設されたプラズマ室１
８ａ，１８ｂおよび透明電極膜３２で構成される。透明
電極膜３２は、約０．１〜０．２μｍの膜厚を有し、例
えばガラス基板１７の全面に形成してある。透明電極膜
３２には基準電位として例えば液晶セルの駆動基準電位
である「０Ｖ」が印加される。透明電極膜３２として
は、ＩＴＯや、異種添加物としてアンチモンをドープし
た酸化スズの焼結体が用いられる。
電極１９ａ〜１９ｃ、絶縁層２０ａ〜２０ｃ、絶縁層３
１ａ〜３１ｃ、マトリクス状に配設されたプラズマ室１
８ａ，１８ｂおよび透明電極膜３２で構成される。透明
電極膜３２は、約０．１〜０．２μｍの膜厚を有し、例
えばガラス基板１７の全面に形成してある。透明電極膜
３２には基準電位として例えば液晶セルの駆動基準電位
である「０Ｖ」が印加される。透明電極膜３２として
は、ＩＴＯや、異種添加物としてアンチモンをドープし
た酸化スズの焼結体が用いられる。
【００３０】透明電極膜３２の上には、絶縁層３１ａ〜
３１ｃと列電極１９ａ〜１９ｃと絶縁層２０ａ〜２０ｃ
とをそれぞれ順に形成した紙面垂直方向に延びたストラ
イプ状の層が、図中左右方向に所定の間隔でスクリーン
印刷などによって形成してある。列電極１９ａ〜１９ｃ
は、プラズマ室１８ａ，１８ｂ内に露出して形成してあ
る。
３１ｃと列電極１９ａ〜１９ｃと絶縁層２０ａ〜２０ｃ
とをそれぞれ順に形成した紙面垂直方向に延びたストラ
イプ状の層が、図中左右方向に所定の間隔でスクリーン
印刷などによって形成してある。列電極１９ａ〜１９ｃ
は、プラズマ室１８ａ，１８ｂ内に露出して形成してあ
る。
【００３１】誘電体シート１３、ガラス基板１７、絶縁
層３１ａ〜３１ｃ、列電極１９ａ〜１９ｃおよび絶縁層
２０ａ〜２０ｃによって、個々に密閉されたプラズマ室
１８ａ，１８ｂには、イオン化可能なガスが封入してあ
る。このガスとしては、例えばヘリウム、ネオン、アル
ゴンあるいはこれらの混合ガスなどが使用される。
層３１ａ〜３１ｃ、列電極１９ａ〜１９ｃおよび絶縁層
２０ａ〜２０ｃによって、個々に密閉されたプラズマ室
１８ａ，１８ｂには、イオン化可能なガスが封入してあ
る。このガスとしては、例えばヘリウム、ネオン、アル
ゴンあるいはこれらの混合ガスなどが使用される。
【００３２】絶縁層２０ａ〜２０ｃおよび絶縁層３１ａ
〜３１ｃをスクリーン印刷により形成する際に、ガラス
ペーストとして酸化シリコンＳｉＯ2 や窒化シリコンＳ
ｉ3Ｎ4 などを用いている。絶縁層３１ａ〜３１ｃは、
例えば約「３００Ｖ」の絶縁耐圧を持つように、約２０
〜３０μｍの層厚を有する。また、列電極１９ａ〜１９
ｃをスクリーン印刷により形成する際に、ガラスペース
トとしてニッケルＮｉやアルミニウムＡｌなどを用いて
いる。
〜３１ｃをスクリーン印刷により形成する際に、ガラス
ペーストとして酸化シリコンＳｉＯ2 や窒化シリコンＳ
ｉ3Ｎ4 などを用いている。絶縁層３１ａ〜３１ｃは、
例えば約「３００Ｖ」の絶縁耐圧を持つように、約２０
〜３０μｍの層厚を有する。また、列電極１９ａ〜１９
ｃをスクリーン印刷により形成する際に、ガラスペース
トとしてニッケルＮｉやアルミニウムＡｌなどを用いて
いる。
【００３３】プラズマ表示装置２１は、ガラス基板１７
の表面全体に透明電極膜３２を形成した後、絶縁層３１
ａ〜３１ｃ、列電極１９ａ〜１９ｃおよび絶縁層２０ａ
〜２０ｃを順にスクリーン印刷で形成し、誘電体シート
２３と液晶層１６とデータ電極１５との積層を張り合わ
せ、その後、液晶層１６に液晶を注入して製造される。
の表面全体に透明電極膜３２を形成した後、絶縁層３１
ａ〜３１ｃ、列電極１９ａ〜１９ｃおよび絶縁層２０ａ
〜２０ｃを順にスクリーン印刷で形成し、誘電体シート
２３と液晶層１６とデータ電極１５との積層を張り合わ
せ、その後、液晶層１６に液晶を注入して製造される。
【００３４】図２は、プラズマアドレス表示装置２１の
平面側の構成を説明するための図である。図２に示すよ
うに、図１に示す透明電極膜３２が形成されたガラス基
板１７の周辺部には、その周辺部に沿って低融点ガスな
どを使用したフリットシール３３が配設され、図１に示
す透明電極膜３２と誘電体シート１３とが気密的に接合
してある。また、フリットシール３３の有効画素領域で
ない部分に、図１に示す透明電極膜３２の共通端子３４
が設けてある。列電極１９ａ〜１９ｎの図中左側端部に
は、端子３５が設けてある。共通端子３４は、列電極１
９ａ〜１９ｎと同様に、スクリーン印刷などで形成され
る。図１，２に示すプラズマアドレス表示装置２１で
は、絶縁層２０ａ〜２０ｃと絶縁層３１ａ〜３１ｃとの
間に、列電極１９ａ〜１９ｃを形成していることから、
各画素の開口率を向上させることができる。また、共通
端子３４を有効画素領域でない部分に形成することか
ら、共通端子３４の幅を十分に広くして、共通端子３４
の抵抗値を列電極１９ａ〜１９ｎに比べて小さくするこ
とができる。
平面側の構成を説明するための図である。図２に示すよ
うに、図１に示す透明電極膜３２が形成されたガラス基
板１７の周辺部には、その周辺部に沿って低融点ガスな
どを使用したフリットシール３３が配設され、図１に示
す透明電極膜３２と誘電体シート１３とが気密的に接合
してある。また、フリットシール３３の有効画素領域で
ない部分に、図１に示す透明電極膜３２の共通端子３４
が設けてある。列電極１９ａ〜１９ｎの図中左側端部に
は、端子３５が設けてある。共通端子３４は、列電極１
９ａ〜１９ｎと同様に、スクリーン印刷などで形成され
る。図１，２に示すプラズマアドレス表示装置２１で
は、絶縁層２０ａ〜２０ｃと絶縁層３１ａ〜３１ｃとの
間に、列電極１９ａ〜１９ｃを形成していることから、
各画素の開口率を向上させることができる。また、共通
端子３４を有効画素領域でない部分に形成することか
ら、共通端子３４の幅を十分に広くして、共通端子３４
の抵抗値を列電極１９ａ〜１９ｎに比べて小さくするこ
とができる。
【００３５】以上の構成において、列電極１９ｂに所定
の電圧が印加され、透明電極膜３２が基準電位「０Ｖ」
である場合に、列電極１９ｂがカソードとして作用し、
列電極１９ａ，１９ｃおよび透明電極膜３２がアノード
として作用する。これによって、プラズマ室１８ａ，１
８ｂの部分のガスが選択的にイオン化されてプラズマ放
電（直流放電）が発生し、その内部は略アノード電位に
維持される。この状態で、データ電極１５にデータ電圧
が印加されると、プラズマ室１８ａ，１８ｂに対応する
画素の液晶層１６に誘電体シート１３を介してデータ電
圧が書き込まれる。プラズマ放電が終了すると、プラズ
マ室１８ａ，１８ｂは浮遊電位となり、プラズマ室１８
ｂに対応する画素の液晶層１６に書き込まれた電圧は、
次の書き込み期間（例えば１フレーム後）まで保持され
る。一方、プラズマ室１８ａに書き込まれた電圧は、列
電極１９ｂの次に列電極１９ａが走査されたときに、書
き換えられる。
の電圧が印加され、透明電極膜３２が基準電位「０Ｖ」
である場合に、列電極１９ｂがカソードとして作用し、
列電極１９ａ，１９ｃおよび透明電極膜３２がアノード
として作用する。これによって、プラズマ室１８ａ，１
８ｂの部分のガスが選択的にイオン化されてプラズマ放
電（直流放電）が発生し、その内部は略アノード電位に
維持される。この状態で、データ電極１５にデータ電圧
が印加されると、プラズマ室１８ａ，１８ｂに対応する
画素の液晶層１６に誘電体シート１３を介してデータ電
圧が書き込まれる。プラズマ放電が終了すると、プラズ
マ室１８ａ，１８ｂは浮遊電位となり、プラズマ室１８
ｂに対応する画素の液晶層１６に書き込まれた電圧は、
次の書き込み期間（例えば１フレーム後）まで保持され
る。一方、プラズマ室１８ａに書き込まれた電圧は、列
電極１９ｂの次に列電極１９ａが走査されたときに、書
き換えられる。
【００３６】このような動作において、プラズマ室１８
ａ，１８ｂはサンプリングスイッチとして機能し、各画
素の液晶層１６および誘電体シート１３はサンプリング
キャパシタとして機能する。プラズマアドレス表示装置
２１では、例えば列電極１９ｂにカソード用のパルス信
号が印加されたときに、プラズマ室１８ａ，１８ｂ内の
電界は、主として列電極１９ｂと透明電極膜３２との関
係で決まる。そのため、プラズマアドレス表示装置２１
では、データ電極１５に印加される電圧によるプラズマ
室内の電界の変動を従来のプラズマアドレス表示装置に
比べて低減できる。そのため、各プラズマ室の放電状態
を安定したものにすることができる。
ａ，１８ｂはサンプリングスイッチとして機能し、各画
素の液晶層１６および誘電体シート１３はサンプリング
キャパシタとして機能する。プラズマアドレス表示装置
２１では、例えば列電極１９ｂにカソード用のパルス信
号が印加されたときに、プラズマ室１８ａ，１８ｂ内の
電界は、主として列電極１９ｂと透明電極膜３２との関
係で決まる。そのため、プラズマアドレス表示装置２１
では、データ電極１５に印加される電圧によるプラズマ
室内の電界の変動を従来のプラズマアドレス表示装置に
比べて低減できる。そのため、各プラズマ室の放電状態
を安定したものにすることができる。
【００３７】例えばプラズマ室１８ｂに対応する列電極
１９ｂに電圧「−３００Ｖ」が印加されると共に、デー
タ電極１５に電圧「−８０Ｖ」が印加された場合に、前
述したプラズマアドレス表示装置１００では図９（Ｂ）
にように、データ電極５の電圧「−８０Ｖ」によってプ
ラズマ室８ｂ内の電界が弱められ、プラズマ放電が抑制
されたが、図１，２に示すプラズマアドレス表示装置２
１では、プラズマ室１８ｂの電界は主として列電極１９
ｂおよび透明電極膜３２の電位によって決定されること
から、データ電極１５の電圧「−８０Ｖ」によってプラ
ズマ室１８ｂの電界が弱められることを抑制でき、プラ
ズマ室１８ｂ内のプラズマ放電状態を安定化させること
ができる。
１９ｂに電圧「−３００Ｖ」が印加されると共に、デー
タ電極１５に電圧「−８０Ｖ」が印加された場合に、前
述したプラズマアドレス表示装置１００では図９（Ｂ）
にように、データ電極５の電圧「−８０Ｖ」によってプ
ラズマ室８ｂ内の電界が弱められ、プラズマ放電が抑制
されたが、図１，２に示すプラズマアドレス表示装置２
１では、プラズマ室１８ｂの電界は主として列電極１９
ｂおよび透明電極膜３２の電位によって決定されること
から、データ電極１５の電圧「−８０Ｖ」によってプラ
ズマ室１８ｂの電界が弱められることを抑制でき、プラ
ズマ室１８ｂ内のプラズマ放電状態を安定化させること
ができる。
【００３８】また、プラズマアドレス表示装置２１で
は、プラズマ室内で放電が終了した後に、準安定原子か
らイオン化した電荷の作用でプラズマ室内において最終
的に保持される電圧が決まる。このとき、誘電体シート
１３に書き込まれる電圧は、プラズマ室内の電界を反映
するが、透明電極膜３２の存在によって、例えば列電極
１９ａ〜１９ｃがカソード電位からアノード電位に切り
替わる間であっても、プラズマ室内に封入されるガスの
種類とは無関係に、データ電圧にＤＣオフセットが重畳
された状態で書き込みが行われることを回避できる。
は、プラズマ室内で放電が終了した後に、準安定原子か
らイオン化した電荷の作用でプラズマ室内において最終
的に保持される電圧が決まる。このとき、誘電体シート
１３に書き込まれる電圧は、プラズマ室内の電界を反映
するが、透明電極膜３２の存在によって、例えば列電極
１９ａ〜１９ｃがカソード電位からアノード電位に切り
替わる間であっても、プラズマ室内に封入されるガスの
種類とは無関係に、データ電圧にＤＣオフセットが重畳
された状態で書き込みが行われることを回避できる。
【００３９】さらに、プラズマアドレス表示装置２１で
は、透明電極膜３２をガラス基板１７の全面に形成して
いることから、製造工程において透明電極膜３２を形成
する際に、パターニングおよびアライメント工程を行う
必要がなくなる。
は、透明電極膜３２をガラス基板１７の全面に形成して
いることから、製造工程において透明電極膜３２を形成
する際に、パターニングおよびアライメント工程を行う
必要がなくなる。
【００４０】次に、図１，２に示すプラズマアドレス表
示装置２１の駆動部の構成について説明する。図３は、
プラズマアドレス表示装置２１の駆動部の平面側の構成
図である。液晶ドライバ５１にはビデオデータＤＡＴＡ
が供給される。液晶ドライバ５１からは、各水平期間毎
にそれぞれのラインを構成する複数画素のデータ電圧Ｄ
Ｓ1 〜ＤＳm が同時に出力され、この複数画素のデータ
電圧ＤＳ1 〜ＤＳm は、それぞれバッファ２２1 〜２２
m を介して複数のデータ電極１５1 〜１５m に供給され
る。
示装置２１の駆動部の構成について説明する。図３は、
プラズマアドレス表示装置２１の駆動部の平面側の構成
図である。液晶ドライバ５１にはビデオデータＤＡＴＡ
が供給される。液晶ドライバ５１からは、各水平期間毎
にそれぞれのラインを構成する複数画素のデータ電圧Ｄ
Ｓ1 〜ＤＳm が同時に出力され、この複数画素のデータ
電圧ＤＳ1 〜ＤＳm は、それぞれバッファ２２1 〜２２
m を介して複数のデータ電極１５1 〜１５m に供給され
る。
【００４１】液晶ドライバ５１の動作は、制御回路５３
によって制御される。制御回路５３には、ビデオデータ
ＤＡＴＡに対応した水平同期信号ＨＤおよび垂直同期信
号ＶＤが同期基準信号として供給される。また、制御回
路５３によって、アノードドライバ５４およびカソード
ドライバ５５が制御される。
によって制御される。制御回路５３には、ビデオデータ
ＤＡＴＡに対応した水平同期信号ＨＤおよび垂直同期信
号ＶＤが同期基準信号として供給される。また、制御回
路５３によって、アノードドライバ５４およびカソード
ドライバ５５が制御される。
【００４２】アノードドライバ５４は、図１に示すガラ
ス基板７の全面に形成された透明電極膜３２に基準電位
としてのアノード電圧「０Ｖ」が供給される。カソード
ドライバ５５は、列電極１９1 〜１９n に順次アノード
電位と所定差のカソード電圧が供給される。これによ
り、各水平期間毎に列電極１９1 〜１９n に対応する一
対のプラズマ室８にプラズマ放電が順次発生し、列方向
（水平方向）に並ぶ画素の図１に示す液晶層１６にデー
タ電圧ＤＳ1 〜ＤＳm を書き込む一対のプラズマ室８が
行方向（垂直方向）に順次走査されることになる。
ス基板７の全面に形成された透明電極膜３２に基準電位
としてのアノード電圧「０Ｖ」が供給される。カソード
ドライバ５５は、列電極１９1 〜１９n に順次アノード
電位と所定差のカソード電圧が供給される。これによ
り、各水平期間毎に列電極１９1 〜１９n に対応する一
対のプラズマ室８にプラズマ放電が順次発生し、列方向
（水平方向）に並ぶ画素の図１に示す液晶層１６にデー
タ電圧ＤＳ1 〜ＤＳm を書き込む一対のプラズマ室８が
行方向（垂直方向）に順次走査されることになる。
【００４３】次に、列電極１９k 〜１９k+3 に印加され
るカソード電圧およびデータ電極１５1 〜１５m に印加
されるデータ電圧ＤＳ1 〜ＤＳm について説明する。図
４（Ａ）〜（Ｄ）は連続する列電極１９k 〜１９K+3 に
それぞれ印加されるカソード電圧ＶＫk 〜ＶＫK+3 を示
しており、図４（Ｅ）は所定のデータ電極１５に印加さ
れるデータ電圧ＤＳを示している。
るカソード電圧およびデータ電極１５1 〜１５m に印加
されるデータ電圧ＤＳ1 〜ＤＳm について説明する。図
４（Ａ）〜（Ｄ）は連続する列電極１９k 〜１９K+3 に
それぞれ印加されるカソード電圧ＶＫk 〜ＶＫK+3 を示
しており、図４（Ｅ）は所定のデータ電極１５に印加さ
れるデータ電圧ＤＳを示している。
【００４４】列電極１９k 〜１９k+3 には、それぞれ１
フレーム毎に連続する各１水平期間（１Ｈ）内にアノー
ド電位と所定電位差のカソード電圧ＶＫk 〜ＶＫK+3 が
印加される。これにより、プラズマ放電を発生させるプ
ラズマ室８が行方向（垂直方向）に順次走査される。ま
た、データ電圧ＤＳは、１水平期間毎および１フレーム
毎にアノード電位に対して極性が反転され、液晶層１６
は交流駆動される。
フレーム毎に連続する各１水平期間（１Ｈ）内にアノー
ド電位と所定電位差のカソード電圧ＶＫk 〜ＶＫK+3 が
印加される。これにより、プラズマ放電を発生させるプ
ラズマ室８が行方向（垂直方向）に順次走査される。ま
た、データ電圧ＤＳは、１水平期間毎および１フレーム
毎にアノード電位に対して極性が反転され、液晶層１６
は交流駆動される。
【００４５】プラズマアドレス表示装置２１によれば、
図１，３に示すように、透明電極膜３２をガラス基板の
全面に形成し、列電極１９ａ〜１９ｎのみをストライプ
状に形成することから、図７に示すプラズマアドレス表
示装置１００の駆動部に比べて、駆動部の構成を簡単化
できる。すなわち、プラズマアドレス表示装置２１で
は、図２に示すように透明電極膜３２の端子を有効画素
領域外に設けると共に、透明電極膜３２をガラス基板１
７の全面に形成することで、アノード電圧の供給におけ
る抵抗値を減少させることができ、簡単な構成で、透明
電極膜３２から供給されるアノード電圧の電圧降下を大
幅に低減できる。尚、透明電極膜３２を有効画素領域に
形成しているので、放電電流はプラズマ室と直交する方
向にも流れるが、この直交する方向での電圧降下は、面
抵抗１０Ω／□、ガラス基板１７の縦横比１：１および
放電電流１００ｍＡの場合には、約０．５Ｖに過ぎな
い。そのため、装置が大型化した場合でも、アノード電
圧の供給における抵抗値を小さな値に抑えることができ
る。これに対して、プラズマ室の有効画素領域にアノー
ド電極となる透明電極膜を面抵抗１０Ω／□、幅０．５
ｍｍ、長さ３００ｍｍのストライプ状のパターンで形成
すると、１ライン当たりの電極抵抗は６ｋΩとなり、Ｄ
Ｃ（直流）放電させて１００ｍＡの放電電流を流すと、
電流密度が均一である場合に、ドライバの接続部と電極
端部との間の電圧降下は、約３００Ｖとなる。すなわ
ち、プラズマアドレス表示装置２１によれば、プラズマ
室と直交する方向での電圧降下を大幅に低減できる。
図１，３に示すように、透明電極膜３２をガラス基板の
全面に形成し、列電極１９ａ〜１９ｎのみをストライプ
状に形成することから、図７に示すプラズマアドレス表
示装置１００の駆動部に比べて、駆動部の構成を簡単化
できる。すなわち、プラズマアドレス表示装置２１で
は、図２に示すように透明電極膜３２の端子を有効画素
領域外に設けると共に、透明電極膜３２をガラス基板１
７の全面に形成することで、アノード電圧の供給におけ
る抵抗値を減少させることができ、簡単な構成で、透明
電極膜３２から供給されるアノード電圧の電圧降下を大
幅に低減できる。尚、透明電極膜３２を有効画素領域に
形成しているので、放電電流はプラズマ室と直交する方
向にも流れるが、この直交する方向での電圧降下は、面
抵抗１０Ω／□、ガラス基板１７の縦横比１：１および
放電電流１００ｍＡの場合には、約０．５Ｖに過ぎな
い。そのため、装置が大型化した場合でも、アノード電
圧の供給における抵抗値を小さな値に抑えることができ
る。これに対して、プラズマ室の有効画素領域にアノー
ド電極となる透明電極膜を面抵抗１０Ω／□、幅０．５
ｍｍ、長さ３００ｍｍのストライプ状のパターンで形成
すると、１ライン当たりの電極抵抗は６ｋΩとなり、Ｄ
Ｃ（直流）放電させて１００ｍＡの放電電流を流すと、
電流密度が均一である場合に、ドライバの接続部と電極
端部との間の電圧降下は、約３００Ｖとなる。すなわ
ち、プラズマアドレス表示装置２１によれば、プラズマ
室と直交する方向での電圧降下を大幅に低減できる。
【００４６】本発明は、上述した実施例には限定されな
い。例えば、上述した実施例では、ガラス基板１７の全
面に透明電極膜３２を形成する場合について例示した
が、本発明は、複数の列電極を含む領域に分割して複数
の透明電極膜３２をガラス基板１７の上の形成するよう
にしてもよい。
い。例えば、上述した実施例では、ガラス基板１７の全
面に透明電極膜３２を形成する場合について例示した
が、本発明は、複数の列電極を含む領域に分割して複数
の透明電極膜３２をガラス基板１７の上の形成するよう
にしてもよい。
【００４７】また、上述した実施例では、直流放電型の
プラズマアドレス表示装置について例示したが、本発明
は交流放電型のプラズマアドレス表示装置についても適
用できる。図５は、本発明のその他の実施例に係わる交
流放電型のプラズマアドレス表示装置の断面構成図であ
る。図５において、図１と対応する部分については同一
符号を付している。図５に示すプラズマアドレス表示装
置では、透明電極膜３２と誘電体シート１３との間に所
定の間隔で、ストライプ状の絶縁層５０ａ，５０ｂが形
成してある。絶縁層５０ａ，５０ｂの内部には、列電極
１９ａ，１９ｂがそれぞれ埋め込まれ、列電極１９ａ，
１９ｂはプラズマ室１８ａ内に露出していない。図５に
示すプラズマアドレス表示装置のプラズマ室１８ａで
は、列電極１９ａ，１９ｂがカソード電極として作用
し、透明電極膜３２がアノード電極として作用し、プラ
ズマ室８ａにおいて交流型のプラズマ放電が放電が発生
する。図５に示すプラズマアドレス表示装置では、列電
極１９ａ，１９ｂが絶縁層５０ａ，５０ｂに埋め込まれ
ていることから、放電時の電極に対するスパッタリング
が抑制され、列電極１９ａ，１９ｂの寿命が長く、電圧
降下も抑制される。また、交流放電なので、画面上での
放電によるプラズマ光の悪影響が少ない。
プラズマアドレス表示装置について例示したが、本発明
は交流放電型のプラズマアドレス表示装置についても適
用できる。図５は、本発明のその他の実施例に係わる交
流放電型のプラズマアドレス表示装置の断面構成図であ
る。図５において、図１と対応する部分については同一
符号を付している。図５に示すプラズマアドレス表示装
置では、透明電極膜３２と誘電体シート１３との間に所
定の間隔で、ストライプ状の絶縁層５０ａ，５０ｂが形
成してある。絶縁層５０ａ，５０ｂの内部には、列電極
１９ａ，１９ｂがそれぞれ埋め込まれ、列電極１９ａ，
１９ｂはプラズマ室１８ａ内に露出していない。図５に
示すプラズマアドレス表示装置のプラズマ室１８ａで
は、列電極１９ａ，１９ｂがカソード電極として作用
し、透明電極膜３２がアノード電極として作用し、プラ
ズマ室８ａにおいて交流型のプラズマ放電が放電が発生
する。図５に示すプラズマアドレス表示装置では、列電
極１９ａ，１９ｂが絶縁層５０ａ，５０ｂに埋め込まれ
ていることから、放電時の電極に対するスパッタリング
が抑制され、列電極１９ａ，１９ｂの寿命が長く、電圧
降下も抑制される。また、交流放電なので、画面上での
放電によるプラズマ光の悪影響が少ない。
【００４８】
【発明の効果】本発明のプラズマアドレス表示装置によ
れば、第２の電極に印加されるデータ電圧の極性および
大きさによらず、各プラズマ室内の放電状態を安定化さ
せることができる。また、本発明のプラズマアドレス表
示装置によれば、透明電極膜を基板表面の略全面に形成
することで、透明電極膜をストライプ状に形成した場合
に比べて、チャネル領域と直交する方向における透明電
極膜の抵抗値を下げることができる。従って、チャネル
領域と直交する方向における電圧降下を低減することが
できる。そのため、装置が大型化した場合におけるチャ
ネル領域と直交する方向における電圧降下の影響を効果
的に抑制できる。また、本発明のプラズマアドレス表示
装置によれば、駆動部の構成を簡単にできる。さらに、
本発明のプラズマアドレス表示装置によれば、データ電
圧の書き込み時にＤＣオフセットの重畳を防止あるいは
軽減できる。
れば、第２の電極に印加されるデータ電圧の極性および
大きさによらず、各プラズマ室内の放電状態を安定化さ
せることができる。また、本発明のプラズマアドレス表
示装置によれば、透明電極膜を基板表面の略全面に形成
することで、透明電極膜をストライプ状に形成した場合
に比べて、チャネル領域と直交する方向における透明電
極膜の抵抗値を下げることができる。従って、チャネル
領域と直交する方向における電圧降下を低減することが
できる。そのため、装置が大型化した場合におけるチャ
ネル領域と直交する方向における電圧降下の影響を効果
的に抑制できる。また、本発明のプラズマアドレス表示
装置によれば、駆動部の構成を簡単にできる。さらに、
本発明のプラズマアドレス表示装置によれば、データ電
圧の書き込み時にＤＣオフセットの重畳を防止あるいは
軽減できる。
【図１】本発明の実施例に係わるプラズマアドレス表示
装置の断面構成図である。
装置の断面構成図である。
【図２】図１に示すプラズマアドレス表示装置の平面側
の構成を説明するための図である。
の構成を説明するための図である。
【図３】図１に示すプラズマアドレス表示装置の列電極
の駆動部を説明するための図である。
の駆動部を説明するための図である。
【図４】列電極およびデータ電極に印加する電圧を説明
するための図である。
するための図である。
【図５】本発明のその他の実施例に係わる交流放電型の
プラズマアドレス表示装置の断面構成図である。
プラズマアドレス表示装置の断面構成図である。
【図６】従来のプラズマアドレス表示装置の断面構成図
である。
である。
【図７】図６に示すプラズマアドレス表示装置の列電極
の駆動部を説明するための図である。
の駆動部を説明するための図である。
【図８】カソード電極およびアノード電極における電圧
降下を説明するための図である。
降下を説明するための図である。
【図９】図６に示すプラズマアドレス表示装置の列電極
およびデータ電極に印加される電圧を説明するための図
である。
およびデータ電極に印加される電圧を説明するための図
である。
【図１０】図６に示すプラズマアドレス表示装置の１画
素分の等価回路を示す図である。
素分の等価回路を示す図である。
１１… 液晶セル １２… プラズマセル １３… 誘電体シート １５… データ電極 １６… 液晶層 １７… ガラス基板 ２０ａ〜２０ｃ，３１ａ〜３１ｃ，５０ａ，５０ｂ…
絶縁層 ３２… 透明電極膜 ３４… 共通端子
絶縁層 ３２… 透明電極膜 ３４… 共通端子
Claims (7)
- 【請求項１】基板表面に所定の範囲で形成され、アノー
ド電極となる透明電極膜と、 カソード電極となり、列方向にストライプ状に形成され
た複数の第１の電極と、 前記第１の電極と前記透明電極膜の表面との間に形成さ
れたストライプ状の複数の絶縁層と、 前記列方向に配置された前記第１の電極相互間に、スト
ライプ状に設けられ放電可能な気体が封入してある複数
のプラズマ室と、 前記プラズマ室に対して前記透明電極膜と対向する側に
設けられ、両端の電位差によって駆動される電気光学材
料層と、 前記電気光学材料層の一端側と前記プラズマ室との間に
設けられた電位設定用シートと、 前記電気光学材料層の他端側に前記第１の電極と略直交
するように設けられ、データ電圧が印加される第２の電
極とを有するプラズマアドレス表示装置。 - 【請求項２】前記電位設定用シートは、誘電体シートで
ある請求項１に記載のプラズマアドレス表示装置。 - 【請求項３】前記第１の電極と前記透明電極膜との距離
は、前記第１の電極と前記第２の電極との距離に比べて
短い請求項１または２に記載のプラズマアドレス表示装
置。 - 【請求項４】前記透明電極は、前記基板の略全面に形成
してある請求項１〜３のいずれかに記載のプラズマアド
レス表示装置。 - 【請求項５】前記透明電極膜には、前記電気光学材料層
を駆動するための基準電位が印加される請求項１〜４の
いずれかに記載のプラズマアドレス表示装置。 - 【請求項６】前記プラズマ室における前記放電は直流放
電であり、 前記第１の電極は、前記プラズマ室内に露出している請
求項１〜５のいずれかに記載のプラズマアドレス表示装
置。 - 【請求項７】前記プラズマ室における前記放電は交流放
電であり、 前記第１の電極は、前記絶縁層の内部に埋め込まれてい
る請求項１〜５のいずれかに記載のプラズマアドレス表
示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7090550A JPH08286172A (ja) | 1995-04-17 | 1995-04-17 | プラズマアドレス表示装置 |
| EP96105900A EP0738913A3 (en) | 1995-04-17 | 1996-04-15 | Plasma addressed display device |
| KR1019960011207A KR960038465A (ko) | 1995-04-17 | 1996-04-15 | 플라즈마어드레스 표시장치 |
| US08/633,446 US5696523A (en) | 1995-04-17 | 1996-04-17 | Plasma addressed display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7090550A JPH08286172A (ja) | 1995-04-17 | 1995-04-17 | プラズマアドレス表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08286172A true JPH08286172A (ja) | 1996-11-01 |
Family
ID=14001530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7090550A Pending JPH08286172A (ja) | 1995-04-17 | 1995-04-17 | プラズマアドレス表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5696523A (ja) |
| EP (1) | EP0738913A3 (ja) |
| JP (1) | JPH08286172A (ja) |
| KR (1) | KR960038465A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000033647A (ko) * | 1998-11-25 | 2000-06-15 | 구자홍 | 플라즈마 어드레스 액정 표시장치 및 그 구동방법 |
| KR100298406B1 (ko) * | 1998-10-28 | 2001-08-07 | 구자홍 | 플라즈마 디스플레이 패널의 방전전극 구조 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373452B1 (en) * | 1995-08-03 | 2002-04-16 | Fujiitsu Limited | Plasma display panel, method of driving same and plasma display apparatus |
| JPH1062762A (ja) * | 1996-08-22 | 1998-03-06 | Sony Corp | プラズマアドレス液晶表示装置 |
| JP3750239B2 (ja) * | 1996-12-09 | 2006-03-01 | ソニー株式会社 | 画像表示装置 |
| JPH11282378A (ja) * | 1998-03-26 | 1999-10-15 | Sony Corp | カラープロジェクタ |
| KR100374126B1 (ko) | 2000-10-13 | 2003-03-03 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 및 그 제조방법 |
| DE10157945C2 (de) * | 2001-11-27 | 2003-09-18 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines organischen, elektrolumineszierenden Displays sowie ein organisches, elektrolumineszierendes Display |
| KR100775825B1 (ko) * | 2005-11-29 | 2007-11-13 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5077553A (en) * | 1988-01-19 | 1991-12-31 | Tektronix, Inc. | Apparatus for and methods of addressing data storage elements |
| US4896149A (en) * | 1988-01-19 | 1990-01-23 | Tektronix, Inc. | Addressing structure using ionizable gaseous medium |
| US5272472A (en) * | 1988-01-19 | 1993-12-21 | Tektronix, Inc. | Apparatus for addressing data storage elements with an ionizable gas excited by an AC energy source |
| KR940006297B1 (ko) * | 1991-10-16 | 1994-07-14 | 삼성전관 주식회사 | 플라즈마 어드레스 방식의 액정표시소자 |
| JP3271083B2 (ja) * | 1992-04-21 | 2002-04-02 | ソニー株式会社 | プラズマアドレス電気光学装置 |
| JP3185353B2 (ja) * | 1992-04-21 | 2001-07-09 | ソニー株式会社 | プラズマアドレス電気光学装置 |
| JP3271082B2 (ja) * | 1992-04-21 | 2002-04-02 | ソニー株式会社 | プラズマアドレス電気光学装置 |
| JP3161024B2 (ja) * | 1992-04-21 | 2001-04-25 | ソニー株式会社 | プラズマアドレス電気光学装置 |
| JP3326815B2 (ja) * | 1992-04-24 | 2002-09-24 | ソニー株式会社 | プラズマアドレス電気光学装置 |
| US5461395A (en) * | 1993-03-08 | 1995-10-24 | Tektronix, Inc. | Plasma addressing structure having a pliant dielectric layer |
| JPH06317785A (ja) * | 1993-05-07 | 1994-11-15 | Sony Corp | プラズマアドレス液晶表示装置 |
| US5596431A (en) * | 1995-03-29 | 1997-01-21 | Philips Electronics North America Corp. | Plasma addressed liquid crystal display with etched electrodes |
-
1995
- 1995-04-17 JP JP7090550A patent/JPH08286172A/ja active Pending
-
1996
- 1996-04-15 EP EP96105900A patent/EP0738913A3/en not_active Withdrawn
- 1996-04-15 KR KR1019960011207A patent/KR960038465A/ko not_active Application Discontinuation
- 1996-04-17 US US08/633,446 patent/US5696523A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100298406B1 (ko) * | 1998-10-28 | 2001-08-07 | 구자홍 | 플라즈마 디스플레이 패널의 방전전극 구조 |
| KR20000033647A (ko) * | 1998-11-25 | 2000-06-15 | 구자홍 | 플라즈마 어드레스 액정 표시장치 및 그 구동방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0738913A3 (en) | 1997-10-08 |
| EP0738913A2 (en) | 1996-10-23 |
| US5696523A (en) | 1997-12-09 |
| KR960038465A (ko) | 1996-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3326815B2 (ja) | プラズマアドレス電気光学装置 | |
| JPH10171377A (ja) | 画像表示装置 | |
| KR100340972B1 (ko) | 플라즈마어드레스표시장치 | |
| JPH08286172A (ja) | プラズマアドレス表示装置 | |
| JP3319042B2 (ja) | プラズマアドレス表示装置 | |
| JP3297777B2 (ja) | 電気光学表示装置 | |
| JP3422721B2 (ja) | プラズマアドレス表示装置 | |
| JP3446384B2 (ja) | プラズマアドレス表示装置およびその駆動方法 | |
| JPH07244268A (ja) | プラズマアドレス液晶表示装置 | |
| JPH10171414A (ja) | 画像表示装置の初期エージング方法 | |
| JP3430707B2 (ja) | プラズマアドレス表示装置およびその駆動方法 | |
| JP3393419B2 (ja) | プラズマアドレス表示装置 | |
| JP3042109B2 (ja) | 画像表示装置 | |
| US5668567A (en) | Electro-optical display device | |
| KR100296786B1 (ko) | 플라즈마어드레스액정표시장치구동방법 | |
| JP3358396B2 (ja) | プラズマアドレス表示装置 | |
| KR100585630B1 (ko) | 플라즈마어드레스액정디스플레이구동방법 | |
| JPH05297357A (ja) | プラズマアドレス液晶表示装置 | |
| JPH04265932A (ja) | 画像表示装置 | |
| JPH08293264A (ja) | プラズマアドレス表示装置 | |
| JPH08315738A (ja) | プラズマ利用表示装置 | |
| JPH09113882A (ja) | プラズマアドレス表示装置とその駆動方法 | |
| JP2002040393A (ja) | プラズマアドレス表示装置およびその駆動方法 | |
| JPH10206830A (ja) | 液晶表示装置 | |
| JPH05303350A (ja) | プラズマアドレス電気光学装置 |