JP3393419B2 - プラズマアドレス表示装置 - Google Patents
プラズマアドレス表示装置Info
- Publication number
- JP3393419B2 JP3393419B2 JP14193294A JP14193294A JP3393419B2 JP 3393419 B2 JP3393419 B2 JP 3393419B2 JP 14193294 A JP14193294 A JP 14193294A JP 14193294 A JP14193294 A JP 14193294A JP 3393419 B2 JP3393419 B2 JP 3393419B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- discharge
- data
- voltage
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、電気光学材料層を有
する電気光学表示セルとプラズマセルとが誘電体シート
を介して積層されてなるプラズマアドレス表示装置に関
する。
する電気光学表示セルとプラズマセルとが誘電体シート
を介して積層されてなるプラズマアドレス表示装置に関
する。
【０００２】
【従来の技術】従来、電気光学表示セルとプラズマセル
とが誘電体シートを介して積層されてなるプラズマアド
レス表示装置が提案されている。図５および図６は、プ
ラズマアドレス表示装置１００の構成例を示している。
とが誘電体シートを介して積層されてなるプラズマアド
レス表示装置が提案されている。図５および図６は、プ
ラズマアドレス表示装置１００の構成例を示している。
【０００３】同図において、プラズマアドレス表示装置
１００は、電気光学表示セル１と、プラズマセル２と、
それら両者の間に介在する誘電体シート３とを積層した
フラットパネル構造とされる。誘電体シート３は薄板ガ
ラス等で構成される。この誘電体シート３は表示セル１
を駆動するためにできるだけ薄くする必要があり、例え
ば５０μｍ程度の板厚を有するように形成される。
１００は、電気光学表示セル１と、プラズマセル２と、
それら両者の間に介在する誘電体シート３とを積層した
フラットパネル構造とされる。誘電体シート３は薄板ガ
ラス等で構成される。この誘電体シート３は表示セル１
を駆動するためにできるだけ薄くする必要があり、例え
ば５０μｍ程度の板厚を有するように形成される。
【０００４】表示セル１は上側のガラス基板（上側基
板）４を用いて構成される。上側基板４の内側主面に
は、透明導電材料からなると共に行方向（垂直方向）に
延びる複数本のデータ電極５が所定の間隔を保持して列
方向（水平方向）に並列的に形成される。上側基板４は
スペーサ６によって所定の間隙を保持した状態で誘電体
シート３に接合される。上側基板４および誘電体シート
３の間隙には、電気光学材料としての液晶が充填されて
液晶層７が形成される。ここで、上側基板４および誘電
体シート３の間隙の寸法は例えば４〜１０μｍとされ、
表示面全体に亘って均一に保たれる。なお、電気光学材
料としては液晶以外のものを使用することもできる。
板）４を用いて構成される。上側基板４の内側主面に
は、透明導電材料からなると共に行方向（垂直方向）に
延びる複数本のデータ電極５が所定の間隔を保持して列
方向（水平方向）に並列的に形成される。上側基板４は
スペーサ６によって所定の間隙を保持した状態で誘電体
シート３に接合される。上側基板４および誘電体シート
３の間隙には、電気光学材料としての液晶が充填されて
液晶層７が形成される。ここで、上側基板４および誘電
体シート３の間隙の寸法は例えば４〜１０μｍとされ、
表示面全体に亘って均一に保たれる。なお、電気光学材
料としては液晶以外のものを使用することもできる。
【０００５】一方、プラズマセル２は下側のガラス基板
（下側基板）８を用いて構成される。下側基板８の内側
主面には、プラズマ電極を構成する列方向に延びる複数
のアノード電極９Ａおよびカソード電極９Ｋが交互に所
定の間隔を保持して行方向に並列的に形成される。ま
た、アノード電極９Ａおよびカソード電極９Ｋの各上面
のほぼ中央部には、それぞれ電極に沿って延在するよう
に所定幅の隔壁１０が形成される。そして、各隔壁１０
の頂部は誘電体シート３の下面に当接され、下側基板８
および誘電体シート３の間隙の寸法が一定に保持され
る。
（下側基板）８を用いて構成される。下側基板８の内側
主面には、プラズマ電極を構成する列方向に延びる複数
のアノード電極９Ａおよびカソード電極９Ｋが交互に所
定の間隔を保持して行方向に並列的に形成される。ま
た、アノード電極９Ａおよびカソード電極９Ｋの各上面
のほぼ中央部には、それぞれ電極に沿って延在するよう
に所定幅の隔壁１０が形成される。そして、各隔壁１０
の頂部は誘電体シート３の下面に当接され、下側基板８
および誘電体シート３の間隙の寸法が一定に保持され
る。
【０００６】また、下側基板８の周辺部にはその周辺部
に沿って低融点ガラス等を使用したフリットシール材１
１が配設され、下側基板８と誘電体シート３とが気密的
に接合される。下側基板８および誘電体シート３の間隙
には、イオン化可能なガスが封入される。封入されるガ
スとしては、例えばヘリウム、ネオン、アルゴンあるい
はこれらの混合気体等が使用される。
に沿って低融点ガラス等を使用したフリットシール材１
１が配設され、下側基板８と誘電体シート３とが気密的
に接合される。下側基板８および誘電体シート３の間隙
には、イオン化可能なガスが封入される。封入されるガ
スとしては、例えばヘリウム、ネオン、アルゴンあるい
はこれらの混合気体等が使用される。
【０００７】下側基板８および誘電体シート３の間隙に
は、各隔壁１０で分離された列方向に延びる複数の放電
チャネル（空間）１２が行方向に並列的に形成される。
すなわち、放電チャネル１２はデータ電極５と直交する
ように形成される。各データ電極５は列駆動単位とな
る。また、後述するように各アノード電極９Ａが共通に
接続されてアノード電圧が供給されるため、各カソード
電極９Ｋの両側に位置する１対の放電チャネル１２が行
駆動単位となる。そして、両者の交差部にはそれぞれ図
７に示すように画素１３が規定される。
は、各隔壁１０で分離された列方向に延びる複数の放電
チャネル（空間）１２が行方向に並列的に形成される。
すなわち、放電チャネル１２はデータ電極５と直交する
ように形成される。各データ電極５は列駆動単位とな
る。また、後述するように各アノード電極９Ａが共通に
接続されてアノード電圧が供給されるため、各カソード
電極９Ｋの両側に位置する１対の放電チャネル１２が行
駆動単位となる。そして、両者の交差部にはそれぞれ図
７に示すように画素１３が規定される。
【０００８】以上の構成において、所定の一対の放電チ
ャネル１２に対応するアノード電極９Ａとカソード電極
９Ｋとの間に所定電圧が印加されると、その一対の放電
チャネル１２の部分のガスが選択的にイオン化されてプ
ラズマ放電が発生し、その内部は略アノード電位に維持
される。この状態で、データ電極５にデータ電圧が印加
されると、その一対の放電チャネル１２に対応して列方
向に並ぶ複数の画素１３の液晶層７に誘電体シート３を
介してデータ電圧が書き込まれる。プラズマ放電が終了
すると、放電チャネル１２は浮遊電位となり、各画素１
３の液晶層７に書き込まれたデータ電圧は、次の書き込
み期間（例えば１フレーム後）まで保持される。この場
合、放電チャネル１２はサンプリングスイッチとして機
能すると共に、各画素１３の液晶層７はサンプリングキ
ャパシタとして機能する。
ャネル１２に対応するアノード電極９Ａとカソード電極
９Ｋとの間に所定電圧が印加されると、その一対の放電
チャネル１２の部分のガスが選択的にイオン化されてプ
ラズマ放電が発生し、その内部は略アノード電位に維持
される。この状態で、データ電極５にデータ電圧が印加
されると、その一対の放電チャネル１２に対応して列方
向に並ぶ複数の画素１３の液晶層７に誘電体シート３を
介してデータ電圧が書き込まれる。プラズマ放電が終了
すると、放電チャネル１２は浮遊電位となり、各画素１
３の液晶層７に書き込まれたデータ電圧は、次の書き込
み期間（例えば１フレーム後）まで保持される。この場
合、放電チャネル１２はサンプリングスイッチとして機
能すると共に、各画素１３の液晶層７はサンプリングキ
ャパシタとして機能する。
【０００９】各画素１３の液晶層７に書き込まれたデー
タ電圧によって液晶が動作することから画素単位で表示
が行なわれる。したがって、上述したようにプラズマ放
電を発生させて列方向に並ぶ複数の画素１３の液晶層７
にデータ電圧を書き込む一対の放電チャネル１２を行方
向に順次走査していくことで、二次元画像の表示を行う
ことができる。
タ電圧によって液晶が動作することから画素単位で表示
が行なわれる。したがって、上述したようにプラズマ放
電を発生させて列方向に並ぶ複数の画素１３の液晶層７
にデータ電圧を書き込む一対の放電チャネル１２を行方
向に順次走査していくことで、二次元画像の表示を行う
ことができる。
【００１０】図８は、上述したプラズマアドレス表示装
置１００の全体回路構成を示している。この図８におい
て、図５および図６と対応する部分には同一符号を付し
て示している。２１は液晶ドライバであり、この液晶ド
ライバ２１にはビデオデータＤＡＴＡが供給される。液
晶ドライバ２１からは各水平期間毎にそれぞれのライン
を構成する複数画素のデータ電圧ＤＳ1〜ＤＳmが同時に
出力され、この複数画素のデータ電圧ＤＳ1〜ＤＳmはそ
れぞれバッファ２２1〜２２mを介して複数のデータ電極
５1〜５mに供給される。
置１００の全体回路構成を示している。この図８におい
て、図５および図６と対応する部分には同一符号を付し
て示している。２１は液晶ドライバであり、この液晶ド
ライバ２１にはビデオデータＤＡＴＡが供給される。液
晶ドライバ２１からは各水平期間毎にそれぞれのライン
を構成する複数画素のデータ電圧ＤＳ1〜ＤＳmが同時に
出力され、この複数画素のデータ電圧ＤＳ1〜ＤＳmはそ
れぞれバッファ２２1〜２２mを介して複数のデータ電極
５1〜５mに供給される。
【００１１】なお、液晶ドライバ２１の動作は制御回路
２３によって制御される。制御回路２３には、ビデオデ
ータＤＡＴＡに対応した水平同期信号ＨＤおよび垂直同
期信号ＶＤが同期基準信号として供給される。また、こ
の制御回路２３によって、後述するアノードドライバ２
４およびカソードドライバ２５の動作も制御されてい
る。
２３によって制御される。制御回路２３には、ビデオデ
ータＤＡＴＡに対応した水平同期信号ＨＤおよび垂直同
期信号ＶＤが同期基準信号として供給される。また、こ
の制御回路２３によって、後述するアノードドライバ２
４およびカソードドライバ２５の動作も制御されてい
る。
【００１２】２４はアノードドライバである。このアノ
ードドライバ２４より共通に接続された複数のアノード
電極９Ａ1〜９Ａnに基準電圧としてのアノード電圧ＶＡ
が供給される。また、２５はカソードドライバである。
各水平期間毎にカソードドライバ２５より複数のカソー
ド電極９Ｋ1〜９Ｋn-1に順次アノード電位と所定電位差
のカソード電圧ＶＫ1〜ＶＫn-1が供給される。これによ
り、各水平期間毎にカソード電極９Ｋ1〜９Ｋn-1に対応
する一対の放電チャネル１２にプラズマ放電が順次発生
し、従って列方向（水平方向）に並ぶ複数の画素１３の
液晶層７にデータ電圧ＤＳ1〜ＤＳmを書き込む一対の放
電チャネル１２が行方向（垂直方向）に順次走査される
ことになる。
ードドライバ２４より共通に接続された複数のアノード
電極９Ａ1〜９Ａnに基準電圧としてのアノード電圧ＶＡ
が供給される。また、２５はカソードドライバである。
各水平期間毎にカソードドライバ２５より複数のカソー
ド電極９Ｋ1〜９Ｋn-1に順次アノード電位と所定電位差
のカソード電圧ＶＫ1〜ＶＫn-1が供給される。これによ
り、各水平期間毎にカソード電極９Ｋ1〜９Ｋn-1に対応
する一対の放電チャネル１２にプラズマ放電が順次発生
し、従って列方向（水平方向）に並ぶ複数の画素１３の
液晶層７にデータ電圧ＤＳ1〜ＤＳmを書き込む一対の放
電チャネル１２が行方向（垂直方向）に順次走査される
ことになる。
【００１３】ここで、カソード電極９Ｋに印加されるカ
ソード電圧およびデータ電極５に印加されるデータ電圧
ＤＳについて説明する。図９Ａ〜Ｄは、連続するカソー
ド電極９Ｋa〜９Ｋa+3にそれぞれ印加されるカソード電
圧ＶＫa〜ＶＫa+3を示しており、同図Ｅは所定のデータ
電極５に印加されるデータ電圧ＤＳを示している。カソ
ード電極９Ｋa〜９Ｋa+3にはそれぞれ１フレーム毎に連
続する各１水平期間（１Ｈ）内にアノード電位と所定電
位差のカソード電圧ＶＫa〜ＶＫa+3が印加される。この
とき印加されるカソード電圧は、アノード電位を０Ｖと
すると、例えば−４００Ｖである。これにより、プラズ
マ放電を発生させる放電チャネル１２が行方向（垂直方
向）に順次走査される。また、データ電圧ＤＳは、１水
平期間毎および１フレーム毎にアノード電位に対して極
性が反転され、液晶層７は交流駆動される。
ソード電圧およびデータ電極５に印加されるデータ電圧
ＤＳについて説明する。図９Ａ〜Ｄは、連続するカソー
ド電極９Ｋa〜９Ｋa+3にそれぞれ印加されるカソード電
圧ＶＫa〜ＶＫa+3を示しており、同図Ｅは所定のデータ
電極５に印加されるデータ電圧ＤＳを示している。カソ
ード電極９Ｋa〜９Ｋa+3にはそれぞれ１フレーム毎に連
続する各１水平期間（１Ｈ）内にアノード電位と所定電
位差のカソード電圧ＶＫa〜ＶＫa+3が印加される。この
とき印加されるカソード電圧は、アノード電位を０Ｖと
すると、例えば−４００Ｖである。これにより、プラズ
マ放電を発生させる放電チャネル１２が行方向（垂直方
向）に順次走査される。また、データ電圧ＤＳは、１水
平期間毎および１フレーム毎にアノード電位に対して極
性が反転され、液晶層７は交流駆動される。
【００１４】
【発明が解決しようとする課題】図１０は、上述したプ
ラズマアドレス表示装置１００の１画素分の等価回路を
示している。Ｃmsは液晶層７の容量と誘電体シート３の
容量の合成容量、ＳＷは放電チャネル１２で構成される
仮想的スイッチ（サンプリングスイッチ）、Ｃpは仮想
的スイッチＳＷと並列的に配されるプラズマ部の容量で
ある。
ラズマアドレス表示装置１００の１画素分の等価回路を
示している。Ｃmsは液晶層７の容量と誘電体シート３の
容量の合成容量、ＳＷは放電チャネル１２で構成される
仮想的スイッチ（サンプリングスイッチ）、Ｃpは仮想
的スイッチＳＷと並列的に配されるプラズマ部の容量で
ある。
【００１５】ここで、あるフレームで−８０Ｖのデータ
電圧ＤＳを書き込んだ後、次のフレームで＋８０Ｖのデ
ータ電圧ＤＳを書き込む場合を考える。この場合、ある
フレームの書き込み時における等価回路は図１１Ａに示
す状態となる。そして、次のフレームで−４００Ｖのカ
ソード電圧が印加されてプラズマ放電が発生する直前の
等価回路は同図Ｂに示す状態となり、誘電体シート３の
下面（プラズマセル２側の面）の電位は＋１６０Ｖとな
る。
電圧ＤＳを書き込んだ後、次のフレームで＋８０Ｖのデ
ータ電圧ＤＳを書き込む場合を考える。この場合、ある
フレームの書き込み時における等価回路は図１１Ａに示
す状態となる。そして、次のフレームで−４００Ｖのカ
ソード電圧が印加されてプラズマ放電が発生する直前の
等価回路は同図Ｂに示す状態となり、誘電体シート３の
下面（プラズマセル２側の面）の電位は＋１６０Ｖとな
る。
【００１６】図１２は、図１１Ｂの状態でカソード電極
９Ｋに−４００Ｖのカソード電圧が印加された場合の放
電チャネル１２内の−３６０Ｖ〜０Ｖの等電位線（４０
Ｖ間隔）を示しており、放電チャネル１２内に強い電界
が発生するため、放電チャネル１２内におけるプラズマ
放電の遅れは少ない。
９Ｋに−４００Ｖのカソード電圧が印加された場合の放
電チャネル１２内の−３６０Ｖ〜０Ｖの等電位線（４０
Ｖ間隔）を示しており、放電チャネル１２内に強い電界
が発生するため、放電チャネル１２内におけるプラズマ
放電の遅れは少ない。
【００１７】次に、あるフレームで＋８０Ｖのデータ電
圧ＤＳを書き込んだ後、次のフレームで−８０Ｖのデー
タ電圧ＤＳを書き込む場合を考える。この場合、あるフ
レームの書き込み時における等価回路は図１１Ｃに示す
状態となる。そして、次のフレームで−４００Ｖのカソ
ード電圧が印加されてプラズマ放電が発生する直前の等
価回路は同図Ｄに示す状態となり、誘電体シート３の下
面電位は−１６０Ｖとなる。
圧ＤＳを書き込んだ後、次のフレームで−８０Ｖのデー
タ電圧ＤＳを書き込む場合を考える。この場合、あるフ
レームの書き込み時における等価回路は図１１Ｃに示す
状態となる。そして、次のフレームで−４００Ｖのカソ
ード電圧が印加されてプラズマ放電が発生する直前の等
価回路は同図Ｄに示す状態となり、誘電体シート３の下
面電位は−１６０Ｖとなる。
【００１８】図１３は、図１１Ｄの状態でカソード電極
９Ｋに−４００Ｖのカソード電圧が印加された場合の放
電チャネル１２内の−３６０Ｖ〜−１６０Ｖの等電位線
（４０Ｖ間隔）を示しており、放電チャネル１２内に発
生する電界が弱くなるため、放電チャネル１２内におけ
るプラズマ放電が抑制される。
９Ｋに−４００Ｖのカソード電圧が印加された場合の放
電チャネル１２内の−３６０Ｖ〜−１６０Ｖの等電位線
（４０Ｖ間隔）を示しており、放電チャネル１２内に発
生する電界が弱くなるため、放電チャネル１２内におけ
るプラズマ放電が抑制される。
【００１９】このように従来のプラズマアドレス表示装
置にあっては、データ電圧ＤＳが負となるフレームで
は、そのデータ電圧ＤＳが大きくなるに従ってプラズマ
放電の抑制力が大きくなるため、プラズマ放電の発生が
不安定となる。このようにプラズマ放電の発生が不安定
となると、液晶層７へのデータ電圧ＤＳの書き込みが安
定して行われなくなり、安定した表示ができなくなる。
一方、データ電圧ＤＳが大きくなってもプラズマ放電が
安定して発生するようにするためには、放電駆動電圧と
してのカソード電圧を大きくする必要がある。
置にあっては、データ電圧ＤＳが負となるフレームで
は、そのデータ電圧ＤＳが大きくなるに従ってプラズマ
放電の抑制力が大きくなるため、プラズマ放電の発生が
不安定となる。このようにプラズマ放電の発生が不安定
となると、液晶層７へのデータ電圧ＤＳの書き込みが安
定して行われなくなり、安定した表示ができなくなる。
一方、データ電圧ＤＳが大きくなってもプラズマ放電が
安定して発生するようにするためには、放電駆動電圧と
してのカソード電圧を大きくする必要がある。
【００２０】そこで、この発明では、放電駆動電圧を大
きくしなくてもデータ電圧の大きさに依らずにプラズマ
放電を安定して発生させることができるプラズマアドレ
ス表示装置を提供するものである。
きくしなくてもデータ電圧の大きさに依らずにプラズマ
放電を安定して発生させることができるプラズマアドレ
ス表示装置を提供するものである。
【００２１】
【課題を解決するための手段】この発明に係るプラズマ
アドレス表示装置は、複数のデータ電極が平行に配され
た電気光学表示セルと、データ電極と直交して複数の放
電チャネルが設けられたプラズマセルとが誘電性シート
を介して積層され、複数の放電チャネルを順次選択して
プラズマ放電を発生させるとともに、選択された放電チ
ャネルに対応して誘電性シートを介して複数のデータ電
極にデータ電圧を書き込むプラズマアドレス表示装置に
おいて、選択された放電チャネルにプラズマ放電が発生
して所定時間後に、複数のデータ電極に極性反転された
データ電圧を印加して、誘電性シートの電位を一定に保
つようになされたものである。例えば、電気光学材料層
は液晶層である。
アドレス表示装置は、複数のデータ電極が平行に配され
た電気光学表示セルと、データ電極と直交して複数の放
電チャネルが設けられたプラズマセルとが誘電性シート
を介して積層され、複数の放電チャネルを順次選択して
プラズマ放電を発生させるとともに、選択された放電チ
ャネルに対応して誘電性シートを介して複数のデータ電
極にデータ電圧を書き込むプラズマアドレス表示装置に
おいて、選択された放電チャネルにプラズマ放電が発生
して所定時間後に、複数のデータ電極に極性反転された
データ電圧を印加して、誘電性シートの電位を一定に保
つようになされたものである。例えば、電気光学材料層
は液晶層である。
【００２２】
【作用】この発明においては、選択された放電チャネル
にプラズマ放電が発生した後に複数のデータ電極に印加
されるデータ電圧の極性を反転させるものであり、プラ
ズマ放電が発生する直前の誘電体シートの下面電位はほ
ぼプラズマ電極を構成するアノード電極の電位に保たれ
るため、プラズマ電極を構成するカソード電極にアノー
ド電位と所定電位差のカソード電圧を印加した場合の放
電チャネル内の電界の強さはデータ電圧の大きさに依ら
ずにほぼ一定となり、放電駆動電圧としてのカソード電
圧を大きくしなくてもプラズマ放電を安定して発生させ
ることが可能となる。そして、このようにプラズマ放電
を安定して発生させることができることから、電気光学
材料層の部分へのデータ電圧の書き込みが安定して行わ
れ、安定した表示を実現し得る。
にプラズマ放電が発生した後に複数のデータ電極に印加
されるデータ電圧の極性を反転させるものであり、プラ
ズマ放電が発生する直前の誘電体シートの下面電位はほ
ぼプラズマ電極を構成するアノード電極の電位に保たれ
るため、プラズマ電極を構成するカソード電極にアノー
ド電位と所定電位差のカソード電圧を印加した場合の放
電チャネル内の電界の強さはデータ電圧の大きさに依ら
ずにほぼ一定となり、放電駆動電圧としてのカソード電
圧を大きくしなくてもプラズマ放電を安定して発生させ
ることが可能となる。そして、このようにプラズマ放電
を安定して発生させることができることから、電気光学
材料層の部分へのデータ電圧の書き込みが安定して行わ
れ、安定した表示を実現し得る。
【００２３】
【実施例】以下、図１を参照しながら、この発明の一実
施例について説明する。この図１において、図８と対応
する部分には同一符号を付し、その詳細説明は省略す
る。本例は、図８の例における液晶ドライバ２１、カソ
ードドライバ２５にそれぞれ相当する液晶ドライバ２１
Ｎ、カソードドライバ２５Ｎの部分を除き、図８の例と
同様に構成される。
施例について説明する。この図１において、図８と対応
する部分には同一符号を付し、その詳細説明は省略す
る。本例は、図８の例における液晶ドライバ２１、カソ
ードドライバ２５にそれぞれ相当する液晶ドライバ２１
Ｎ、カソードドライバ２５Ｎの部分を除き、図８の例と
同様に構成される。
【００２４】本例においては、各水平期間毎にカソード
ドライバ２５Ｎよりカソード電極９Ｋ1〜９Ｋn-1に順次
アノード電位に対して所定電位差のカソード電圧ＶＫ1
〜ＶＫn-1が印加される。この場合、各水平期間の開始
時点から所定時間ｔ0だけアノード電位に対して所定電
位差のカソード電圧ＶＫ1〜ＶＫn-1が印加される。
ドライバ２５Ｎよりカソード電極９Ｋ1〜９Ｋn-1に順次
アノード電位に対して所定電位差のカソード電圧ＶＫ1
〜ＶＫn-1が印加される。この場合、各水平期間の開始
時点から所定時間ｔ0だけアノード電位に対して所定電
位差のカソード電圧ＶＫ1〜ＶＫn-1が印加される。
【００２５】また、液晶ドライバ２１Ｎよりバッファ２
２1〜２２mを介してデータ電極５1〜５mに供給されるデ
ータ電圧ＤＳ1〜ＤＳmは、各水平期間の開始時点から所
定時間△Ｔ後、すなわちアノード電位に対して所定電位
差のカソード電圧が印加されたカソード電極に対応する
放電チャネル１２にプラズマ放電が発生した後に極性が
反転される。したがって、各水平期間の開始時点から所
定時間△Ｔの間、データ電極５1〜５mには１つ前の水平
期間に書き込まれるデータ電圧ＤＳ1〜ＤＳmがそのまま
供給される。
２1〜２２mを介してデータ電極５1〜５mに供給されるデ
ータ電圧ＤＳ1〜ＤＳmは、各水平期間の開始時点から所
定時間△Ｔ後、すなわちアノード電位に対して所定電位
差のカソード電圧が印加されたカソード電極に対応する
放電チャネル１２にプラズマ放電が発生した後に極性が
反転される。したがって、各水平期間の開始時点から所
定時間△Ｔの間、データ電極５1〜５mには１つ前の水平
期間に書き込まれるデータ電圧ＤＳ1〜ＤＳmがそのまま
供給される。
【００２６】この場合、上述したように液晶の交流駆動
のためにデータ電圧ＤＳ1〜ＤＳmがそれぞれ１水平期間
毎および１フレーム毎に極性が反転されていることか
ら、所定時間△Ｔの間にデータ電極５1〜５mに供給され
るデータ電圧ＤＳ1〜ＤＳmは前のフレームに書き込まれ
たデータ電圧ＤＳ1〜ＤＳmと同一極性のものとなる。こ
こで、△Ｔ＜ｔ0を満している。なお、△Ｔは、放電チ
ャネル１２の構造、放電駆動電圧としてのカソード電圧
の大きさ、放電チャネル１２内のガスの種類や圧力等で
決まる。
のためにデータ電圧ＤＳ1〜ＤＳmがそれぞれ１水平期間
毎および１フレーム毎に極性が反転されていることか
ら、所定時間△Ｔの間にデータ電極５1〜５mに供給され
るデータ電圧ＤＳ1〜ＤＳmは前のフレームに書き込まれ
たデータ電圧ＤＳ1〜ＤＳmと同一極性のものとなる。こ
こで、△Ｔ＜ｔ0を満している。なお、△Ｔは、放電チ
ャネル１２の構造、放電駆動電圧としてのカソード電圧
の大きさ、放電チャネル１２内のガスの種類や圧力等で
決まる。
【００２７】図２Ａ〜Ｄは、連続するカソード電極９Ｋ
a〜９Ｋa+3にそれぞれ印加されるカソード電圧ＶＫa〜
ＶＫa+3を示しており、同図Ｅは所定のデータ電極５に
印加されるデータ電圧ＤＳを示している。本例は以上の
ように構成され、その他は図８の例と同様に構成され
る。
a〜９Ｋa+3にそれぞれ印加されるカソード電圧ＶＫa〜
ＶＫa+3を示しており、同図Ｅは所定のデータ電極５に
印加されるデータ電圧ＤＳを示している。本例は以上の
ように構成され、その他は図８の例と同様に構成され
る。
【００２８】本例において、あるフレームで−８０Ｖの
データ電圧ＤＳを書き込んだ後、次のフレームで＋８０
Ｖのデータ電圧ＤＳを書き込む場合を考える。ただし、
次のフレームで１つ前の水平期間に書き込まれるデータ
電圧ＤＳは−８０Ｖであるとする。この場合、あるフレ
ームの書き込み時における等価回路は図３Ａに示す状態
となる。そして、次のフレームで−４００Ｖのカソード
電圧が印加されてプラズマ放電が発生する直前の等価回
路は同図Ｂに示す状態となり、データ電圧ＤＳは＋８０
Ｖではなく、１つ前の水平期間に書き込まれる−８０Ｖ
であるため、誘電体シート３の下面（プラズマセル２側
の面）の電位は０Ｖとなる。
データ電圧ＤＳを書き込んだ後、次のフレームで＋８０
Ｖのデータ電圧ＤＳを書き込む場合を考える。ただし、
次のフレームで１つ前の水平期間に書き込まれるデータ
電圧ＤＳは−８０Ｖであるとする。この場合、あるフレ
ームの書き込み時における等価回路は図３Ａに示す状態
となる。そして、次のフレームで−４００Ｖのカソード
電圧が印加されてプラズマ放電が発生する直前の等価回
路は同図Ｂに示す状態となり、データ電圧ＤＳは＋８０
Ｖではなく、１つ前の水平期間に書き込まれる−８０Ｖ
であるため、誘電体シート３の下面（プラズマセル２側
の面）の電位は０Ｖとなる。
【００２９】次に、あるフレームで＋８０Ｖのデータ電
圧ＤＳを書き込んだ後、次のフレームで−８０Ｖのデー
タ電圧ＤＳを書き込む場合を考える。ただし、次のフレ
ームで１つ前の水平期間に書き込まれるデータ電圧ＤＳ
が＋８０Ｖであるとする。この場合、あるフレームの書
き込み時における等価回路は図３Ｃに示す状態となる。
そして、次のフレームで−４００Ｖのカソード電圧が印
加されてプラズマ放電が発生する直前の等価回路は同図
Ｄに示す状態となり、データ電圧ＤＳは−８０Ｖではな
く、１つ前の水平期間に書き込まれる＋８０Ｖであるた
め、誘電体シート３の下面の電位は０Ｖとなる。
圧ＤＳを書き込んだ後、次のフレームで−８０Ｖのデー
タ電圧ＤＳを書き込む場合を考える。ただし、次のフレ
ームで１つ前の水平期間に書き込まれるデータ電圧ＤＳ
が＋８０Ｖであるとする。この場合、あるフレームの書
き込み時における等価回路は図３Ｃに示す状態となる。
そして、次のフレームで−４００Ｖのカソード電圧が印
加されてプラズマ放電が発生する直前の等価回路は同図
Ｄに示す状態となり、データ電圧ＤＳは−８０Ｖではな
く、１つ前の水平期間に書き込まれる＋８０Ｖであるた
め、誘電体シート３の下面の電位は０Ｖとなる。
【００３０】なお、実際には、あるフレームに書き込ま
れるデータ電圧ＤＳと次のフレームの１つ前の水平期間
に書き込まれるデータ電圧ＤＳは必ずしも等しくはない
が、ビデオデータの相関性からその差は一般的に小さ
く、アノード電位と所定電位差のカソード電圧がカソー
ド電極に印加される直前の誘電体シート３の下面電位は
０Ｖ近傍となる。図４は、図３Ｂ、Ｄの状態でカソード
電極９Ｋに−４００Ｖのカソード電圧が印加された場合
の放電チャネル１２内の−３６０Ｖ〜０Ｖの等電位線を
示している。
れるデータ電圧ＤＳと次のフレームの１つ前の水平期間
に書き込まれるデータ電圧ＤＳは必ずしも等しくはない
が、ビデオデータの相関性からその差は一般的に小さ
く、アノード電位と所定電位差のカソード電圧がカソー
ド電極に印加される直前の誘電体シート３の下面電位は
０Ｖ近傍となる。図４は、図３Ｂ、Ｄの状態でカソード
電極９Ｋに−４００Ｖのカソード電圧が印加された場合
の放電チャネル１２内の−３６０Ｖ〜０Ｖの等電位線を
示している。
【００３１】このように本例においては、アノード電位
と所定電位差のカソード電圧がカソード電極に印加され
る直前の誘電体シート３の下面電位がデータ電圧ＤＳの
大きさに依らずに０Ｖ近傍に保たれるため、アノード電
位と所定電位差のカソード電圧をカソード電極に印加し
た場合の放電チャネル１２内の電界の強さはデータ電圧
ＤＳの大きさに依らずにほぼ一定となり、放電駆動電圧
としてのカソード電圧を大きくしなくてもプラズマ放電
を安定して発生させることができる。そして、このよう
にプラズマ放電を安定して発生させることができるた
め、液晶層７に対してデータ電圧ＤＳの書き込みを安定
して行うことができ、安定した表示を行うことができ
る。
と所定電位差のカソード電圧がカソード電極に印加され
る直前の誘電体シート３の下面電位がデータ電圧ＤＳの
大きさに依らずに０Ｖ近傍に保たれるため、アノード電
位と所定電位差のカソード電圧をカソード電極に印加し
た場合の放電チャネル１２内の電界の強さはデータ電圧
ＤＳの大きさに依らずにほぼ一定となり、放電駆動電圧
としてのカソード電圧を大きくしなくてもプラズマ放電
を安定して発生させることができる。そして、このよう
にプラズマ放電を安定して発生させることができるた
め、液晶層７に対してデータ電圧ＤＳの書き込みを安定
して行うことができ、安定した表示を行うことができ
る。
【００３２】
【発明の効果】この発明によれば、選択された放電チャ
ネルにプラズマ放電が発生した後に複数のデータ電極に
印加されるデータ電圧の極性を反転させるものであり、
プラズマ放電が発生する前の誘電体シートの下面電位は
ほぼプラズマ電極を構成するアノード電極の電位に保た
れるため、プラズマ電極を構成するカソード電極にアノ
ード電位と所定電位差のカソード電圧を印加した場合の
放電チャネル内の電界の強さはデータ電圧の大きさに依
らずにほぼ一定となり、放電駆動電圧としてのカソード
電圧を大きくしなくてもプラズマ放電を安定して発生さ
せることができる。そして、このようにプラズマ放電を
安定して発生させることができることから、電気光学材
料層の部分へのデータ電圧の書き込みが安定して行わ
れ、安定した表示を実現することができる。
ネルにプラズマ放電が発生した後に複数のデータ電極に
印加されるデータ電圧の極性を反転させるものであり、
プラズマ放電が発生する前の誘電体シートの下面電位は
ほぼプラズマ電極を構成するアノード電極の電位に保た
れるため、プラズマ電極を構成するカソード電極にアノ
ード電位と所定電位差のカソード電圧を印加した場合の
放電チャネル内の電界の強さはデータ電圧の大きさに依
らずにほぼ一定となり、放電駆動電圧としてのカソード
電圧を大きくしなくてもプラズマ放電を安定して発生さ
せることができる。そして、このようにプラズマ放電を
安定して発生させることができることから、電気光学材
料層の部分へのデータ電圧の書き込みが安定して行わ
れ、安定した表示を実現することができる。
【図１】この発明に係るプラズマアドレス表示装置の一
実施例を示す構成図である。
実施例を示す構成図である。
【図２】実施例におけるカソード電圧、データ電圧の変
化を示す波形図である。
化を示す波形図である。
【図３】誘電体シートの下面電位の変化を説明するため
の図である。
の図である。
【図４】放電チャネル内の等電位線を示す図である。
【図５】プラズマアドレス表示装置の構成例を示す斜視
図である。
図である。
【図６】プラズマアドレス表示装置の構成例を示す断面
図である。
図である。
【図７】データ電極、プラズマ電極、放電チャネルの配
列を示す図である。
列を示す図である。
【図８】従来のプラズマアドレス表示装置の回路構成を
示す図でる。
示す図でる。
【図９】従来例におけるカソード電圧、データ電圧の変
化を示す波形図である。
化を示す波形図である。
【図１０】プラズマアドレス表示装置の１画素分の等価
回路を示す図である。
回路を示す図である。
【図１１】誘電体シートの下面電位の変化を説明するた
めの図である。
めの図である。
【図１２】放電チャネル内の等電位線を示す図である。
【図１３】放電チャネル内の等電位線を示す図である。
【符号の説明】
１ 電気光学表示セル
２ プラズマセル
３ 誘電体シート
４ 上側のガラス基板（上側基板）
５，５1〜５m データ電極
７ 液晶層
８ 下側のガラス基板（下側基板）
９Ａ，９Ａ1〜９Ａn アノード電極
９Ｋ，９Ｋ1〜９Ｋn-1 カソード電極
１０ 隔壁
１２ 放電チャネル
１３ 画素
２１Ｎ 液晶ドライバ
２３ 制御回路
２４ アノードドライバ
２５Ｎ カソードドライバ
１００ プラズマアドレス表示装置
Claims (2)
- 【請求項１】 複数のデータ電極が平行に配された電気
光学表示セルと、 上記データ電極と直交して複数の放電チャネルが設けら
れたプラズマセルとが誘電性シートを介して積層され、 上記複数の放電チャネルを順次選択してプラズマ放電を
発生させるとともに、上記選択された放電チャネルに対
応して上記誘電性シートを介して複数のデータ電極にデ
ータ電圧を書き込むプラズマアドレス表示装置におい
て、 上記選択された放電チャネルにプラズマ放電が発生して
所定時間後に、上記複数のデータ電極に極性反転された
データ電圧を印加して、上記誘電性シートの電位を一定
に保つようになされたプラズマアドレス表示装置。 - 【請求項２】 上記電気光学材料層は液晶層であること
を特徴とする請求項１に記載のプラズマアドレス表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14193294A JP3393419B2 (ja) | 1994-06-23 | 1994-06-23 | プラズマアドレス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14193294A JP3393419B2 (ja) | 1994-06-23 | 1994-06-23 | プラズマアドレス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH085999A JPH085999A (ja) | 1996-01-12 |
| JP3393419B2 true JP3393419B2 (ja) | 2003-04-07 |
Family
ID=15303510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14193294A Expired - Fee Related JP3393419B2 (ja) | 1994-06-23 | 1994-06-23 | プラズマアドレス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3393419B2 (ja) |
-
1994
- 1994-06-23 JP JP14193294A patent/JP3393419B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH085999A (ja) | 1996-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3624596B2 (ja) | 画像表示装置 | |
| KR100340972B1 (ko) | 플라즈마어드레스표시장치 | |
| KR100302646B1 (ko) | 플라즈마 어드레스 전기광학 장치 및 그 구동 방법 | |
| CN101965548A (zh) | 等离子体寻址的微型镜显示器 | |
| JP3319042B2 (ja) | プラズマアドレス表示装置 | |
| US5903381A (en) | Plasma addressed electro-optical display device | |
| JPH08286172A (ja) | プラズマアドレス表示装置 | |
| JP3393419B2 (ja) | プラズマアドレス表示装置 | |
| JP3297777B2 (ja) | 電気光学表示装置 | |
| US5668567A (en) | Electro-optical display device | |
| JP3430707B2 (ja) | プラズマアドレス表示装置およびその駆動方法 | |
| JPH07319425A (ja) | プラズマ放電表示装置の駆動回路 | |
| KR100644982B1 (ko) | 플라즈마 어드레스 액정 표시 장치 | |
| JP3446384B2 (ja) | プラズマアドレス表示装置およびその駆動方法 | |
| JPH07311562A (ja) | 電気光学表示装置 | |
| JP3331812B2 (ja) | プラズマアドレス液晶表示装置 | |
| JPH06102834A (ja) | プラズマアドレス電気光学装置 | |
| JPH10171376A (ja) | 画像表示装置 | |
| JPH08305324A (ja) | プラズマアドレス液晶表示装置 | |
| JPH09113882A (ja) | プラズマアドレス表示装置とその駆動方法 | |
| JPH07295504A (ja) | プラズマアドレス表示装置 | |
| JPH05297821A (ja) | プラズマアドレス画像表示装置のインターレース駆動方法 | |
| JPH08304764A (ja) | プラズマアドレス液晶表示装置の駆動方法 | |
| JPH06331965A (ja) | プラズマアドレス表示装置 | |
| JP2003036060A (ja) | プラズマアドレス液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |