JPH07311562A

JPH07311562A - 電気光学表示装置

Info

Publication number: JPH07311562A
Application number: JP10306994A
Authority: JP
Inventors: Jun Iwama; 純岩間
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-05-17
Filing date: 1994-05-17
Publication date: 1995-11-28

Abstract

(57)【要約】【目的】書き込み期間以外に液晶層に不要な電圧が印加
されることを防止し、液晶の焼き付き等の劣化を抑制し
たプラズマアドレス表示装置を提供する。【構成】各画素部を液晶層、誘電シート及びスイッチン
グ素子（プラズマセル）の直列接続で構成し、液晶層側
にデータ電圧ＤＳを印加し、スイッチング素子側にアノ
ード電圧ＶＡｎを印加する。データ電圧ＤＳを１ライン
毎及び１フィールド毎に反転させる。アノード電圧ＶＡ
ｎも１ライン毎及び１フィールド毎に反転させる。液晶
を交流駆動するため、ＤＳ＞（Ｖ_H＋Ｖ_L）／２のライン
ではＶＡｎ＝Ｖ_Lとし、ＤＳ＜（Ｖ_H＋Ｖ_L）／２のライ
ンではＶＡｎ＝Ｖ_Hとする。アノード電圧ＶＡｎを書き
込み期間ｔwでのみＶ_HまたはＶ_Lとし、その他の期間は
データ電圧ＤＳと一致させる。書き込み期間ｔw以外は
データ電圧ＤＳとアノード電圧ＶＡｎとが一致して電圧
差が０となるため、液晶層に不要な電圧（直流成分）が
印加されない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、各画素部が電気光学
材料層およびスイッチング素子の直列回路で構成される
プラズマアドレス表示装置やＴＦＴ液晶表示装置等の電
気光学表示装置に関する。

【０００２】

【従来の技術】従来、プラズマセルと電気光学表示セル
とが誘電シートを介して積層されてなるプラズマアドレ
ス表示装置が提案されている。図３および図４は、プラ
ズマアドレス表示装置１００の構成例を示している。

【０００３】同図において、プラズマアドレス表示装置
１００は、電気光学表示セル１と、プラズマセル２と、
それら両者の間に介在する誘電シート３とを積層したフ
ラットパネル構造とされる。誘電シート３は薄板ガラス
等で構成される。この誘電シート３は表示セル１を駆動
するためにできるだけ薄くする必要があり、例えば５０
μｍ程度の板厚を有するように形成される。

【０００４】表示セル１は上側のガラス基板（上側基
板）４を用いて構成される。上側基板４の内側主面に
は、透明導電材料からなると共に行方向に延びる複数本
のデータ電極５が所定の間隔を保持して列方向に並列的
に形成される。上側基板４はスペーサ６によって所定の
間隙を保持した状態で誘電シート３に接合される。上側
基板４および誘電シート３の間隙には、電気光学材料と
しての液晶が充填されて液晶層７が形成される。ここ
で、上側基板４および誘電シート３の間隙の寸法は例え
ば４〜１０μｍとされ、表示面全体に亘って均一に保た
れる。なお、電気光学材料としては液晶以外のものを使
用することもできる。

【０００５】一方、プラズマセル２は下側のガラス基板
（下側基板）８を用いて構成される。下側基板８の内側
主面には、プラズマ電極を構成する列方向に延びる複数
のアノード電極９Ａおよびカソード電極９Ｋが交互に所
定の間隔を保持して行方向に並列的に形成される。ま
た、アノード電極９Ａおよびカソード電極９Ｋの各上面
のほぼ中央部には、それぞれ電極に沿って延在するよう
に所定幅の隔壁１０が形成される。そして、各隔壁１０
の頂部は誘電シート３の下面に当接され、下側基板８お
よび誘電シート３の間隙の寸法が一定に保持される。

【０００６】また、下側基板８の周辺部にはその周辺部
に沿って低融点ガラス等を使用したフリットシール材１
１が配設され、下側基板８と誘電シート３とが気密的に
接合される。下側基板８および誘電シート３の間隙に
は、イオン化可能なガスが封入される。封入されるガス
としては、例えばヘリウム、ネオン、アルゴンあるいは
これらの混合気体等が使用される。

【０００７】下側基板８および誘電シート３の間隙に
は、各隔壁１０で分離された列方向に延びる複数の放電
チャネル（空間）１２が行方向に並列的に形成される。
すなわち、放電チャネル１２はデータ電極５と直交する
ように形成される。各データ電極５は列駆動単位とな
る。また、後述するように各アノード電極９Ａが共通に
接続されてアノード電圧が供給されるため、各カソード
電極９Ｋの両側に位置する１対の放電チャネル１２が行
駆動単位となる。そして、両者の交差部にはそれぞれ図
５に示すように画素１３が規定される。

【０００８】以上の構成において、所定の一対の放電チ
ャネル１２に対応するアノード電極９Ａとカソード電極
９Ｋとの間に所定電圧が印加されると、その一対の放電
チャネル１２の部分のガスが選択的にイオン化されてプ
ラズマ放電が発生し、その内部は略アノード電位に維持
される。この状態で、データ電極５にデータ電圧が印加
されると、その一対の放電チャネル１２に対応して列方
向に並ぶ複数の画素１３の液晶層７に誘電シート３を介
してデータ電圧が書き込まれる。プラズマ放電が終了す
ると、放電チャネル１２は浮遊電位となり、各画素１３
の液晶層７に書き込まれたデータ電圧は、次の書き込み
期間（例えば１フィールド後あるいは１フレーム後）ま
で保持される。この場合、放電チャネル１２はサンプリ
ングスイッチとして機能すると共に、各画素１３の液晶
層７はサンプリングキャパシタとして機能する。

【０００９】各画素１３の液晶層７に書き込まれたデー
タ電圧によって液晶が動作することから画素単位で表示
が行なわれる。したがって、上述したようにプラズマ放
電を発生させて列方向に並ぶ複数の画素１３の液晶層７
にデータ電圧を書き込む一対の放電チャネル１２を行方
向に順次走査していくことで、二次元画像の表示を行う
ことができる。

【００１０】図６は、上述したプラズマアドレス表示装
置１００の全体回路構成を示している。この図６におい
て、図３および図４と対応する部分には同一符号を付し
て示している。２１は液晶ドライバであり、この液晶ド
ライバ２１にはビデオデータＤＡＴＡが供給される。液
晶ドライバ２１からは各水平期間毎にそれぞれのライン
を構成する複数画素のデータ電圧ＤＳ₁〜ＤＳ_mが同時に
出力され、この複数画素のデータ電圧ＤＳはそれぞれバ
ッファ２２₁〜２２_mを介して複数のデータ電極５₁〜５_m
に供給される。

【００１１】なお、液晶ドライバ２１の動作は制御回路
２３によって制御される。制御回路２３には、ビデオデ
ータＤＡＴＡに対応した水平同期信号ＨＤおよび垂直同
期信号ＶＤが同期基準信号として供給される。また、こ
の制御回路２３によって、後述するアノードドライバ２
４およびカソードドライバ２５の動作も制御されてい
る。

【００１２】また、２４はアノードドライバである。こ
のアノードドライバ２４より共通に接続された複数のア
ノード電極９Ａ₁〜９Ａ_nに基準電圧としてのアノード電
圧ＶＡが供給される。また、２５はカソードドライバで
ある。各水平期間毎にカソードドライバ２５より複数の
カソード電極９Ｋ₁〜９Ｋ_n-1に順次カソード電圧ＶＫ ₁
〜ＶＫ_n-1が供給される。これにより、各水平期間毎に
カソード電極９Ｋ₁〜９Ｋ_n-1に対応する一対の放電チャ
ネル１２にプラズマ放電が順次発生し、従って列方向
（水平方向）に並ぶ複数の画素１３の液晶層７にデータ
電圧ＤＳ₁〜ＤＳ_mを書き込む一対の放電チャネル１２が
行方向（垂直方向）に順次走査されることになる。

【００１３】図７は、データ電圧ＤＳ（ＤＳ₁〜Ｄ
Ｓ_m）、アノード電圧ＶＡ、カソード電圧ＶＫ（ＶＫ₁〜
ＶＫ_n-1）等の関係を示している。データ電圧ＤＳは、
図７Ａに示すように、各ラインの書き込み期間ｔwに液
晶ドライバ２１よりデータ電極５（５₁〜５_m）に供給さ
れ、その他の期間はデータ電極５は０レベルとされる。
また、データ電圧ＤＳは液晶ドライバ２１より１ライン
毎および１フィールド毎に（Ｖ_H＋Ｖ_L）／２を中心に反
転されて出力される。ここに、Ｖ_Hは正の直流電圧であ
り、Ｖ_Lは負の直流電圧である。

【００１４】また、図７Ｂに示すように、アノードドラ
イバ２４より出力されるアノード電圧ＶＡは１ライン毎
および１フィールド毎に（Ｖ_H＋Ｖ_L）／２を中心に反転
されて出力される。これにより、データ電圧ＤＳおよび
アノード電圧ＶＡが１ライン毎および１フィールド毎に
相互に反転されるので、液晶層７は交流駆動される。

【００１５】なお、カソードドライバ２５より出力され
るカソード電圧ＶＫは、図７Ｃに示すように、各ライン
の書き込み期間ｔwではカソード電極９Ｋとアノード電
極９Ａとの間にプラズマ放電を発生させるためアノード
電圧ＶＡと所定電圧差を有するようにされると共に、そ
の他の期間ではアノード電圧ＶＡと同一電圧値とされ
る。

【００１６】

【発明が解決しようとする課題】図８は、上述したプラ
ズマアドレス表示装置１００の一部の等価回路を示して
いる。この図８において、図３および図４と対応する部
分には同一符号を付して示している。図において、１０
１は１画素分の等価回路である。Ｃ_Lは１画素分の液晶
層７の容量、Ｃ_SおよびＲ_Sはそれぞれ誘電シート３の容
量および抵抗、ＳＷは放電チャネル１２で構成される仮
想的スイッチ（サンプリングスイッチ）、Ｃ_PおよびＲ_P
はそれぞれ仮想的スイッチＳＷと並列的に配される隔壁
１０等によるプラズマ部の容量および抵抗である。書き
込み時にはプラズマ放電によって仮想的スイッチＳＷが
オンとなって、データ電圧ＤＳとアノード電圧ＶＡとの
電圧差が容量Ｃ_S，Ｃ_Lで分割されて液晶層７に印加され
ることで、データ電圧ＤＳの書き込みが行なわれる。

【００１７】上述したようにアノード電圧ＶＡは、図７
Ｂに示すように１ライン毎にＶ_HおよびＶ_Lに交互に変化
する。データ電圧ＤＳとアノード電圧ＶＡとの電圧差、
従って液晶層７、誘電シート３および仮想的スイッチＳ
Ｗの直列回路に印加される電圧は図７Ｄに示すように変
化し、書き込み期間ｔw以外の期間でも所定の電圧差を
有している。図８の等価回路で明かなように、誘電シー
ト３およびプラズマ部には有限な抵抗Ｒ_SおよびＲ_Pがあ
り、書き込み期間ｔw以外の期間にも液晶層７に不要な
電圧が印加され、液晶層７には直流成分が印加される結
果となる。これは、液晶の焼き付き等の劣化の原因とな
るため望ましくないものである。

【００１８】そこで、この発明では、書き込み期間以外
に電気光学材料層に不要な電圧が印加されることを防止
し、電気光学材料の焼き付き等の劣化を抑制して長期的
な信頼性を上げることができる電気光学表示装置を提供
するものである。

【００１９】

【課題を解決するための手段】請求項１の発明は、各画
素部は少なくとも電気光学材料層にスイッチング素子が
直列的に接続されて構成され、その直列接続部の一端お
よび他端にデータ電圧および基準電圧を印加すると共
に、書き込み期間にはスイッチング素子をオンとして電
気光学材料層にデータ電圧を書き込む電気光学表示装置
において、データ電圧および基準電圧を所定期間毎に相
互に反転することで電気光学材料層を交流駆動すると共
に、書き込み期間以外はデータ電圧と基準電圧の値をほ
ぼ一致させるものである。

【００２０】請求項２の発明は、請求項１の発明におい
て、スイッチング素子はプラズマセルで構成されるもの
である。

【００２１】請求項３の発明は、請求項１の発明におい
て、スイッチング素子は薄膜トランジスタで構成される
ものである。

【００２２】請求項４の発明は、請求項１〜請求項３の
いずれかの発明において、電気光学材料層として液晶層
を用いるものである。

【００２３】

【作用】請求項１の発明においては、書き込み期間以外
はデータ電圧と基準電圧の値がほぼ一致するため、書き
込み期間以外に電気光学材料層に不要な電圧が印加され
ることを防止でき、電気光学材料の焼き付き等の劣化を
抑制でき、長期的な信頼性を上げることが可能となる。
また、例えば各水平期間の書き込み期間以外はデータ電
圧と基準電圧の値がほぼ一致するため、各ラインの駆動
信号（データ電圧と基準電圧との電圧差）の実効値が小
さくなり、他のラインの駆動信号によるクロストークの
発生を抑制することが可能となる。

【００２４】請求項２の発明においては、プラズマセル
で構成されるスイッチング素子に対して並列的に有限な
抵抗が存在しても、書き込み期間以外はデータ電圧と基
準電圧の値がほぼ一致するため、書き込み期間以外に電
気光学材料層に不要な電圧が印加されることを防止し得
る。

【００２５】請求項３の発明においては、薄膜トランジ
スタで構成されるスイッチング素子に対して並列的に有
限な抵抗が存在しても、書き込み期間以外はデータ電圧
と基準電圧の値がほぼ一致するため、書き込み期間以外
に電気光学材料層に不要な電圧が印加されることを防止
し得る。

【００２６】請求項４の発明においては、書き込み期間
以外はデータ電圧と基準電圧の値がほぼ一致するため、
書き込み期間以外に液晶層に不要な電圧が印加されるこ
とを防止して液晶の焼き付き等の劣化を抑制でき、長期
的な信頼性を上げることが可能となる。

【００２７】

【実施例】以下、図１を参照しながら、この発明の一実
施例について説明する。本例はプラズマアドレス表示装
置１００に適用した例である。この図１において、図６
と対応する部分には同一符号を付し、その詳細説明は省
略する。本例は、図６の例におけるアノードドライバ２
４に相当するアノードドライバ２４Ｎの部分を除き、図
６の例と同様に構成される。

【００２８】本例においては、図６の例のアノードドラ
イバ２４より出力されるアノード電圧ＶＡと同様に、ア
ノードドライバ２４Ｎよりアノード電極９Ａ（９Ａ₁〜
９Ａ_n）に供給されるアノード電圧ＶＡｎは、図２Ｂに
示すように１ライン毎および１フィールド毎に（Ｖ_H＋
Ｖ_L）／２を中心に反転されて出力される。

【００２９】しかし、アノード電圧ＶＡとは異なって、
アノードドライバ２４Ｎより出力されるアノード電圧Ｖ
Ａｎは、書き込み期間ｔwでのみＶ_HまたはＶ_Lとされ、
その他の期間ではデータ電圧ＤＳと一致、本例では０と
される。なお、完全に一致させる必要はなく、ほぼ一致
していればよい。

【００３０】なお、図２Ｃはカソードドライバ２５より
カソード電極９Ｋ（９Ｋ₁〜９Ｋ_n-1）に供給されるカソ
ード電圧ＶＫ（ＶＫ₁〜ＶＫ_n-1）を示しており、図７Ｃ
に示すカソード電圧ＶＫと同じものである。上述せず
も、図２Ａに示すデータ電圧ＤＳも図７Ａに示すデータ
電圧ＤＳと同じものである。

【００３１】本例においては、データ電圧ＤＳとアノー
ド電圧ＶＡｎとの電圧差、従って液晶層７、誘電シート
３および仮想的スイッチＳＷの直列回路（図８参照）に
印加される電圧は図２Ｄに示すように変化し、書き込み
期間ｔw以外では０となる。このように書き込み期間ｔw
では、従来例と同様にデータ電圧ＤＳおよびアノード電
圧ＶＡｎが１ライン毎および１フィールド毎に相互に反
転された状態にあることから液晶層７は交流駆動され
る。一方、書き込み期間ｔw以外ではデータ電圧ＤＳと
アノード電圧ＶＡｎとが一致して電圧差が０となるた
め、書き込み期間ｔw以外に液晶層７に不要な電圧が印
加されず、従って液晶層７に直流成分が印加されること
を防止でき、液晶の焼き付き等の劣化を抑制して長期的
な信頼性を上げることができる。

【００３２】また、書き込み期間ｔw以外ではデータ電
圧ＤＳとアノード電圧ＶＡｎとが一致して電圧差が０と
なるため、各ラインの駆動信号（データ電圧ＤＳとアノ
ード電圧ＶＡｎの電圧差）の実効値が小さくなり、他の
ラインの駆動信号によるクロストークの発生を抑制する
ことができる。

【００３３】なお、上述実施例においては、電気光学表
示セル１は液晶層７を有して構成される例を示したが、
直流成分が印加されることで焼き付き等の劣化が生じる
その他の電気光学材料層を有して構成されるものにも、
この発明を同様に適用することができる。

【００３４】また、上述実施例はプラズマセル２がスイ
ッチング素子ＳＷ（サンプリングスッチ）として機能す
るプラズマアドレス表示装置１００に適用したものであ
るが、この発明は、スイッチング素子ＳＷとして薄膜ト
ランジスタ（Thin Film Transistor)が使用されるＴＦ
Ｔ液晶表示装置等にも同様に適用することができる。そ
の場合、ゲート電極にゲート信号が供給される書き込み
期間以外では、信号電極電圧（データ電圧）と共通電極
電圧（基準電圧）とがほぼ一致するようにすればよい。

【００３５】また、上述実施例においては、複数のアノ
ード電極９Ａ₁〜９Ａ_nが共通に接続されてアノード電圧
ＶＡｎが供給されるものであって一対の放電チャネル１
２が行駆動単位となるものを示したが、例えば複数のア
ノード電極９Ａ₁〜９Ａ_nにそれぞれ独立してアノード電
圧ＶＡｎが供給され、各放電チャネル１２がそれぞれ行
駆動単位となるもの等、アノード電極９Ａ₁〜９Ａ_nの駆
動方法が異なるものにもこの発明を同様に適用できるこ
とは勿論である。

【００３６】

【発明の効果】請求項１の発明によれば、書き込み期間
以外はデータ電圧と基準電圧の値がほぼ一致するため、
書き込み期間以外に電気光学材料層に不要な電圧が印加
されることを防止でき、電気光学材料の焼き付き等の劣
化を抑制でき、長期的な信頼性を上げることができる。
また、例えば各水平期間の書き込み期間以外はデータ電
圧と基準電圧の値がほぼ一致するため、各ラインの駆動
信号（データ電圧と基準電圧との電圧差）の実効値が小
さくなり、他のラインの駆動信号によるクロストークの
発生を抑制することができる。

【００３７】請求項２の発明によれば、プラズマセルで
構成されるスイッチング素子に対して並列的に有限な抵
抗が存在しても、書き込み期間以外はデータ電圧と基準
電圧の値がほぼ一致するため、書き込み期間以外に電気
光学材料層に不要な電圧が印加されることを防止でき
る。

【００３８】請求項３の発明によれば、薄膜トランジス
タで構成されるスイッチング素子に対して並列的に有限
な抵抗が存在しても、書き込み期間以外はデータ電圧と
基準電圧の値がほぼ一致するため、書き込み期間以外に
電気光学材料層に不要な電圧が印加されることを防止で
きる。

【００３９】請求項４の発明によれば、書き込み期間以
外はデータ電圧と基準電圧の値がほぼ一致するため、書
き込み期間以外に液晶層に不要な電圧が印加されること
を防止して液晶の焼き付き等の劣化を抑制でき、長期的
な信頼性を上げることができる。

【図面の簡単な説明】

【図１】この発明に係る電気光学表示装置の一実施例を
示す回路構成図である。

【図２】実施例におけるデータ電圧、アノード電圧、カ
ソード電圧等を示す図である。

【図３】プラズマアドレス表示装置の構成例を示す斜視
図である。

【図４】プラズマアドレス表示装置の構成例を示す断面
図である。

【図５】データ電極、プラズマ電極、放電チャネルの配
列を示す図である。

【図６】プラズマアドレス表示装置の全体回路構成を示
す図である。

【図７】データ電圧、アノード電圧、カソード電圧等を
示す図である。

【図８】プラズマアドレス表示装置の等価回路を示す図
である。

【符号の説明】

１電気光学表示セル２プラズマセル３誘電シート４上側のガラス基板（上側基板）５データ電極６スペーサ７液晶層８下側のガラス基板（下側基板）９Ａアノード電極９Ｋカソード電極１０隔壁１１フリットシール材１２放電チャネル１３画素２１液晶ドライバ２３制御回路２４Ｎアノードドライバ２５カソードドライバ１００プラズマアドレス表示装置

Claims

【特許請求の範囲】

【請求項１】各画素部は少なくとも電気光学材料層に
スイッチング素子が直列的に接続されて構成され、上記
直列接続部の一端および他端にデータ電圧および基準電
圧を印加すると共に、書き込み期間には上記スイッチン
グ素子をオンとして上記電気光学材料層に上記データ電
圧を書き込む電気光学表示装置において、上記データ電圧および基準電圧を所定期間毎に相互に反
転することで上記電気光学材料層を交流駆動すると共
に、上記書き込み期間以外は上記データ電圧と上記基準
電圧の値をほぼ一致させることを特徴とする電気光学表
示装置。
【請求項２】上記スイッチング素子がプラズマセルで
構成されることを特徴とする請求項１に記載の電気光学
表示装置。
【請求項３】上記スイッチング素子が薄膜トランジス
タで構成されることを特徴とする請求項１記載の電気光
学表示装置。
【請求項４】上記電気光学材料層は液晶層であること
を特徴とする請求項１〜請求項３のいずれかに記載の電
気光学表示装置。