JPH07295504A - プラズマアドレス表示装置 - Google Patents

Abstract

(57)【要約】 【目的】誤放電を回避して表示品質を改善する。 【構成】列状のデータ電極Ｄを備えた表示セルと行状の
放電チャネルＰを備えたプラズマセルが互いに重ねられ
てフラットパネル構造となされると共に、アノード電極
Ａとカソード電極Ｋとが各々隣り合う放電チャネル間で
共用した電極構造を有するプラズマアドレス表示装置に
おいて、アノード電極Ａとカソード電極Ｋに所定の電圧
を印加し順次放電チャネルＰにプラズマ放電を発生させ
て選択走査を行う際、各放電チャネルＰについてプラズ
マ放電を行う期間以外の期間はアノード電極の電位を非
選択電位となるように制御する。これによって放電チャ
ネルに隣接する放電チャネル内の電極間電位差が放電開
始電圧以下になって、誤放電を回避できる。そうすると
表示品質も改善される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、誤放電を回避できる
プラズマアドレス表示装置に関する。

【０００２】

【従来の技術】表示セルとして液晶などの電気光学材料
を使用し、この表示セルとプラズマセルとで構成された
二次元のプラズマアドレス表示装置（ＰＡＬＣ）として
図６に示すような構成のものが考えられている。

【０００３】図６はオープンセル構造を有するプラズマ
セル表示装置１０における断面構造であって、これは表
示セル１とプラズマセル２と両者の間に介在する薄板ガ
ラスからなる中間基板３とを積層したフラットパネル構
造である。

【０００４】中間基板３は表示セル１を駆動するために
できる限り薄いことが必要であり、例えば５０μｍ程度
の板厚を有する。表示セル１は上側のガラス基板４を用
いて構成されており、その内側主面には透明導電膜から
なる複数のデータ電極Ｄが互いに列方向に沿って平行に
形成されている。

【０００５】上側基板４はスペーサ５によって所定の間
隙を保持した状態で中間基板３に接合されている。この
間隙内には電気光学材料として、本例では液晶が充填さ
れている。この間隙を以下液晶層６という。液晶が充填
されたスペーサ５の間隔は通常５μｍ程度であり、表示
画面全体にわたって均一に保たれる。電気光学材料とし
ては液晶以外のものでも利用できる。

【０００６】一方、プラズマセル２は下側ガラス基板７
を用いて構成される。下側基板７の内表面にはアノード
電極Ａとカソード電極Ｋとが交互に所定の間隔を保持し
て行方向に配列形成される。電極位置を特定するため、
図のように左側に形成されたアノード電極とカソード電
極をそれぞれ基準にして番号を付す。１番目のアノード
電極をＡ１とし、１番目のカソード電極をＫ１として表
わすがごとくである。アノード電極Ａとカソード電極Ｋ
は図７に示すようにデータ電極Ｄと直交して交差するよ
うに行方向に沿って配列される。

【０００７】図６に示すように、アノード電極Ａとカソ
ード電極Ｋの各上面のほぼ中央部には、行方向に延在す
るように所定幅の隔壁（リブ）８が形成され、それぞれ
の頂部は中間基板３の下面に当接してプラズマセル２の
寸法間隙が一定に保持される。

【０００８】下側基板７の周辺部にはこの周辺部に沿っ
て低融点ガラスなどを使用したシール材１１が配設され
て、中間基板３と下側基板７とが気密的に接合される。
したがって複数の隔壁８により気密封止された複数の空
間９が形成される。この空間９の内部にはイオン化可能
なガスが封入されてそれぞれに放電チャネルが形成され
る。

【０００９】封入ガスとしては例えばヘリウム、ネオ
ン、アルゴン、キセノンあるいはこれらの混合気体を利
用できる。個々の放電チャネルを特定するため、図のよ
うに左側から順に番号（Ｐ１，Ｐ２，・・・）を付す。

【００１０】このように構成することによって、アノー
ド電極Ａとカソード電極Ｋとは隣り合う放電チャネルＰ
によって共用することができる。例えば、１番目のカソ
ード電極Ｋ１（電極では２番目）は１番目の放電チャネ
ルＰ１と２番目の放電チャネルＰ２の両方に露出してい
るので、放電チャネルＰ１，Ｐ２で共用構成となる。

【００１１】２番目のアノード電極Ａ２は２番目の放電
チャネルＰ２と３番目の放電チャネルＰ３の両方に露出
しているので、アノード電極Ａ２は放電チャネルＰ２と
Ｐ３で共用される。

【００１２】さて、この構成において放電チャネルＰと
データ電極Ｄ（Ｄ１〜Ｄｎ：ｎは水平方向の画素数）と
の交差部にそれぞれ図７のように画素１２が形成される
ので、隣接するアノード電極Ａとカソード電極Ｋとの間
に所定の電圧を印加すると、封入されているガスが選択
的にイオン化され対応する放電チャネルが選択できる。
例えば、アノード電極Ａ１とカソード電極Ｋ１との間に
所定の電圧を印加すると放電チャネルＰ１が選択され
る。

【００１３】放電チャネルＰはアノード電極Ａとカソー
ド電極Ｋとの間に所定の電圧を印加した瞬間だけプラズ
マ放電し、そのときのアノード電位（浮遊電位）が次の
放電期間（例えば１フィールド若しくは１フレーム後）
まで保持される。

【００１４】したがって、アノード電極Ａとカソード電
極Ｋに所定の電圧を印加しながら順次放電チャネルＰに
プラズマ放電を発生させて選択走査を行うと同時に、デ
ータ電極Ｄに所定のデータ電圧を印加すれば二次元の画
像を表示することができる。

【００１５】図８は１つの画素についての等価回路を示
す。プラズマスイッチＳＷは放電チャネルＰを機能的に
表わしたものであり、プラズマ放電が発生するとスイッ
チＳＷが導通し、画像データのデータ電圧Ｖｄが画素に
印加される。

【００１６】データ電圧Ｖｄは液晶層６からなる容量Ｃ
１と中間基板３の容量Ｃ２に分割されて画素に書き込ま
れる。プラズマ放電が停止するとプラズマスイッチＳＷ
は開いた状態になり、液晶容量Ｃ１及び中間基板容量Ｃ
２に蓄積された電圧がその画素に保持される。この動作
を通じて液晶層６の光学的な性質が変化し、書き込まれ
た情報が表示される。

【００１７】

【発明が解決しようとする課題】ところで、放電チャネ
ルの選択は、上述したようにアノード電極Ａとカソード
電極Ｋの電位差を放電チャネルの放電開始電圧以上にし
て行う。図９はプラズマ放電の電流電圧特性を示す。同
図に示すように、プラズマ放電は一対の電極間に所定の
放電開始電圧Ｖｓを超える電圧が印加されたときに開始
し、放電維持電圧よりも低い電圧になるとプラズマ放電
は停止する。

【００１８】したがって上述した表示動作を実現するた
めには、表示動作以外の期間（非選択期間）においては
アノード電極とカソード電極間のみならず、データ電極
とアノード電極間及びデータ電極とカソード電極間にも
放電開始電圧Ｖｓを超える電圧が印加されないようにし
なければならない。

【００１９】選択期間でないときにアノード電極、カソ
ード電極、データ電極などに印加される電圧の差が放電
開始電圧Ｖｓを超えると、不正規の電極間でプラズマ放
電が起こり、意図しないプラズマスイッチＳＷが導通し
てしまう。その結果、別の画素に書き込む情報に対応し
て印加されているデータ電圧がこの誤放電が発生した画
素に誤って書き込まれてしまう。これとは逆に既に書き
込まれていた情報が誤放電によって破壊されてしまう。

【００２０】このように放電開始電圧が放電チャネル間
でばらついたときや、隣りの放電チャネルの放電により
放電すべき放電チャネルでの放電開始電圧が規定値より
も下がってしまうというプライミング効果などによっ
て、非選択アノード電位と選択カソード電位の電位差が
放電開始電圧を超え誤放電を起こす可能性がある。誤放
電によって非選択の放電チャネルをアドレスとしている
画素には本来表示すべきではない画像が表示されること
になり、これによって表示品位が著しく劣化してしまう
場合がある。

【００２１】そこで、この発明はこのような従来の課題
を解決したものであって、誤放電を防止して表示品位を
高めたプラズマアドレス表示装置を提案するものであ
る。

【００２２】

【課題を解決するための手段】上述の課題を解決するた
め、この発明においては列状のデータ電極を備えた表示
セルと行状の放電チャネルを備えたプラズマセルが互い
に重ねられてフラットパネル構造となされると共に、ア
ノード電極とカソード電極とが各々隣り合う放電チャネ
ル間で共用した電極構造を有するプラズマアドレス表示
装置において、上記アノード電極とカソード電極に所定
の電圧を印加し順次放電チャネルにプラズマ放電を発生
させて選択走査を行う際、上記各放電チャネルについて
プラズマ放電を行う期間以外の期間は上記アノード電極
の電位を低下させるようにしたことを特徴とするもので
ある。

【００２３】

【作用】図１に示すように、奇数番目のアノード電極Ａ
１，Ａ３，・・・Ａｎ同士が結線され、偶数番目のアノ
ード電極Ａ２，Ａ４，・・・Ａn+1同士が結線される。
そして図３に示すように、カソード電極には２チャネル
（２ライン）を単位として放電開始時の電圧（負電位）
が印加される。放電チャネル内に設けられたアノード電
極には放電開始時に選択電圧（正電圧）が印加されて、
放電チャネル内のアノード・カソード間の電位が放電開
始電位以上となりプラズマ放電が行われる。

【００２４】このとき、隣接する放電チャネルで誤放電
が起きないように隣接放電チャネルのアノード電位は非
選択電位（負電位）に制御される。例えば放電チャネル
Ｐ１を放電させるときは隣接放電チャネルＰ２に設けら
れたアノード電極Ａ２の電位が負電位に制御される。そ
うすると、この隣接放電チャネルＰ２のアノード・カソ
ード間の電位差が少なくなって誤放電が回避される。こ
のようにしたのは、隣接放電チャネル間で電極を共用す
る構成としたためである。

【００２５】アノード電極は１本おきに結線したので、
奇数番目のアノード電極には図３Ａの電位を与えればよ
く、偶数番目のアノード電極には図３Ｃの電位を与えれ
ばよい。

【００２６】

【実施例】続いて、この発明に係るプラズマアドレス表
示装置の一例を上述したように電気光学材料として液晶
を使用した液晶セルを有するプラズマアドレス表示装置
に適用した場合につき、図面を参照して詳細に説明す
る。

【００２７】この発明の前提となるプラズマアドレス表
示装置１０の具体例は従来例として示した図６以下の構
成と同一であるから、本発明でもこれらの構成の説明を
流用してその詳細な説明は省略する。もちろん、この発
明は図６に示す構成に限られないことは明らかである。

【００２８】図１はこのプラズマアドレス表示装置１０
の駆動回路の要部を示すもので、アノード電極は奇数同
士、偶数同士がそれぞれ結線され、これらにはアノード
電位制御手段３０より所定の駆動電圧（後述する）が供
給される。複数のカソード電極Ｋにはカソード電位制御
手段４０より所定の駆動電圧（後述する）が供給され
る。本例ではアノード電極Ａがカソード電極Ｋよりも１
本多い電極配列構造となっている。どのタイミングに、
どの電極に、どのような電圧を印加するかはマイコン５
０によって制御される。

【００２９】マイコン５０にはその詳細な説明は省略す
るが、水平同期信号ＨＳ、垂直同期信号（若しくはフレ
ーム信号）ＶＳやクロックＣＫなどが供給され、これら
同期信号ＨＳやＶＳに同期させながらアノード電位やカ
ソード電位さらには以下に述べる画像データの供給タイ
ミングなどが制御される。

【００３０】アノード電極Ａおよびカソード電極Ｋに対
して直交するように配列されたデータ電極Ｄにはデータ
制御手段６０よりライン単位で画像データ（映像信号）
が供給される。７０は画像データ入力端子を示す。

【００３１】この発明ではアノード電極Ａとカソード電
極Ｋとに所定の電圧を印加し順次放電チャネルにプラズ
マ放電を発生させて選択走査を行う際、各放電チャネル
についてプラズマ放電を行う期間以外の期間はアノード
電極Ａの電位を非選択電位（負電位）側に制御するよう
にしたものである。

【００３２】図２に示す駆動波形から説明する。同図Ａ
に示す画像データ（データ信号）は最大振幅Ｖｄ＋と最
小振幅Ｖｄ−の間で変動するデータ電圧として与えられ
る。図の例は行方向（垂直走査方向）に対してライン単
位で交互にデータ電圧が変化する交番信号として与えら
れる。

【００３３】その中心値はアノード電位ＶＡ、 ＶＡ（＝（（Ｖｄ＋）−（Ｖｄ−））／２） ・・・・（１） と一致するようになっており、ＤＣ（直流）が液晶層６
に印加されないようにしている。ＤＣ電圧が液晶層６に
印加すると、液晶が劣化するからである。

【００３４】データ電極Ｄの電位は図２Ｂに示すように
選択時のアノード電位ＶＡ（ｓ）よりも低く抑えられて
いる。非選択時のカソード電位ＶＫ（ｕｓ）はアノード
電位ＶＡに等しくなるように設定されている。アノード
電極及びカソード電極が選択されたときにはその両電極
間に印加される電位は図２Ｃに示すように放電開始電圧
Ｖｓを超えるように設定されている。したがって、これ
らを整理すると、 Ｖｓ＜ＶＡ（ｓ）−ＶＫ（ｓ） ・・・・（２） Ｖｓ＞ＶＡ（ｓ）−ＶＡ ・・・・（３） Ｖｓ＞ＶＫ（ｕｓ）−ＶＫ（ｓ） ・・・（４） の関係に選ばれている。

【００３５】この発明では、非選択時のアノード電位Ｖ
Ａ（ｕｓ）は、 Ｖｋ（ｕｓ）＜ＶＡ（ｕｓ）≦ＶＡ ・・・（５） の関係を満たすように設定される。

【００３６】本例では、データ電圧の最大値Ｖｄ＋と最
小値Ｖｄ−の中心値が、アノード電位ＶＡと一致し、非
選択時のカソード電位ＶＫ（ｕｓ）がアノード電位ＶＡ
に一致する。選択時のアノード電位ＶＡ（ｓ）と選択時
のカソード電位ＶＫ（ｓ）の差は放電開始電圧Ｖｓを超
えるが、データ電圧の最大値Ｖｄ＋は放電開始電圧Ｖｓ
を超えることがない。

【００３７】非選択期間では固定されたデータ電圧がそ
のまま保持される。この際、対応する放電チャネルにお
けるプラズマ放電が停止し次の放電チャネルでプラズマ
放電が開始するまでの間、データ電極への印加電圧が固
定され、アノード電極の電位はデータ電圧の最大振幅の
中心値（＝ＶＡ）に保持される。

【００３８】このような電位関係に設定されたアノード
電位とカソード電位に対し、図３に示すようなタイミン
グでアノード電位およびカソード電位が対応する電極に
印加される。この場合この発明では特に、放電チャネル
に対して電極が共通に設けられていることを考慮すると
共に、安定したプラズマ放電を実現するため以下のよう
な電極駆動方法が採用される。 （１）カソード電極Ｋには放電チャネルを放電させる期
間だけ、対応する選択期間に負電位ＶＫ（ｓ）が印加さ
れる。カソード電極Ｋは２つの放電チャネルに跨って形
成されているから２つの放電チャネル期間つまり２ライ
ンにわたり負電位が印加される。 （２）アノード電極Ａには放電チャネルについてプラズ
マ放電を行う期間は選択電位ＶＡ（ｓ）が印加され、そ
れ以外の期間は上記アノード電極Ａの電位を非選択電位
ＶＡ（ｕｓ）に落とす。

【００３９】アノード非選択電圧ＶＡ（ｕｓ）はアノー
ド電圧ＶＡと非選択時のカソード電圧ＶＫ（ｓ）の間の
電位であって、ＶＡ（ｕｓ）−ＶＫ（ｓ）とＶＫ（ｕ
ｓ）−ＶＡが放電開始電圧Ｖｓより十分に低い電圧に選
ばれる。

【００４０】カソード電極Ｋに跨って配列された左右の
アノード電極Ａにあって、一方のアノード電極が選択電
位ＶＡ（ｓ）を選んでいるときは他方のアノード電極は
非選択電位ＶＡ（ｕｓ）が選ばれる。例えばカソード電
極Ｋ１に注目すると、図３Ａ〜Ｃに示すように放電チャ
ネルＰ１を放電させるときはアノード電極Ａ１が選択電
位ＶＡ（ｓ）となるのに対し、アノード電極Ａ２は非選
択電位ＶＡ（ｕｓ）が選ばれる。

【００４１】こうすると、放電チャネルＰ２側の電極間
電位差は ＶＫ（ｓ）−ＶＡ（ｕｓ）〈Ｖｓ ・・・・（６） となる。

【００４２】これは放電開始電圧Ｖｓよりも十分低いパ
ルス電圧であるので、誤放電は起きない。２つ隣りの放
電チャネルＡ２にもＶＫ（ｕｓ）−ＶＡ（ｕｓ）の電圧
パルスが印加されるが、放電開始電圧Ｖｓより十分低い
パルス電圧しか印加されないので問題はない。

【００４３】放電チャネルＰ２に注目すると、今度はア
ノード電極Ａ２側が選択電位ＶＡ（ｓ）となり、他方の
アノード電極Ａ１側が非選択電位ＶＡ（ｕｓ）となる
（図３Ａ〜Ｃ）。したがってカソード電極Ｋ１が選択電
位ＶＫ（ｓ）に下がっても、放電チャネルＰ１側の電極
間電位差は ＶＫ（ｓ）−ＶＡ（ｕｓ）〈Ｖｓ ・・・・（７） となり、放電チャネルＰ１での誤放電は起きない。他の
放電チャネルについても同様である。図３は放電チャネ
ルＰ６までの具体例を示している。

【００４４】したがって放電開始電圧Ｖｓが大きくばら
ついたり、何らかの要因で下がってしまった場合でも誤
放電は起きない。

【００４５】放電チャネルＰ４とＰ５に関する放電動作
時、アノード電極Ａ１は本来無関係であるが、アノード
電極Ａ１とＡ３とは共通に結線されているので、放電チ
ャネルＰ４，Ｐ５の区間でもアノード電極Ａ１の電位が
アノード電極Ａ３と同じく制御されることになる（図３
Ａ）。アノード電極Ａ２とＡ４の関係についても同様で
ある。

【００４６】このようなことから、アノード電位は図示
するように２ライン（２放電チャネル）を単位として電
位が制御される。図４はノンインタレース走査に適用し
たときの電位制御を示すものでアノード電位、カソード
電位および放電チャネル内での電位差（Ａ−Ｋ）をそれ
ぞれ示している。図５はインタレース走査に適用したと
きの電位制御を示すもので、図４と同じくアノード電
位、カソード電位および放電チャネル内での電位差をそ
れぞれ示している。

【００４７】

【発明の効果】以上のように、この発明に係るプラズマ
アドレス表示装置では、プラズマ放電には寄与しないカ
ソード電極の電位を非選択電位に強制的に制御したもの
である。

【００４８】これによれば各放電チャネルについてプラ
ズマ放電発生以外の期間、アノード電極に非選択電位で
ある負極性パルス電圧を加えることで、カソード・アノ
ード電極間にかかる電圧を十分に下げることができる。
よって、放電開始電圧からのマージンを十分に確保する
ことにより、不規則なプラズマ放電の発生を抑制でき、
これに伴って表示を安定化して画像品位を向上させるこ
とができるという効果が得られる。

【００４９】アノード電極に加える選択電圧としての正
極性パルス電圧と、非選択電圧としての負極性パルス電
圧の値を等しくすることによりアノード電位を完全に交
流化でき、アノード電極から液晶層に容量結合により加
わる直流電圧をキャンセルできる効果もある。

【００５０】したがってこの発明では、オープンセル構
造のプラズマアドレス表示装置を安定かつ効率的に動作
させることができ、開口率も向上する。

【図面の簡単な説明】

【図１】この発明に係るプラズマアドレス表示装置の一
例を示す要部の系統図である。

【図２】画像データとアノード・カソード電位との関係
を示す波形図である。

【図３】この発明の電極駆動例を示す波形図である。

【図４】ノンインタレース表示の一例を示す波形図であ
る。

【図５】インタレース表示の一例を示す波形図である。

【図６】プラズマアドレス表示装置の一例を示す断面図
である。

【図７】その電極平面構成図である。

【図８】放電チャネルの等価回路である。

【図９】放電開始電圧の特性図である。

【符号の説明】

１０ 表示装置 １ 表示セル ２ プラズマセル ６ 液晶層 Ａ（Ａ１，Ａ２，・・・） アノード電極 Ｋ（Ｋ１，Ｋ２，・・・） カソード電極 Ｄ（Ｄ１，Ｄ２，・・・） データ電極 Ｐ（Ｐ１，Ｐ２，・・・） 放電チャネル １２ 画素

Claims (2)

【特許請求の範囲】
1. 【請求項１】 列状のデータ電極を備えた表示セルと行
   状の放電チャネルを備えたプラズマセルが互いに重ねら
   れてフラットパネル構造となされると共に、アノード電
   極とカソード電極とが各々隣り合う放電チャネル間で共
   用した電極構造を有するプラズマアドレス表示装置にお
   いて、 上記アノード電極とカソード電極に所定の電圧を印加し
   順次放電チャネルにプラズマ放電を発生させて選択走査
   を行う際、上記各放電チャネルについてプラズマ放電を
   行う期間以外の期間は上記アノード電極の電位を低下さ
   せるようにしたことを特徴とするプラズマアドレス表示
   装置。
2. 【請求項２】 上記アノード電極にあって、奇数番目の
   アノード電極同士が結線され、偶数番目のアノード電極
   同士が結線され、それぞれには放電チャネル選択期間に
   プラズマ放電させるためのアノード電位が印加され、非
   選択期間には誤放電を避けるためのアノード電位が印加
   されるようになされたことを特徴とする請求項１記載の
   プラズマアドレス表示装置。